JPH02192318A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH02192318A JPH02192318A JP1009935A JP993589A JPH02192318A JP H02192318 A JPH02192318 A JP H02192318A JP 1009935 A JP1009935 A JP 1009935A JP 993589 A JP993589 A JP 993589A JP H02192318 A JPH02192318 A JP H02192318A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- voltage controlled
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 241000208202 Linaceae Species 0.000 description 1
- 235000004431 Linum usitatissimum Nutrition 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＬＬ方式を用いた周波数シンセサイザに関す
る。
る。
トランシーバ、通信機、ラジオ、ＴＶ、計測器、電−子
楽器などの多くの分野でＰ Ｌ Ｌ （Ｐｈａｓｅ−１
ｏｃｋｅｄ Ｌｏｏｐ） 方式を用いた周波数シンセサ
イザが応用されている。
楽器などの多くの分野でＰ Ｌ Ｌ （Ｐｈａｓｅ−１
ｏｃｋｅｄ Ｌｏｏｐ） 方式を用いた周波数シンセサ
イザが応用されている。
第２図は従来のＰＬＬ方式を用いた周波数シンセサイザ
の回路構成を示したものである。
の回路構成を示したものである。
周波数シンセサイザは位相比較器１１を具備している。
この位相比較器１１は入力される２つの信号の周波数を
一致させるために位相差を検出し、その位相差に応じた
電圧の位相差信号１２を出力するためのものである。位
相比較器１１には位相を比較する基準となる基準周波数
信号ｆ、が人力されるようになっている。位相比較器１
１の出力した位相差信号１２はＬ Ｐ Ｆ （Ｌｏｗ
Ｐａ５ｓ Ｆｉｌｔｅｒ）１３を通して電圧制御発振器
（ＶＣＯ）１４に印加される。電圧制御発振器１４では
、印加された電圧値に応じて変化する周波数の信号を出
力する。
一致させるために位相差を検出し、その位相差に応じた
電圧の位相差信号１２を出力するためのものである。位
相比較器１１には位相を比較する基準となる基準周波数
信号ｆ、が人力されるようになっている。位相比較器１
１の出力した位相差信号１２はＬ Ｐ Ｆ （Ｌｏｗ
Ｐａ５ｓ Ｆｉｌｔｅｒ）１３を通して電圧制御発振器
（ＶＣＯ）１４に印加される。電圧制御発振器１４では
、印加された電圧値に応じて変化する周波数の信号を出
力する。
電圧制御発振器１４が出力する信号の周波数がこの周波
数シンセサイザの出力周波数となる。電圧制御発振器１
４の発振周波数は、プログラマブル分周器１５に入力さ
れる分周比Ｎに従って分周され、分周された周波数の出
力信号が位相比較器１１に入力されるようになっている
。
数シンセサイザの出力周波数となる。電圧制御発振器１
４の発振周波数は、プログラマブル分周器１５に入力さ
れる分周比Ｎに従って分周され、分周された周波数の出
力信号が位相比較器１１に入力されるようになっている
。
このように構成された従来の周波数シンセサイザで比較
周波数信号がｆ ｒ ％分周比Ｎ （Ｎは正の整数〉で
ある場合、ＰＬＬがロックした状態では電圧制御発振器
１４の発振周波数がＮｘｆ、 となる。従って、分周比
Ｎの最小値をＮっ１０、最大値をＮ、６つ とすると、
電圧制御発振器１４の発振周波数の可変幅はＮｍ１ｈ
Ｘ ｆｒ 〜Ｎｍａｘ ｘｆｒ ｓその比はＮ、％ａ
ｘ ／ Ｎ＋ａｔｎ となり、この範囲の周波数の信号
を出力として得ることができる。
周波数信号がｆ ｒ ％分周比Ｎ （Ｎは正の整数〉で
ある場合、ＰＬＬがロックした状態では電圧制御発振器
１４の発振周波数がＮｘｆ、 となる。従って、分周比
Ｎの最小値をＮっ１０、最大値をＮ、６つ とすると、
電圧制御発振器１４の発振周波数の可変幅はＮｍ１ｈ
Ｘ ｆｒ 〜Ｎｍａｘ ｘｆｒ ｓその比はＮ、％ａ
ｘ ／ Ｎ＋ａｔｎ となり、この範囲の周波数の信号
を出力として得ることができる。
しかし、１つの電圧制御発振器の周波数可変比は通常２
〜３程度であるため、電圧制御発振器の周波数可変比Ｎ
５ａｘ／Ｎａ１ｎが２〜３となる周波数の範囲でしか変
更することができなかった。
〜３程度であるため、電圧制御発振器の周波数可変比Ｎ
５ａｘ／Ｎａ１ｎが２〜３となる周波数の範囲でしか変
更することができなかった。
そこで、更に広い範囲で周波数を変更可能とするために
は、例えばＮっａｗ ／ Ｎａ１ｎ が２より大きいと
きには１分周比Ｎに応じた電圧制御発振器を複数設けて
適宜切り換えていた。
は、例えばＮっａｗ ／ Ｎａ１ｎ が２より大きいと
きには１分周比Ｎに応じた電圧制御発振器を複数設けて
適宜切り換えていた。
第３図は広範囲での周波数を変更可能とするために、複
数の電圧制御発振器を使用した従来の周波数シンセサイ
ザの回路構成を示したものである。
数の電圧制御発振器を使用した従来の周波数シンセサイ
ザの回路構成を示したものである。
なお、第２図と同一部分には同一の符号を付し、これら
の説明を適宜省略する。
の説明を適宜省略する。
第３図に示す周波数シンセサイザには、分周比Ｎに応じ
た第１の電圧制御発振器１４−１、第２の電圧制御発振
器１４−２、第３の電圧制御発振器１４−３が用いられ
ている。例えば、比較周波数信号ｆ、を１０ＫＨｚとし
て周波数を２ＭＨｚ〜０．３ＭＨｚの範囲で変化させる
場合には、出力周波数が２〜１ＭＨｚの電圧制御発振器
１４−１と、１．１〜０． ５ＭＨｚの電圧制御発振器
１４−２と、０．６〜０．３ＭＨｚの電圧制御発振器１
４−３を使用する。これら各電圧制御発振器１４はスイ
ッチ１６．１７により切り換えられるようになっている
。
た第１の電圧制御発振器１４−１、第２の電圧制御発振
器１４−２、第３の電圧制御発振器１４−３が用いられ
ている。例えば、比較周波数信号ｆ、を１０ＫＨｚとし
て周波数を２ＭＨｚ〜０．３ＭＨｚの範囲で変化させる
場合には、出力周波数が２〜１ＭＨｚの電圧制御発振器
１４−１と、１．１〜０． ５ＭＨｚの電圧制御発振器
１４−２と、０．６〜０．３ＭＨｚの電圧制御発振器１
４−３を使用する。これら各電圧制御発振器１４はスイ
ッチ１６．１７により切り換えられるようになっている
。
プログラマブル分周器１５の分周比Ｎを２００から３０
に設定し、分周比Ｎが２００〜１００のとき、すなわち
出力周波数ｆ、ＸＮを２ＭＨｚ〜ＩＭＨｚの範囲で出力
するときには第１の電圧制御発振器１４−１にスイッチ
１６．１７を接続する。分周比Ｎが１１０〜５０のとき
、すなわち出力周波数ｆ、ＸＮを１．１ＭＨｚ 〜０．
５ＭＨｚの範囲で出力するときには第２の電圧制御発振
器１４−２にスイッチ１６．１７を接続する。更に、分
周比Ｎが６０〜３０のとき、すなわち出力周波数ｆｒ
ＸＮを０．６ＭＨｚ 〜０．３ＭＨｚの範囲で出力する
ときには第３の電圧制御発振器１４−３にスイッチ１６
．１７を接続する。
に設定し、分周比Ｎが２００〜１００のとき、すなわち
出力周波数ｆ、ＸＮを２ＭＨｚ〜ＩＭＨｚの範囲で出力
するときには第１の電圧制御発振器１４−１にスイッチ
１６．１７を接続する。分周比Ｎが１１０〜５０のとき
、すなわち出力周波数ｆ、ＸＮを１．１ＭＨｚ 〜０．
５ＭＨｚの範囲で出力するときには第２の電圧制御発振
器１４−２にスイッチ１６．１７を接続する。更に、分
周比Ｎが６０〜３０のとき、すなわち出力周波数ｆｒ
ＸＮを０．６ＭＨｚ 〜０．３ＭＨｚの範囲で出力する
ときには第３の電圧制御発振器１４−３にスイッチ１６
．１７を接続する。
このように、従来の周波数シンセサイザで広範囲の周波
数変化をさせるためには複数の電圧制御発振器１４を使
用し、分周比Ｎに応じてスイッチ１６．１７を切り換え
ていた。
数変化をさせるためには複数の電圧制御発振器１４を使
用し、分周比Ｎに応じてスイッチ１６．１７を切り換え
ていた。
しかしながらこのような周波数シンセサイザでは、複数
の電圧制御発振器を使用しなければならないため、回路
が大型化すると共に製造コストが増大するという欠点が
あった。更に、周波数の変更が頻繁に行われる場合には
スイッチ１６．１７の切換操作が大変であるばか、りで
なく、スイッチ切換時に生じる雑音の処理が必要となる
という欠点もあった。
の電圧制御発振器を使用しなければならないため、回路
が大型化すると共に製造コストが増大するという欠点が
あった。更に、周波数の変更が頻繁に行われる場合には
スイッチ１６．１７の切換操作が大変であるばか、りで
なく、スイッチ切換時に生じる雑音の処理が必要となる
という欠点もあった。
そこで本発明の目的は、１つの電圧制御発振器で広範囲
の周波数変化が可能な周波数シンセサイザを提供するこ
とにある。
の周波数変化が可能な周波数シンセサイザを提供するこ
とにある。
本発明の周波数シンセサイザは、（ｉ）基準となる周波
数の基準周波数信号と位相の比較をし、位相差に応じた
電圧の比較信号を出力する位相比較器と、（ｉｉ ）こ
の位相比較器が出力する比較信号の電圧値に応じて変化
する周波数の信号を発振する電圧制御発振器と、（ｉｉ
ｉ ）この電圧制御発振器の発振周波数を分周する第１
のプログラマブル分周器と、（ｉｖ ＞この第１のプロ
グラマブル分周器により分周された周波数を更に分周し
、その分周された周波数の出力信号を位相比較器に供給
する第２のプログラマブル分周器と、（■）この第２の
プログラマブル分周器の分周比により第１のプログラマ
ブル分周器の分周比を算出する分周比演算回路とを具備
している。
数の基準周波数信号と位相の比較をし、位相差に応じた
電圧の比較信号を出力する位相比較器と、（ｉｉ ）こ
の位相比較器が出力する比較信号の電圧値に応じて変化
する周波数の信号を発振する電圧制御発振器と、（ｉｉ
ｉ ）この電圧制御発振器の発振周波数を分周する第１
のプログラマブル分周器と、（ｉｖ ＞この第１のプロ
グラマブル分周器により分周された周波数を更に分周し
、その分周された周波数の出力信号を位相比較器に供給
する第２のプログラマブル分周器と、（■）この第２の
プログラマブル分周器の分周比により第１のプログラマ
ブル分周器の分周比を算出する分周比演算回路とを具備
している。
すなわち本発明の周波数シンセサイザは、２つのプログ
ラマブル分周器で構成し、電圧制御発振器の出力でなく
第１のプログラマブル分周器の出力を周波数シンセサイ
ザの出力とするようにしたものである。
ラマブル分周器で構成し、電圧制御発振器の出力でなく
第１のプログラマブル分周器の出力を周波数シンセサイ
ザの出力とするようにしたものである。
以下実施例につき本発明の詳細な説明する。
第１図は、本発明の一実施例における周波数シンセサイ
ザの回路構成を示したものである。
ザの回路構成を示したものである。
周波数シンセサイザは位相比較器２１を具備している。
位相比較器２１は入力される２つの信号の周波数を一致
させるために２信号の位相差を検出し、その位相差に応
じた電圧の位相差信号２２を出力するためのものである
。位相比較器２１は位相を比較する基準となる基準周波
数信号ｆｒ と帰還信号２３が入力されるようになって
いる。位相比較器２１で出力された位相差信号２２は、
ＬＰＦ２４を通して電圧制御発振器に印加される。
させるために２信号の位相差を検出し、その位相差に応
じた電圧の位相差信号２２を出力するためのものである
。位相比較器２１は位相を比較する基準となる基準周波
数信号ｆｒ と帰還信号２３が入力されるようになって
いる。位相比較器２１で出力された位相差信号２２は、
ＬＰＦ２４を通して電圧制御発振器に印加される。
電圧制御発振器２５では、印加された位相差信号２２の
電圧値に応じて変化する周波数の出力信号２６を出力す
る。この出力信号２６は第１のプログラマブル分周器２
７により所定の分周比Ｍに分周され、出力信号２８とし
て出力される。第１のプログラマブル分周器２７の出力
信号２８がこの周波数シンセサイザの出力となる。゛ま
た、出力信号２８は第２のプログラマブル分周器２９に
供給され、更に所定の分周比Ｎに分周される。第２のプ
ログラマブル分周器２９で分周された後の信号は、帰還
信号２３として位相比較器２１に入力されるようになっ
ている。
電圧値に応じて変化する周波数の出力信号２６を出力す
る。この出力信号２６は第１のプログラマブル分周器２
７により所定の分周比Ｍに分周され、出力信号２８とし
て出力される。第１のプログラマブル分周器２７の出力
信号２８がこの周波数シンセサイザの出力となる。゛ま
た、出力信号２８は第２のプログラマブル分周器２９に
供給され、更に所定の分周比Ｎに分周される。第２のプ
ログラマブル分周器２９で分周された後の信号は、帰還
信号２３として位相比較器２１に入力されるようになっ
ている。
周波数シンセサイザは、更に分周比演算回路３０を具備
している。分周比演算回路３０は第２のプログラマブル
分周器に供給される分周比Ｎを入力し、次に示す式で求
まる値Ｍを演算して第１のプログラマブル分周器２７に
供給するようになっＮ ；分周比 Ｎ、。Ｘ 二分周比Ｎのとる最大値 Ｍ ：第１のプロゲラ、マブル分周器２７の分周比 〔〕−ガウス記号。（Ｘ）はＸより大きくない最大の整
数を表わす。
している。分周比演算回路３０は第２のプログラマブル
分周器に供給される分周比Ｎを入力し、次に示す式で求
まる値Ｍを演算して第１のプログラマブル分周器２７に
供給するようになっＮ ；分周比 Ｎ、。Ｘ 二分周比Ｎのとる最大値 Ｍ ：第１のプロゲラ、マブル分周器２７の分周比 〔〕−ガウス記号。（Ｘ）はＸより大きくない最大の整
数を表わす。
以上のように構成した実施例における電圧制御発振器２
５の出力信号２６の周波数について検討する。
５の出力信号２６の周波数について検討する。
電圧制御発振器２５の出力信号２６の周波数ｆは次の式
で表わされる。
で表わされる。
ｆ＝ｆ、ＸＮＸＭ
ｆ ：電圧制御発振器２５の出力周波数ｆｒ：比較周波
数信号 Ｎ ；第２のプログラマブル分周器２９の分周比 Ｍ ；第１のプログラマブル分周器２７の分周比 ここでＮが１からＮ□８までの値をとったときのｆの最
大値をｆ□Ｘ 、ｆの最小値をｆ、０、 とすると、ｆ
、。Ｘ 、ＬＩｒ＋ は次の式で表わされる。
数信号 Ｎ ；第２のプログラマブル分周器２９の分周比 Ｍ ；第１のプログラマブル分周器２７の分周比 ここでＮが１からＮ□８までの値をとったときのｆの最
大値をｆ□Ｘ 、ｆの最小値をｆ、０、 とすると、ｆ
、。Ｘ 、ＬＩｒ＋ は次の式で表わされる。
（］００ｇ２Ｌａｘ） ”１
ｆ□＜ｆｒ×２
（１０ｇｚ Ｎｍａ、）
ｆｍｌｎ ＝ ｆｒ Ｘ ２
よって、ｆｌｌａＸ とｆ ａｌｈの比ｆ、は次のよう
になる。
になる。
ｆ ｒ ＝ ｆ ＊ａ、Ｉ／ ｆ ＊ｌｒ＋ ＜ ２こ
の式は、電圧制御発振器２５の発振周波数の可変比が２
以下で良いことを示している。
の式は、電圧制御発振器２５の発振周波数の可変比が２
以下で良いことを示している。
このように、本実施例の周波数シンセサイザの出力信号
２８は、Ｎの値によりｆ ｒ ” ｆ ｒ ｘＮａａ
、までｆｌ ステップごとの周波数をとることができる
。
２８は、Ｎの値によりｆ ｒ ” ｆ ｒ ｘＮａａ
、までｆｌ ステップごとの周波数をとることができる
。
発振器を１つ用いることによって、ｒ、ｘｌからｆ、Ｘ
Ｎ□８までの周波数可変比の大きい周波数出力を得るこ
とが可能となる。
Ｎ□８までの周波数可変比の大きい周波数出力を得るこ
とが可能となる。
第１図は本発明の一実施例を示すＰＬＬ方式による周波
数シンセサイザの回路構成図、第２図は従来用いられた
ＰＬＬ方式の周波数シンセサイザの回路構成図、第３図
は複数の電圧制御発振器を用いた従来ＰＬＬ方式周波数
シンセサイザの回路構成図である。 ２１・・・・・・位相比較器、２３・・・・・・帰還信
号、２５・・・・・・電圧制御発振器、 ２７・・・・・・第１のプログラマブル分周器、２８・
・・・・・出力信号、 ２９・・・・・・第２のプログラマブル分周器、３０・
・・・・・分周比演算回路。
数シンセサイザの回路構成図、第２図は従来用いられた
ＰＬＬ方式の周波数シンセサイザの回路構成図、第３図
は複数の電圧制御発振器を用いた従来ＰＬＬ方式周波数
シンセサイザの回路構成図である。 ２１・・・・・・位相比較器、２３・・・・・・帰還信
号、２５・・・・・・電圧制御発振器、 ２７・・・・・・第１のプログラマブル分周器、２８・
・・・・・出力信号、 ２９・・・・・・第２のプログラマブル分周器、３０・
・・・・・分周比演算回路。
Claims (1)
- 【特許請求の範囲】 基準となる周波数の基準周波数信号と帰還信号の位相を
比較し、位相差に応じた電圧の比較信号を出力する位相
比較器と、 この位相比較器が出力する前記比較信号の電圧値に応じ
た発振周波数の信号を出力する電圧制御発振器と、 この電圧制御発振器の発振周波数を分周して外部に出力
信号として出力する第１のプログラマブル分周器と、 前記出力信号として出力する周波数に応じた分周比で前
記第１のプログラマブル分周器の出力を分周し、その分
周後の信号を前記帰還信号として前記位相比較器に供給
する第２のプログラマブル分周器と、 この第２のプログラマブル分周器の分周比を入力して前
記第１のプログラマブル分周器の分周比を演算する分周
比演算回路 とを具備することを特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009935A JPH02192318A (ja) | 1989-01-20 | 1989-01-20 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1009935A JPH02192318A (ja) | 1989-01-20 | 1989-01-20 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02192318A true JPH02192318A (ja) | 1990-07-30 |
Family
ID=11733888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1009935A Pending JPH02192318A (ja) | 1989-01-20 | 1989-01-20 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02192318A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221689A (ja) * | 2006-02-20 | 2007-08-30 | Yagi Antenna Co Ltd | 広帯域高周波発振回路 |
| JP2008011383A (ja) * | 2006-06-30 | 2008-01-17 | Kenwood Corp | 変調回路方式及びその電圧制御発振器 |
-
1989
- 1989-01-20 JP JP1009935A patent/JPH02192318A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221689A (ja) * | 2006-02-20 | 2007-08-30 | Yagi Antenna Co Ltd | 広帯域高周波発振回路 |
| JP2008011383A (ja) * | 2006-06-30 | 2008-01-17 | Kenwood Corp | 変調回路方式及びその電圧制御発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2003260874A1 (en) | Voltage-controlled oscillator presetting circuit | |
| JPS6359116A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH02192318A (ja) | 周波数シンセサイザ | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JPS6221418B2 (ja) | ||
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH11112333A (ja) | Ｐｌｌシンセサイザ | |
| CN207910759U (zh) | 频率合成器 | |
| JPH03141724A (ja) | 位相同期発振回路 | |
| JPS63305619A (ja) | Ｐｌｌシンセサイザ装置 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JPH08307259A (ja) | 周波数シンセサイザ | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPH0338118A (ja) | 周波数シンセサイザ選局装置 | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JPH04138722A (ja) | Ｐｌｌ集積回路装置 | |
| JPH0344694B2 (ja) | ||
| JPH042217A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JPH06260932A (ja) | Ｐｌｌ回路 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ |