JPS6221418B2 - - Google Patents
Info
- Publication number
- JPS6221418B2 JPS6221418B2 JP54089734A JP8973479A JPS6221418B2 JP S6221418 B2 JPS6221418 B2 JP S6221418B2 JP 54089734 A JP54089734 A JP 54089734A JP 8973479 A JP8973479 A JP 8973479A JP S6221418 B2 JPS6221418 B2 JP S6221418B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- oscillator
- phase
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000010363 phase shift Effects 0.000 claims description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、局部発振周波数を周波数シンセサ
イザ方式によつて得るいわゆるシンセサイザチユ
ーナに関するものである。
イザ方式によつて得るいわゆるシンセサイザチユ
ーナに関するものである。
シンセサイザチユーナの一般的構成は、局部発
振器を電圧制御発振器（VCO）で構成し、この
電圧制御発振器の周波数０の出力信号を分周器
により１／Ｎに分周して周波数０／Ｎの分周信
号を得、さらにこの分周信号を周波数refの基
準信号と位相比較してその位相差に対応する電圧
を前記電圧制御発振器に制御信号として与え、こ
れによつて局部発振周波数０を分周比Ｎと基準
信号の周波数refとの積の周波数ref・Ｎに安
定させるように構成されており〔局部発振出力を
得る系がフエイズ・ロツクド・ループ（PLL）で
構成されている〕、前記分周比Ｎを変化させるこ
とにより局部発振周波数０を前記基準信号の周
波数refに対応させ、これにより受信周波数間
隔を例えば100KHz間隔で変化させて選局を行い
得るようになつている。そしてこのようなシンセ
サイザチユーナにおいては、前記分周器を通常ダ
ウンカウンタ構成のプログラマブルカウンタで構
成し、このカウンタのプリセツト値を変えること
によつて前記分周比Ｎを変え、もつて選局を行う
ように構成されている。
振器を電圧制御発振器（VCO）で構成し、この
電圧制御発振器の周波数０の出力信号を分周器
により１／Ｎに分周して周波数０／Ｎの分周信
号を得、さらにこの分周信号を周波数refの基
準信号と位相比較してその位相差に対応する電圧
を前記電圧制御発振器に制御信号として与え、こ
れによつて局部発振周波数０を分周比Ｎと基準
信号の周波数refとの積の周波数ref・Ｎに安
定させるように構成されており〔局部発振出力を
得る系がフエイズ・ロツクド・ループ（PLL）で
構成されている〕、前記分周比Ｎを変化させるこ
とにより局部発振周波数０を前記基準信号の周
波数refに対応させ、これにより受信周波数間
隔を例えば100KHz間隔で変化させて選局を行い
得るようになつている。そしてこのようなシンセ
サイザチユーナにおいては、前記分周器を通常ダ
ウンカウンタ構成のプログラマブルカウンタで構
成し、このカウンタのプリセツト値を変えること
によつて前記分周比Ｎを変え、もつて選局を行う
ように構成されている。
ところで、上記のようなシンセサイザチユーナ
においては、局部発振周波数０の変化が前記基
準信号の周波数refの間隔をもつた離散的な変
化となるため（局部発振周波数０が周波数
refのステツプをもつて変化するため）、IFオフセ
ツト調整（中間周波数のずれの調整）や、IFシ
フトによるステツプ間の放送局の受信（局部発振
周波数０をシフトさせてステツプ間の放送局を
受信すること）を正確になし得ない欠点があつ
た。
においては、局部発振周波数０の変化が前記基
準信号の周波数refの間隔をもつた離散的な変
化となるため（局部発振周波数０が周波数
refのステツプをもつて変化するため）、IFオフセ
ツト調整（中間周波数のずれの調整）や、IFシ
フトによるステツプ間の放送局の受信（局部発振
周波数０をシフトさせてステツプ間の放送局を
受信すること）を正確になし得ない欠点があつ
た。
例えば、チユーナにおいて中間周波数の中間周
波フイルタにセラミツクフイルタ等を用いた場合
には、同フイルタの個々のものについてその中心
周波数にバラツキがあるため、機器毎の中間周波
数を同フイルタの中心周波数に合致させるべく補
正をする必要があるが、従来のチユーナにおいて
は、この補正が為しえなかつた。
波フイルタにセラミツクフイルタ等を用いた場合
には、同フイルタの個々のものについてその中心
周波数にバラツキがあるため、機器毎の中間周波
数を同フイルタの中心周波数に合致させるべく補
正をする必要があるが、従来のチユーナにおいて
は、この補正が為しえなかつた。
そこで、上記欠点を解決する手段として、第１
図に示すような構成が考えられる。
図に示すような構成が考えられる。
第１図においてアンテナ１１に入力されたFM
搬送波は、高周波増幅段１２で増幅されたのち混
合段１３において局部発振器１４（可変周波数発
振器）から与えられる局部発振出力と混合され、
得られた中間周波信号が中間周波増幅段１５で増
幅されたのち復調器１６によつて復調されるよう
になつている。
搬送波は、高周波増幅段１２で増幅されたのち混
合段１３において局部発振器１４（可変周波数発
振器）から与えられる局部発振出力と混合され、
得られた中間周波信号が中間周波増幅段１５で増
幅されたのち復調器１６によつて復調されるよう
になつている。
前記局部発振器１４は、いわゆる電圧制御発振
器（VCO）として構成されており、その局部発
振周波数０が後述する制御電圧Vcによつて制
御されるようになつている。なお、この図の回路
においては、中間周波数ｉが10.7MHzである下
側局発方式を採用するものとし、局部発振器１４
が日本国内におけるFM放送帯域76.0MHz〜90.0M
Hzに対応して65.3MHz〜79.3MHzの範囲で発振し
得るように構成されている。また前記高周波増幅
段１２も、その同調周波数（受信周波数）ｒが
前記制御電圧Vcによつて制御されるように構成
されている。
器（VCO）として構成されており、その局部発
振周波数０が後述する制御電圧Vcによつて制
御されるようになつている。なお、この図の回路
においては、中間周波数ｉが10.7MHzである下
側局発方式を採用するものとし、局部発振器１４
が日本国内におけるFM放送帯域76.0MHz〜90.0M
Hzに対応して65.3MHz〜79.3MHzの範囲で発振し
得るように構成されている。また前記高周波増幅
段１２も、その同調周波数（受信周波数）ｒが
前記制御電圧Vcによつて制御されるように構成
されている。
そして、前記局部発振器１４の出力は、混合段
１３に供給される一方混合器１７に供給され、こ
の混合器１７において発振器１８から供給される
信号と混合されたのちバンドパスフイルタ１９を
通してプログラマブルカウンタ２０に供給され
る。混合器１７、発振器１８およびバンドパスフ
イルタ１９は局部発振出力を周波数変換する周波
数変換回路２１を構成しており、混合器１７にお
いて周波数０の局部発振出力と発振器１８から
供給される周波数ｘの信号とが混合されて周波
数０±ｘの信号が出力され、更にバンドパス
フイルタ１９を通して周波数０＋ｘの信号が
出力される。発振器１８は、局部発振器１４と同
様に電圧制御発振器で構成されており、その発振
周波数ｘが外部から与えられるIFオフセツト
調整用およびIFシフト用の制御電圧Vcxによつて
制御されるようになつている。またプログラマブ
ルカウンタ２０は、プリセツト値Ｎが制御回路２
２から与えられるプログラム入力信号によつて制
御されるカウンタであり、バンドパスフイルタ１
９から供給される周波数０＋ｘの信号をプロ
グラム入力により設定される数（Ｎ個）だけカウ
ントするごとに１個のパルスを出力して、前記バ
ンドパスフイルタ１９からの信号を１／Ｎに分周
するものである。制御回路２２は、その内部に設
けられたカウンタの出力により前記プリセツト値
Ｎを制御するもので、メモリ２３に記憶させた任
意のプリセツト値Ｎを同カウンタを通してプログ
ラマブルカウンタ２０に供給し、また外部から同
カウンタへパルスが供給されたときに前記プリセ
ツト値Ｎを変化させ得るように構成されている。
この場合、制御回路２２からプログラマブルカウ
ンタ２０に与えられるプリセツト値Ｎは、受信周
波数（76.0MHz〜90.0MHz）に直接対応する数値
（760〜900）で与えられ、この数値が表示器２４
で受信周波数（76.0MHz〜90.0MHz）として表示
されるようになつている。
１３に供給される一方混合器１７に供給され、こ
の混合器１７において発振器１８から供給される
信号と混合されたのちバンドパスフイルタ１９を
通してプログラマブルカウンタ２０に供給され
る。混合器１７、発振器１８およびバンドパスフ
イルタ１９は局部発振出力を周波数変換する周波
数変換回路２１を構成しており、混合器１７にお
いて周波数０の局部発振出力と発振器１８から
供給される周波数ｘの信号とが混合されて周波
数０±ｘの信号が出力され、更にバンドパス
フイルタ１９を通して周波数０＋ｘの信号が
出力される。発振器１８は、局部発振器１４と同
様に電圧制御発振器で構成されており、その発振
周波数ｘが外部から与えられるIFオフセツト
調整用およびIFシフト用の制御電圧Vcxによつて
制御されるようになつている。またプログラマブ
ルカウンタ２０は、プリセツト値Ｎが制御回路２
２から与えられるプログラム入力信号によつて制
御されるカウンタであり、バンドパスフイルタ１
９から供給される周波数０＋ｘの信号をプロ
グラム入力により設定される数（Ｎ個）だけカウ
ントするごとに１個のパルスを出力して、前記バ
ンドパスフイルタ１９からの信号を１／Ｎに分周
するものである。制御回路２２は、その内部に設
けられたカウンタの出力により前記プリセツト値
Ｎを制御するもので、メモリ２３に記憶させた任
意のプリセツト値Ｎを同カウンタを通してプログ
ラマブルカウンタ２０に供給し、また外部から同
カウンタへパルスが供給されたときに前記プリセ
ツト値Ｎを変化させ得るように構成されている。
この場合、制御回路２２からプログラマブルカウ
ンタ２０に与えられるプリセツト値Ｎは、受信周
波数（76.0MHz〜90.0MHz）に直接対応する数値
（760〜900）で与えられ、この数値が表示器２４
で受信周波数（76.0MHz〜90.0MHz）として表示
されるようになつている。
しかして、プログラマブルカウンタ２０で分周
された信号は位相比較器２５に供給され、この位
相比較器２５において基準信号発生器２６から分
周器２７を通して与えられる周波数ref＝100K
Hzの基準信号と位相比較される。位相比較器２５
からの比較出力Saは、ローパルフイルタ２８に
供給され、このローパルフイルタ２８において前
記位相差に対応する電圧の信号となると共にノイ
ズや高調波成分が除去され、そして前記局部発振
器１４および高周波増幅段１２に制御電圧Vcと
して供給される。これによつて局部発振器１４
は、制御電圧Vcによつて発振周波数０が制御
され、最終的に位相比較器２５に入力される２信
号の位相差が零となる状態、すなわちプログラマ
ブルカウンタ２０から出力される信号の周波数
（０＋ｘ）／Ｎが基準信号の周波数ref
（100KHz）となる状態で発振周波数０が安定す
る。しかして上記の局部発振周波数０を得る系
は、いわゆるフエーズ・ロツクド・ループを構成
している。またこの際高周波増幅段１２も、前記
制御電圧Vcによつてその同調周波数ｒが局部
発振周波数０に対応して制御される。
された信号は位相比較器２５に供給され、この位
相比較器２５において基準信号発生器２６から分
周器２７を通して与えられる周波数ref＝100K
Hzの基準信号と位相比較される。位相比較器２５
からの比較出力Saは、ローパルフイルタ２８に
供給され、このローパルフイルタ２８において前
記位相差に対応する電圧の信号となると共にノイ
ズや高調波成分が除去され、そして前記局部発振
器１４および高周波増幅段１２に制御電圧Vcと
して供給される。これによつて局部発振器１４
は、制御電圧Vcによつて発振周波数０が制御
され、最終的に位相比較器２５に入力される２信
号の位相差が零となる状態、すなわちプログラマ
ブルカウンタ２０から出力される信号の周波数
（０＋ｘ）／Ｎが基準信号の周波数ref
（100KHz）となる状態で発振周波数０が安定す
る。しかして上記の局部発振周波数０を得る系
は、いわゆるフエーズ・ロツクド・ループを構成
している。またこの際高周波増幅段１２も、前記
制御電圧Vcによつてその同調周波数ｒが局部
発振周波数０に対応して制御される。
以上の構成によれば、電圧Vcxを調整して発振
周波数ｘを制御することにより、IFオフセツ
ト調整やステツプ間受信が可能となる。
周波数ｘを制御することにより、IFオフセツ
ト調整やステツプ間受信が可能となる。
しかしながら、第１図に示す回路においては、
不要周波数成分をプログラマブルカウンタ２０に
与えないために、バンドパスフイルタ１９の通過
帯域を鋭利にしなければならない。一方、発振周
波数ｘを変化させると、混合器１７の出力信号
周波数が変化するため、バンドパスフイルタ１９
の中心周波数を変化させる必要がある。すなわ
ち、バンドパスフイルタ１９に要求される特性と
して、通過帯域特性が鋭利であるとともに、中心
周波数が可変であることが必要になり、バンドパ
スフイルタ１９の設計、構成が極めて困難になる
という欠点が生じた。
不要周波数成分をプログラマブルカウンタ２０に
与えないために、バンドパスフイルタ１９の通過
帯域を鋭利にしなければならない。一方、発振周
波数ｘを変化させると、混合器１７の出力信号
周波数が変化するため、バンドパスフイルタ１９
の中心周波数を変化させる必要がある。すなわ
ち、バンドパスフイルタ１９に要求される特性と
して、通過帯域特性が鋭利であるとともに、中心
周波数が可変であることが必要になり、バンドパ
スフイルタ１９の設計、構成が極めて困難になる
という欠点が生じた。
この発明は、上述した事情に鑑みてなされたも
ので、IF調整、ステツプ間受信が行えるととも
に、局部発振周波数を変更する回路にバンドパス
フイルタが不要であり、かつ、局部発振周波数の
変更が任意に行えるシンセサイザチユーナを提供
することを目的としている。
ので、IF調整、ステツプ間受信が行えるととも
に、局部発振周波数を変更する回路にバンドパス
フイルタが不要であり、かつ、局部発振周波数の
変更が任意に行えるシンセサイザチユーナを提供
することを目的としている。
そして、この発明は、上記目的を達成するため
に、局部発振器を構成する可変周波数発振器と、
この可変周波数発振器の発振出力を周波数変換す
るための変換用周波数発振器と、これら両発振器
の出力またはこれを分周した分周出力をそれぞれ
90゜移相させる移相回路と、これら各発振器の出
力または分周出力と前記移相出力とをそれぞれ平
衡変調する平衡変調回路と、これら平衡変調回路
の両出力を加算または減算して前記可変周波数発
振器の発振出力を周波数変換した単一の周波数出
力を得る演算回路と、この演算回路の出力または
これを分周した分周出力と基準周波数出力とを位
相比較し、この比較出力に基づいて前記可変周波
数発振器の発振周波数を制御する位相比較器とを
具備してなり、前記変換用周波数発振器の発振周
波数を変えることにより前記可変周波数発振器の
発振周波数を調整し得るようにしている。
に、局部発振器を構成する可変周波数発振器と、
この可変周波数発振器の発振出力を周波数変換す
るための変換用周波数発振器と、これら両発振器
の出力またはこれを分周した分周出力をそれぞれ
90゜移相させる移相回路と、これら各発振器の出
力または分周出力と前記移相出力とをそれぞれ平
衡変調する平衡変調回路と、これら平衡変調回路
の両出力を加算または減算して前記可変周波数発
振器の発振出力を周波数変換した単一の周波数出
力を得る演算回路と、この演算回路の出力または
これを分周した分周出力と基準周波数出力とを位
相比較し、この比較出力に基づいて前記可変周波
数発振器の発振周波数を制御する位相比較器とを
具備してなり、前記変換用周波数発振器の発振周
波数を変えることにより前記可変周波数発振器の
発振周波数を調整し得るようにしている。
以下、図面を参照してこの発明の実施例につい
て説明する。
て説明する。
第２図は、この発明の一実施例の構成を示すブ
ロツク図である。なお、図において、前述した第
１図の各部と対応する部分については、同一の符
号を付しその説明を省略する。
ロツク図である。なお、図において、前述した第
１図の各部と対応する部分については、同一の符
号を付しその説明を省略する。
この図に示す実施例は、第１図に示す構成のう
ち、周波数変換回路２１を他の構成に置き換えた
場合の実施例である。第２図において局部発振器
１４の出力は、分周器４０を通して周波数変換回
路２１に入力される。また発振器１８の出力は分
周器４１を通して周波数変換回路２１に入力され
る。分周器４０は局部発振周波数０を1/50に分
周するものであり、また分周器４１は発振器１８
の出力周波数ｘを1/100に分周するものであ
る。周波数変換回路２１において分周器４０から
供給される信号は、フリツプフロツプ４２により
更に1/2に分周され、そして平衡変換回路４３に
入力される。また同時にこの信号は、インバータ
４４で位相が反転されたのちフリツプフロツプ４
５で1/2に分周され、そして平衡変調回路４６に
入力される。しかして、平衡変調回路４３，４６
に入力される上記の各信号は、共にその周波数が
０／100であり、互いに90゜の位相差を有す
る。また分周器４１から供給される信号は、平衡
変調回路４３に入力される一方、位相回路４７に
より位相を90゜シフトされたのち平衡変調回路４
６に入力される。ここで平衡変調回路４３，４６
に入力される上記の各信号は、共にその周波数が
ｘ／100であり、互いに90゜の位相差を有す
る。
ち、周波数変換回路２１を他の構成に置き換えた
場合の実施例である。第２図において局部発振器
１４の出力は、分周器４０を通して周波数変換回
路２１に入力される。また発振器１８の出力は分
周器４１を通して周波数変換回路２１に入力され
る。分周器４０は局部発振周波数０を1/50に分
周するものであり、また分周器４１は発振器１８
の出力周波数ｘを1/100に分周するものであ
る。周波数変換回路２１において分周器４０から
供給される信号は、フリツプフロツプ４２により
更に1/2に分周され、そして平衡変換回路４３に
入力される。また同時にこの信号は、インバータ
４４で位相が反転されたのちフリツプフロツプ４
５で1/2に分周され、そして平衡変調回路４６に
入力される。しかして、平衡変調回路４３，４６
に入力される上記の各信号は、共にその周波数が
０／100であり、互いに90゜の位相差を有す
る。また分周器４１から供給される信号は、平衡
変調回路４３に入力される一方、位相回路４７に
より位相を90゜シフトされたのち平衡変調回路４
６に入力される。ここで平衡変調回路４３，４６
に入力される上記の各信号は、共にその周波数が
ｘ／100であり、互いに90゜の位相差を有す
る。
平衡変調回路４３は、フリツプフロツプ４２か
ら供給される信号S01を搬送波とし、分周器４１
から供給される信号Si1を変調波として平衡変調
を行う。また平衡変調回路４６は、フリツプフロ
ツプ４５から供給される信号So2を搬送波とし、
移相回路４７から供給される信号Si2を変調波と
して平衡変調を行う。ここで、信号S01＝sin ω
ot、信号S02＝Cos ωot、信号Si1＝Ei sin（ωit
＋φｉ）、信号Si2＝Ei cos（ωit＋φｉ）とした
場合（但し、これらの式は基本波の項のみを示し
てあり、高調波成分の項を省略してある。またこ
れらの式において、ωｏ＝２πｏ／100、ωｉ
＝２πｘ／100である。）に、平衡変調回路４３
は、 SoA＝Ei sin（ωit＋φｉ）sin ωot ＝−Ei｛cos（ωit＋φｉ＋ωot） −cos（ωit＋φｉ−ωot）｝／２ ……(1) なる信号を出力し、また平衡変調回路４６は、 SoB＝Ei cos（ωit＋φｉ）cos ωot ＝Ei｛cos（ωit＋φｉ＋ωot） ＋cos（ωit＋φｉ−ωot）｝／２ ……(2) なる信号を出力する。そしてこれらの信号SoA、
SoBは演算回路４８に供給される。演算回路４８
は、（SoB―SoA）なる演算を行い、 Sm＝Ei cos（ωit＋φｉ＋ωot） ……(3) なる信号を出力してこれをプログラマブルカウン
タ２０に供給する。
ら供給される信号S01を搬送波とし、分周器４１
から供給される信号Si1を変調波として平衡変調
を行う。また平衡変調回路４６は、フリツプフロ
ツプ４５から供給される信号So2を搬送波とし、
移相回路４７から供給される信号Si2を変調波と
して平衡変調を行う。ここで、信号S01＝sin ω
ot、信号S02＝Cos ωot、信号Si1＝Ei sin（ωit
＋φｉ）、信号Si2＝Ei cos（ωit＋φｉ）とした
場合（但し、これらの式は基本波の項のみを示し
てあり、高調波成分の項を省略してある。またこ
れらの式において、ωｏ＝２πｏ／100、ωｉ
＝２πｘ／100である。）に、平衡変調回路４３
は、 SoA＝Ei sin（ωit＋φｉ）sin ωot ＝−Ei｛cos（ωit＋φｉ＋ωot） −cos（ωit＋φｉ−ωot）｝／２ ……(1) なる信号を出力し、また平衡変調回路４６は、 SoB＝Ei cos（ωit＋φｉ）cos ωot ＝Ei｛cos（ωit＋φｉ＋ωot） ＋cos（ωit＋φｉ−ωot）｝／２ ……(2) なる信号を出力する。そしてこれらの信号SoA、
SoBは演算回路４８に供給される。演算回路４８
は、（SoB―SoA）なる演算を行い、 Sm＝Ei cos（ωit＋φｉ＋ωot） ……(3) なる信号を出力してこれをプログラマブルカウン
タ２０に供給する。
このように、プログラマブルカウンタ２０に供
給される上記の信号Smは、その周波数が（０
＋ｘ）／100となる。そして、この実施例にお
いては、位相比較器２５に与える基準信号の周波
数refを1KHz（第１図に示す回路の1/100）に
設定してある。
給される上記の信号Smは、その周波数が（０
＋ｘ）／100となる。そして、この実施例にお
いては、位相比較器２５に与える基準信号の周波
数refを1KHz（第１図に示す回路の1/100）に
設定してある。
上記の構成において、局部発振器１４の発振周
波数０が安定状態におかれる条件は、 （０＋ｘ）／Ｎ＝ref・100 ……(4) である。一方受信周波数ｒは、 ｒ＝０＋ｉ ……(5) であるから、この(2)式に(1)式を代入して、 ｒ＝100・Ｎ・ref＋（ｉ−ｘ） ……(6) の関係が得られる。
波数０が安定状態におかれる条件は、 （０＋ｘ）／Ｎ＝ref・100 ……(4) である。一方受信周波数ｒは、 ｒ＝０＋ｉ ……(5) であるから、この(2)式に(1)式を代入して、 ｒ＝100・Ｎ・ref＋（ｉ−ｘ） ……(6) の関係が得られる。
ここで、上記(6)式の関係をもとにこのチユーナ
の選局操作について説明すると、まず制御回路２
２からプログラマブルカウンタ２０に受信周波数
ｒに対応するプリセツト値Ｎを与え、これによ
つて同プリセツト値Ｎのステツプに対応する周波
数の放送局を受信する場合には、予め発振器１８
の制御電圧Vcxを変化させてその出力信号の周波
数ｘを調整し、同周波数ｘを、ｘ＝ｉに
調整する。この場合、周波数ｘの調整は、発振
器１８が電圧制御発振器で構成されていることか
ら、制御電圧Vcxを変化させることによつてこの
周波数ｘを連続的に変化させることができる。
このような調整を行うことによつてプリセツト値
Ｎに対応した周波数、例えばプリセツト値を
“800”と指定した場合にｒ＝100・Ｎ・ref＝
100（ＫHz）×800＝80.0MHzに設定される。した
がつて特定の放送局を受信する場合には、放送局
の周波数に対応するプリセツト値Ｎを指定するこ
とにより、同プリセツト値Ｎに応じた周波数の放
送局を受信することができる。ところで、上記の
選局操作において発振器１８の発振周波数ｘを
ｘ＝ｉに調整することはIFオフセツト調整
を行うことを意味する。すなわち、上記の構成か
らなるチユーナにおいては、機器毎にその中間周
波数フイルタの中心周波数ｉがi1、i2、
i3……inというようにずれている場合に前記周
波数ｘを周波数inに対応させてｘ＝inと
すれば、プリセツト値Ｎで設定する同調点が常に
完全同調点となる。かくしてこのチユーナは、
IFオフセツト調整を容易に行うことができる。
の選局操作について説明すると、まず制御回路２
２からプログラマブルカウンタ２０に受信周波数
ｒに対応するプリセツト値Ｎを与え、これによ
つて同プリセツト値Ｎのステツプに対応する周波
数の放送局を受信する場合には、予め発振器１８
の制御電圧Vcxを変化させてその出力信号の周波
数ｘを調整し、同周波数ｘを、ｘ＝ｉに
調整する。この場合、周波数ｘの調整は、発振
器１８が電圧制御発振器で構成されていることか
ら、制御電圧Vcxを変化させることによつてこの
周波数ｘを連続的に変化させることができる。
このような調整を行うことによつてプリセツト値
Ｎに対応した周波数、例えばプリセツト値を
“800”と指定した場合にｒ＝100・Ｎ・ref＝
100（ＫHz）×800＝80.0MHzに設定される。した
がつて特定の放送局を受信する場合には、放送局
の周波数に対応するプリセツト値Ｎを指定するこ
とにより、同プリセツト値Ｎに応じた周波数の放
送局を受信することができる。ところで、上記の
選局操作において発振器１８の発振周波数ｘを
ｘ＝ｉに調整することはIFオフセツト調整
を行うことを意味する。すなわち、上記の構成か
らなるチユーナにおいては、機器毎にその中間周
波数フイルタの中心周波数ｉがi1、i2、
i3……inというようにずれている場合に前記周
波数ｘを周波数inに対応させてｘ＝inと
すれば、プリセツト値Ｎで設定する同調点が常に
完全同調点となる。かくしてこのチユーナは、
IFオフセツト調整を容易に行うことができる。
また、このチユーナにおいては、発振器１８の
発振周波数ｘを調整することによつてIFシフ
トを行い、これによつてプリセツト値Ｎで設定さ
れる受信周波数ｒのステツプ間に位置する放送
局の受信が可能である。すなわち、(6)式において
ｉ−ｘ＝αとし、０＜α＜refとすれば、 r′＝100・Ｎ・ref＋α ……(7) となる。したがつて、発振器１８の周波数ｘを
変化させて(4)式のαを変化させれば、上記のステ
ツプ間に位置する放送局を受信することができ
る。例えば80.55MHzの放送局を受信する場合に
は、まずｘ＝ｉ＝10.7MHzとしておき、この
状態でプリセツト値Ｎとして“805”を指定して
受信周波数ｒを80.5MHzに設定する。そして更
に発振器１８に与える制御電圧Vcxを変化させて
その発振周波数ｘを前記αが50KHz（ｘが
10.65MHz）となるように調整すれば、r′＝100
×805×1KHz＋50KHz＝80.55MHzとなり、しかし
て希望の放送局を受信することができる。
発振周波数ｘを調整することによつてIFシフ
トを行い、これによつてプリセツト値Ｎで設定さ
れる受信周波数ｒのステツプ間に位置する放送
局の受信が可能である。すなわち、(6)式において
ｉ−ｘ＝αとし、０＜α＜refとすれば、 r′＝100・Ｎ・ref＋α ……(7) となる。したがつて、発振器１８の周波数ｘを
変化させて(4)式のαを変化させれば、上記のステ
ツプ間に位置する放送局を受信することができ
る。例えば80.55MHzの放送局を受信する場合に
は、まずｘ＝ｉ＝10.7MHzとしておき、この
状態でプリセツト値Ｎとして“805”を指定して
受信周波数ｒを80.5MHzに設定する。そして更
に発振器１８に与える制御電圧Vcxを変化させて
その発振周波数ｘを前記αが50KHz（ｘが
10.65MHz）となるように調整すれば、r′＝100
×805×1KHz＋50KHz＝80.55MHzとなり、しかし
て希望の放送局を受信することができる。
また、上記説明から判るように、演算回路４８
からプログラマブルカウンタ２０に供給される信
号は、バンドパスフイルタを介さないから、発振
周波数ｘの変化に伴つてバンドパスフイルタの
中心周波数を変化させる必要はなく、また、フイ
ルタ特性を鋭利にするための設計等も不要であ
る。
からプログラマブルカウンタ２０に供給される信
号は、バンドパスフイルタを介さないから、発振
周波数ｘの変化に伴つてバンドパスフイルタの
中心周波数を変化させる必要はなく、また、フイ
ルタ特性を鋭利にするための設計等も不要であ
る。
なお、上記の実施例においては、局部発振方式
を下側局発方式としたが、これを上側局発方式と
してもよいことは勿論である。またこの発明の適
用対象は、FMチユーナに限られることなく、
AMチユーナであつてもよい。
を下側局発方式としたが、これを上側局発方式と
してもよいことは勿論である。またこの発明の適
用対象は、FMチユーナに限られることなく、
AMチユーナであつてもよい。
以上説明したように、この発明によれば、局部
発振器を構成する可変周波数発振器と、この可変
周波数発振器の発振出力を周波数変換するための
変換用周波数発振器と、これら両発振器の出力ま
たはこれを分周した分周出力をそれぞれ90゜移相
させる移相回路と、これら各発振器の出力または
分周出力と前記移相出力とをそれぞれ平衡変調す
る平衡変調回路と、これら平衡変調回路の両出力
を加算または減算して前記可変周波数発振器の発
振出力を周波数変換した単一の周波数出力を得る
演算回路と、この演算回路の出力またはこれを分
周した分周出力と基準周波数出力とを位相比較
し、この比較出力に基づいて前記可変周波数発振
器の発振周波数を制御する位相比較器とを具備し
てなり、前記変換用周波数発振器の発振周波数を
変えることにより前記可変周波数発振器の発振周
波数を調整し得るようにしたので、IF調整、ス
テツプ間受信が行えるとともに、局部発振周波数
を変更する回路にバンドパスフイルタが不要であ
り、かつ、局部発振周波数の変更が任意に行える
利点が得られる。
発振器を構成する可変周波数発振器と、この可変
周波数発振器の発振出力を周波数変換するための
変換用周波数発振器と、これら両発振器の出力ま
たはこれを分周した分周出力をそれぞれ90゜移相
させる移相回路と、これら各発振器の出力または
分周出力と前記移相出力とをそれぞれ平衡変調す
る平衡変調回路と、これら平衡変調回路の両出力
を加算または減算して前記可変周波数発振器の発
振出力を周波数変換した単一の周波数出力を得る
演算回路と、この演算回路の出力またはこれを分
周した分周出力と基準周波数出力とを位相比較
し、この比較出力に基づいて前記可変周波数発振
器の発振周波数を制御する位相比較器とを具備し
てなり、前記変換用周波数発振器の発振周波数を
変えることにより前記可変周波数発振器の発振周
波数を調整し得るようにしたので、IF調整、ス
テツプ間受信が行えるとともに、局部発振周波数
を変更する回路にバンドパスフイルタが不要であ
り、かつ、局部発振周波数の変更が任意に行える
利点が得られる。
第１図は中間周波数調整およびステツプ間受信
を行うために考えられる回路の構成を示すブロツ
ク図、第２図はこの発明の一実施例の構成を示す
ブロツク図である。 １４……局部発振器（可変周波数発振器）、１
８……変換用周波数発振器、２５……位相比較
器、４３，４６……平衡変調回路、４７……位相
回路、４８……演算回路。
を行うために考えられる回路の構成を示すブロツ
ク図、第２図はこの発明の一実施例の構成を示す
ブロツク図である。 １４……局部発振器（可変周波数発振器）、１
８……変換用周波数発振器、２５……位相比較
器、４３，４６……平衡変調回路、４７……位相
回路、４８……演算回路。
Claims (1)
- 【特許請求の範囲】 １ 局部発振器を構成する可変周波数発振器と、 この可変周波数発振器の発振出力を周波数変換
するための変換用周波数発振器と、 これら両発振器の出力またはこれを分周した分
周出力をそれぞれ90゜移相させる移相回路と、 これら各発振器の出力または分周出力と前記移
相出力とをそれぞれ平衡変調する平衡変調回路
と、 これら平衡変調回路の両出力を加算または減算
して前記可変周波数発振器の発振出力を周波数変
換した単一の周波数出力を得る演算回路と、 この演算回路の出力またはこれを分周した分周
出力と基準周波数出力とを位相比較し、この比較
出力に基づいて前記可変周波数発振器の発振周波
数を制御する位相比較器と を具備してなり、前記変換用周波数発振器の発
振周波数を変えることにより前記可変周波数発振
器の発振周波数を調整し得るようにしたことを特
徴とするシンセサイザチユーナ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8973479A JPS5613834A (en) | 1979-07-14 | 1979-07-14 | Synthesizer tuner |
| US06/165,091 US4339826A (en) | 1979-07-14 | 1980-07-01 | Radio receiver having phase locked loop frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8973479A JPS5613834A (en) | 1979-07-14 | 1979-07-14 | Synthesizer tuner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5613834A JPS5613834A (en) | 1981-02-10 |
| JPS6221418B2 true JPS6221418B2 (ja) | 1987-05-12 |
Family
ID=13978987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8973479A Granted JPS5613834A (en) | 1979-07-14 | 1979-07-14 | Synthesizer tuner |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4339826A (ja) |
| JP (1) | JPS5613834A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143021A (ja) * | 1984-08-06 | 1986-03-01 | Yaesu Musen Co Ltd | 位相同期発振回路 |
| GB8707509D0 (en) * | 1987-03-30 | 1987-05-07 | Era Patents Ltd | Oscillator stabilisation |
| GB2239571B (en) * | 1989-12-29 | 1994-08-03 | Schlumberger Ind Ltd | Transponder |
| JPH07264063A (ja) * | 1994-03-16 | 1995-10-13 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| US5937341A (en) * | 1996-09-13 | 1999-08-10 | University Of Washington | Simplified high frequency tuner and tuning method |
| US6163687A (en) * | 1997-07-22 | 2000-12-19 | Intel Corporation | Tuning module for a dual frequency PLL synthesized tuner |
| US6384772B1 (en) * | 2000-05-02 | 2002-05-07 | Anritsu Company | Wideband phase locking of low offset frequency sources |
| US7272375B2 (en) | 2004-06-30 | 2007-09-18 | Silicon Laboratories Inc. | Integrated low-IF terrestrial audio broadcast receiver and associated method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068252A (ja) * | 1973-10-18 | 1975-06-07 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524105A (en) * | 1975-06-27 | 1977-01-13 | Trio Kenwood Corp | Frequency synthesizer-method transmitter-receiver |
| JPS54102814A (en) * | 1978-01-30 | 1979-08-13 | Sony Corp | Synthesizer receiver |
-
1979
- 1979-07-14 JP JP8973479A patent/JPS5613834A/ja active Granted
-
1980
- 1980-07-01 US US06/165,091 patent/US4339826A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5068252A (ja) * | 1973-10-18 | 1975-06-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5613834A (en) | 1981-02-10 |
| US4339826A (en) | 1982-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159017B2 (ja) | ||
| JPS6221418B2 (ja) | ||
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JPS6363138B2 (ja) | ||
| JPS6363137B2 (ja) | ||
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| JPS5994076A (ja) | スペクトラムアナライザ | |
| JPS6131647B2 (ja) | ||
| US3838354A (en) | Frequency synthesizer having three control loops | |
| JPH0156580B2 (ja) | ||
| JPS5883446A (ja) | 受信機 | |
| JPS5825730A (ja) | ス−パヘテロダイン回路の構成 | |
| JPH0344694B2 (ja) | ||
| JPS6238352Y2 (ja) | ||
| JPS5813638Y2 (ja) | 短波帯の受信を容易にしたｐｌｌ周波数シンセサイザ受信機 | |
| JPS5881341A (ja) | 受信機 | |
| JPS6338329A (ja) | マイクロ波シンセサイザ | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JPH055207B2 (ja) | ||
| JPS6342443B2 (ja) | ||
| JPH02224530A (ja) | チューナ選局装置 | |
| JPS6033737A (ja) | 周波数シンセサイザ | |
| JPS62179227A (ja) | 周波数シンセサイザ | |
| JPS59114927A (ja) | 可変周波数発振回路 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ |