JPH07264063A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH07264063A JPH07264063A JP6046104A JP4610494A JPH07264063A JP H07264063 A JPH07264063 A JP H07264063A JP 6046104 A JP6046104 A JP 6046104A JP 4610494 A JP4610494 A JP 4610494A JP H07264063 A JPH07264063 A JP H07264063A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- phase
- frequency synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000009499 grossing Methods 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 目的の周波数に高速に同期する周波数シンセ
サイザを得る。 【構成】 ＰＬＬシンセサイザ５０は、目的の周波数ス
テップの整数倍の周波数ステップの信号を発生する。ベ
ースバンドジェネレータ２で、目的の周波数ステップの
正弦波信号成分をディジタル的に発生させる。そして、
ＰＬＬシンセサイザ５０とベースバンドジェネレータ２
の出力を、直交変調器１を用いて、直交変調することに
よってベースバンドジェネレータ２の変化ステップで出
力信号の周波数を変更することができる。
サイザを得る。 【構成】 ＰＬＬシンセサイザ５０は、目的の周波数ス
テップの整数倍の周波数ステップの信号を発生する。ベ
ースバンドジェネレータ２で、目的の周波数ステップの
正弦波信号成分をディジタル的に発生させる。そして、
ＰＬＬシンセサイザ５０とベースバンドジェネレータ２
の出力を、直交変調器１を用いて、直交変調することに
よってベースバンドジェネレータ２の変化ステップで出
力信号の周波数を変更することができる。
Description
【０００１】
【産業上の利用分野】本発明は、通信機の局部発振器等
に用いられる各種周波数の信号が出力可能な周波数シン
セサイザに関するものである。
に用いられる各種周波数の信号が出力可能な周波数シン
セサイザに関するものである。
【０００２】
【従来の技術】従来より、通信機、例えば携帯電話機等
の局部発振器として、所定のステップで出力信号の周波
数が変更可能な周波数シンセサイザが利用されている。
図８は、例えば、“わかるＰＬＬの応用テクニック”
（電子回路ノウハウ，日本放送出版協会，ｐ５９）に示
された従来のＰＬＬ（フェーズ・ロックド・ループ）周
波数シンセサイザの構成例である。
の局部発振器として、所定のステップで出力信号の周波
数が変更可能な周波数シンセサイザが利用されている。
図８は、例えば、“わかるＰＬＬの応用テクニック”
（電子回路ノウハウ，日本放送出版協会，ｐ５９）に示
された従来のＰＬＬ（フェーズ・ロックド・ループ）周
波数シンセサイザの構成例である。
【０００３】図において、１０は基準発振器、１４は基
準分周器、５は電圧制御発振器、９は可変分周器、１１
は制御回路、８は位相比較器、６はループフィルタ、１
１は可変分周器９の分周比を決める制御回路１１、１２
は制御回路１１からの分周数データである。
準分周器、５は電圧制御発振器、９は可変分周器、１１
は制御回路、８は位相比較器、６はループフィルタ、１
１は可変分周器９の分周比を決める制御回路１１、１２
は制御回路１１からの分周数データである。
【０００４】次に、動作について説明する。基準発振器
１０の出力は、基準分周器１４で分周され、基準周波数
ｆr の信号を発生する。一方、目的の周波数ｆout の信
号を出力する電圧制御発振器５の出力は、可変分周器９
により、制御回路１１が設定する分周比Ｎ（Ｎは正の整
数）で分周され、周波数ｆu の可変分周信号として、位
相比較器８に供給されている。
１０の出力は、基準分周器１４で分周され、基準周波数
ｆr の信号を発生する。一方、目的の周波数ｆout の信
号を出力する電圧制御発振器５の出力は、可変分周器９
により、制御回路１１が設定する分周比Ｎ（Ｎは正の整
数）で分周され、周波数ｆu の可変分周信号として、位
相比較器８に供給されている。
【０００５】位相比較器８は、基準周波数信号と可変分
周信号の位相を比較し、その位相差に応じて、位相比較
信号を発生し、これをループフィルタ６に供給する。ル
ープフィルタ６は、位相比較信号の低域成分を取り出
し、周波数制御電圧Ｖを発生し、これで電圧制御発振器
５の発振周波数を変化させる。従って、この構成によっ
て、可変分周信号の位相が基準周波数信号の位相に追従
するＰＬＬシンセサイザが構成される。
周信号の位相を比較し、その位相差に応じて、位相比較
信号を発生し、これをループフィルタ６に供給する。ル
ープフィルタ６は、位相比較信号の低域成分を取り出
し、周波数制御電圧Ｖを発生し、これで電圧制御発振器
５の発振周波数を変化させる。従って、この構成によっ
て、可変分周信号の位相が基準周波数信号の位相に追従
するＰＬＬシンセサイザが構成される。
【０００６】すなわち、ＰＬＬシンセサイザの動作は、
位相比較器８の遅れまたは進みの位相差出力がなくなる
まで継続され、その位相差が零になったとき同期状態に
なる。このとき、出力周波数ｆout ＝Ｎ・ｆr の関係を
満たすので、分周比Ｎを変化させることにより、基準周
波数を変化ステップとする周波数の出力を得ることがで
きる。
位相比較器８の遅れまたは進みの位相差出力がなくなる
まで継続され、その位相差が零になったとき同期状態に
なる。このとき、出力周波数ｆout ＝Ｎ・ｆr の関係を
満たすので、分周比Ｎを変化させることにより、基準周
波数を変化ステップとする周波数の出力を得ることがで
きる。
【０００７】
【発明が解決しようとする課題】従来のＰＬＬ周波数シ
ンセサイザでは、位相比較器８において、周波数ｆr の
基準周波数信号に対する位相差を検出している。このた
め、この位相比較器８の出力には基準周波数ｆr の周波
数成分が含まれる。そこで、ＰＬＬシンセサイザは、ル
ープフィルタ６のカットオフ周波数をｆr よりも十分低
く設定し、周波数ｆr の成分を取り除く必要がある。し
かし、ループフィルタ６のカットオフ周波数をｆr より
低くするということは、これ以上の周波数の信号は除去
されるということであり、周波数制御電圧Ｖの変化する
速さがｆr に制限される。従って、可変分周器９におい
て、分周比Ｎを変更した場合における目的の周波数に同
期するまでの時間が長くかかるという問題点があった。
ンセサイザでは、位相比較器８において、周波数ｆr の
基準周波数信号に対する位相差を検出している。このた
め、この位相比較器８の出力には基準周波数ｆr の周波
数成分が含まれる。そこで、ＰＬＬシンセサイザは、ル
ープフィルタ６のカットオフ周波数をｆr よりも十分低
く設定し、周波数ｆr の成分を取り除く必要がある。し
かし、ループフィルタ６のカットオフ周波数をｆr より
低くするということは、これ以上の周波数の信号は除去
されるということであり、周波数制御電圧Ｖの変化する
速さがｆr に制限される。従って、可変分周器９におい
て、分周比Ｎを変更した場合における目的の周波数に同
期するまでの時間が長くかかるという問題点があった。
【０００８】本発明は、上記問題点を解決することを課
題としてなされたもので、ディジタル的に発生する信号
を利用して、出力の周波数を変更することにより、目的
の周波数に高速に同期できる周波数シンセサイザを得る
ことを目的とする。
題としてなされたもので、ディジタル的に発生する信号
を利用して、出力の周波数を変更することにより、目的
の周波数に高速に同期できる周波数シンセサイザを得る
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る周波数シン
セサイザは、信号発生手段から発生される位相が９０度
異なる２つの信号と、ベースバンドジェネレータによる
ディジタル的に発生された指定された周波数で位相が９
０度異なる２つのシフト用信号の直交変調により、信号
発生手段から発生される信号の周波数からシフト用信号
の周波数だけシフトした信号を出力することを特徴とす
る。
セサイザは、信号発生手段から発生される位相が９０度
異なる２つの信号と、ベースバンドジェネレータによる
ディジタル的に発生された指定された周波数で位相が９
０度異なる２つのシフト用信号の直交変調により、信号
発生手段から発生される信号の周波数からシフト用信号
の周波数だけシフトした信号を出力することを特徴とす
る。
【００１０】また、本発明は、信号発生手段が一定の周
波数の信号を発生することを特徴とする。
波数の信号を発生することを特徴とする。
【００１１】また、本発明は、ＰＬＬシンセサイザによ
って、所定の変化ステップで変化する周波数の信号を生
成することを特徴とする。
って、所定の変化ステップで変化する周波数の信号を生
成することを特徴とする。
【００１２】また、ベースバンド周波数のシフト用信号
は、メモリから所定波形を示すディジタルデータを読み
出し、これをＤ／Ａ変換して得ることを特徴とする。
は、メモリから所定波形を示すディジタルデータを読み
出し、これをＤ／Ａ変換して得ることを特徴とする。
【００１３】また、本発明は、直交変調器において、そ
の極性を変更可能とすることを特徴とする。
の極性を変更可能とすることを特徴とする。
【００１４】また、本発明は、ベースバンドジェネレー
タはデータによって、変調されたシフト用信号を出力す
る。
タはデータによって、変調されたシフト用信号を出力す
る。
【００１５】また、本発明は、位相変調は、位相変調デ
ータに応じてメモリから位相変調用のデータを読み出
し、この位相変調用のデータを位相シフト用信号により
直交変調して行うことを特徴とする。
ータに応じてメモリから位相変調用のデータを読み出
し、この位相変調用のデータを位相シフト用信号により
直交変調して行うことを特徴とする。
【００１６】また、本発明は、ベースバンドジェネレー
タは、その演算の極性が変更可能であり、基準周波数に
ベースバンド周波数を加算または減算したいずれかの周
波数信号を得ることを特徴とする。
タは、その演算の極性が変更可能であり、基準周波数に
ベースバンド周波数を加算または減算したいずれかの周
波数信号を得ることを特徴とする。
【００１７】
【作用】このように、本発明によれば、ベースバンドジ
ェネレータにより、シフト用信号をディジタル的に発生
するため、周波数の変更を高速に行うことができる。例
えば、携帯電話などの無線通信においてのチャンネルの
切り替えを高速に行うことができ、切り替え時の通信断
時間を最小限にできる。特に、信号発生手段により発生
する信号の周波数を一定とすれば、切り替えを瞬時に行
うことができる。
ェネレータにより、シフト用信号をディジタル的に発生
するため、周波数の変更を高速に行うことができる。例
えば、携帯電話などの無線通信においてのチャンネルの
切り替えを高速に行うことができ、切り替え時の通信断
時間を最小限にできる。特に、信号発生手段により発生
する信号の周波数を一定とすれば、切り替えを瞬時に行
うことができる。
【００１８】また、ベースバンドジェネレータにおいて
発生するシフト用信号の変化ステップを小さくし、ＰＬ
Ｌ周波数シンセサイザの変化ステップを大きくすれば、
ＰＬＬ周波数シンセサイザの基準周波数が大きくなるた
め、フィルタのカットオフ周波数を高くでき、ＰＬＬル
ープの応答速度が早くなる。一方、正弦波信号をディジ
タル的に発生するベースバンドジェネレータは、出力周
波数の切り替え時間がほぼ零であるため、目的の周波数
に高速に同期する周波数シンセサイザを得ることができ
る。また、広範囲の出力周波数の変更を容易に行うこと
ができる。
発生するシフト用信号の変化ステップを小さくし、ＰＬ
Ｌ周波数シンセサイザの変化ステップを大きくすれば、
ＰＬＬ周波数シンセサイザの基準周波数が大きくなるた
め、フィルタのカットオフ周波数を高くでき、ＰＬＬル
ープの応答速度が早くなる。一方、正弦波信号をディジ
タル的に発生するベースバンドジェネレータは、出力周
波数の切り替え時間がほぼ零であるため、目的の周波数
に高速に同期する周波数シンセサイザを得ることができ
る。また、広範囲の出力周波数の変更を容易に行うこと
ができる。
【００１９】また、直交変調器における演算の極性を変
更可能にすることによって、ベースバンドジェネレータ
からの信号を直交変調器で加算または減算することがで
き、ベースバンドジェネレータから発生する信号の範囲
の２倍の範囲で出力信号を変化させることができる。
更可能にすることによって、ベースバンドジェネレータ
からの信号を直交変調器で加算または減算することがで
き、ベースバンドジェネレータから発生する信号の範囲
の２倍の範囲で出力信号を変化させることができる。
【００２０】また、ベースバンドジェネレータ内で、変
調のためのデータと、出力周波数ステップ毎の正弦波成
分との合成を行う。これによって、出力信号はすでにデ
ータによる変調を受けたものであり、通信機全体として
の構成を簡単なものにできる。
調のためのデータと、出力周波数ステップ毎の正弦波成
分との合成を行う。これによって、出力信号はすでにデ
ータによる変調を受けたものであり、通信機全体として
の構成を簡単なものにできる。
【００２１】また、ＰＬＬ周波数シンセサイザの出力と
ベースバンドジェネレータの出力との合成周波数は、も
ととなる周波数同士の和または差を選択できるので、ベ
ースバンドジェネレータのサンプリング周波数を低くで
きる。
ベースバンドジェネレータの出力との合成周波数は、も
ととなる周波数同士の和または差を選択できるので、ベ
ースバンドジェネレータのサンプリング周波数を低くで
きる。
【００２２】
［実施例１］図１に、本発明の実施例１の構成を示す。
図において、１は直交変調器、２はベースバンドジェネ
レータ、３はベースバンドジェネレータ２の動作タイミ
ングを決めるクロックジェネレータである。そして、ク
ロックジェネレータ３からのクロックＣＬがベースバン
ドジェネレータ２に供給され、ベースバンドジェネレー
タ２が９０度位相の異なった２つのシフト用信号Ａ，Ｂ
を出力する。
図において、１は直交変調器、２はベースバンドジェネ
レータ、３はベースバンドジェネレータ２の動作タイミ
ングを決めるクロックジェネレータである。そして、ク
ロックジェネレータ３からのクロックＣＬがベースバン
ドジェネレータ２に供給され、ベースバンドジェネレー
タ２が９０度位相の異なった２つのシフト用信号Ａ，Ｂ
を出力する。
【００２３】また、１０は基準発振器、１４は基準分周
器、５は電圧制御発振器、４は電圧制御発振器５の出力
の位相を９０度移相する移相器である。さらに、９は可
変分周器、１１は制御回路、８は位相比較器、６はルー
プフィルタ、１１は可変分周器９の分周比を決める制御
回路１１、１２は制御回路１１からの分周数データであ
る。これらの構成によって可変分周器９の出力である可
変分周信号ｆu を基準分周器１４の出力である基準周波
数信号ｆr に同期させるＰＬＬシンセサイザ５０が形成
しされている。
器、５は電圧制御発振器、４は電圧制御発振器５の出力
の位相を９０度移相する移相器である。さらに、９は可
変分周器、１１は制御回路、８は位相比較器、６はルー
プフィルタ、１１は可変分周器９の分周比を決める制御
回路１１、１２は制御回路１１からの分周数データであ
る。これらの構成によって可変分周器９の出力である可
変分周信号ｆu を基準分周器１４の出力である基準周波
数信号ｆr に同期させるＰＬＬシンセサイザ５０が形成
しされている。
【００２４】図２は、直交変調器１の構成例である。１
５は加算器、１６ａ、１６ｂは乗算器である。乗算器１
６ａは、２つの入力信号Ａ、Ｃの乗算を行い、乗算器１
６ｂは、入力信号Ｂ、Ｄの乗算を行い、それぞれの出力
信号が加算器１５で加算される（この例の場合は、乗算
器１６ａの出力から乗算器１６ｂの出力が減算され
る）。ここで、入力信号Ｃ、Ｄは互いに９０度位相が異
なるものであり、この装置によって、直交変調が行われ
る。
５は加算器、１６ａ、１６ｂは乗算器である。乗算器１
６ａは、２つの入力信号Ａ、Ｃの乗算を行い、乗算器１
６ｂは、入力信号Ｂ、Ｄの乗算を行い、それぞれの出力
信号が加算器１５で加算される（この例の場合は、乗算
器１６ａの出力から乗算器１６ｂの出力が減算され
る）。ここで、入力信号Ｃ、Ｄは互いに９０度位相が異
なるものであり、この装置によって、直交変調が行われ
る。
【００２５】図３は、ベースバンドジェネレータの構成
例である。１７，１８はそれぞれ同相成分、直交成分の
出力波形（例えば、正弦波と余弦波の２つの出力）のサ
ンプリング値が書き込まれたメモリ、１９，２０はメモ
リ１７，１８からのディジタルデータをアナログ電圧に
変換するＤ／Ａコンバータ、２１はクロックジェネレー
タ３からのクロック信号ＣＬに応じて読み出しアドレス
を決定するアドレスカウンタ、２２は制御回路１１から
の制御信号ＣＤによってメモリ１７，１８のどの範囲を
読み出すかを決定するアドレスデコーダである。
例である。１７，１８はそれぞれ同相成分、直交成分の
出力波形（例えば、正弦波と余弦波の２つの出力）のサ
ンプリング値が書き込まれたメモリ、１９，２０はメモ
リ１７，１８からのディジタルデータをアナログ電圧に
変換するＤ／Ａコンバータ、２１はクロックジェネレー
タ３からのクロック信号ＣＬに応じて読み出しアドレス
を決定するアドレスカウンタ、２２は制御回路１１から
の制御信号ＣＤによってメモリ１７，１８のどの範囲を
読み出すかを決定するアドレスデコーダである。
【００２６】すなわち、制御信号ＣＤによって、メモリ
１７、１８からの読み出し箇所が変更され（読み出し番
地をインクリメントするステップが変更される）、これ
によってここから出力される信号の周波数が変更され
る。そして、読み出された正弦波のデータがＤ／Ａコン
バータ１９、２０によってアナログ信号に変換される。
そこで、メモリ１７、１８からの読み出しデータに応じ
た正弦波信号（位相が９０度異なる２つの信号）が得ら
れる。
１７、１８からの読み出し箇所が変更され（読み出し番
地をインクリメントするステップが変更される）、これ
によってここから出力される信号の周波数が変更され
る。そして、読み出された正弦波のデータがＤ／Ａコン
バータ１９、２０によってアナログ信号に変換される。
そこで、メモリ１７、１８からの読み出しデータに応じ
た正弦波信号（位相が９０度異なる２つの信号）が得ら
れる。
【００２７】次に、動作について説明する。いま、電圧
制御発振器５の出力をｆvco 、基準分周器１４の出力で
ある基準周波数信号の周波数をｆr 、可変分周回路９の
分周比をＮ（正の整数）とすれば、電圧制御発振器５の
出力ｆvco は、 ｆvco ＝Ｎｆr となり、従来と同様に、可変分周回路９における分周比
Ｎを変更することによって変化ステップｆr で出力周波
数ｆout を変更できる。
制御発振器５の出力をｆvco 、基準分周器１４の出力で
ある基準周波数信号の周波数をｆr 、可変分周回路９の
分周比をＮ（正の整数）とすれば、電圧制御発振器５の
出力ｆvco は、 ｆvco ＝Ｎｆr となり、従来と同様に、可変分周回路９における分周比
Ｎを変更することによって変化ステップｆr で出力周波
数ｆout を変更できる。
【００２８】ここで、本実施例においては、出力信号の
周波数ｆout の変化ステップｆs を基準周波数ｆr の１
／Ｌ（Ｌは正の整数）に設定する。すなわち、 ｆr ＝Ｌ・ｆs とする。
周波数ｆout の変化ステップｆs を基準周波数ｆr の１
／Ｌ（Ｌは正の整数）に設定する。すなわち、 ｆr ＝Ｌ・ｆs とする。
【００２９】一方、出力周波数ｆout は、 ｆout ＝Ｍ・ｆs である。ここで、Ｍは正の整数である。
【００３０】そして、電圧制御発振器５の発振周波数ｆ
vco と出力の周波数ｆout が、 ｆvco ＝ｆout であれば、 Ｎ＝Ｍ／Ｌ である。
vco と出力の周波数ｆout が、 ｆvco ＝ｆout であれば、 Ｎ＝Ｍ／Ｌ である。
【００３１】ところが、分周比Ｎは整数でなければなら
ず、 Ｎ＝［Ｍ／Ｌ］ （ここで、［ ］は整数を表
す。） である。
ず、 Ｎ＝［Ｍ／Ｌ］ （ここで、［ ］は整数を表
す。） である。
【００３２】そこで、ＭとＮ・Ｌの差ｋが存在し、 ｋ＝Ｍ−Ｎ・Ｌ→ Ｎ・Ｌ＝Ｍ−ｋ となり、電圧制御発振器５の出力周波数ｆvco は、 ｆvco ＝Ｎ・ｆr＝Ｎ・Ｌｆs ＝Ｍ・ｆs −ｋ・ｆs ＝
ｆout −ｋ・ｆs となる。ここで、ｋは正の整数である。
ｆout −ｋ・ｆs となる。ここで、ｋは正の整数である。
【００３３】従って、出力信号の周波数ｆout は、 ｆout ＝Ｎｆr ＋ｋｆs となる。
【００３４】このように、このＰＬＬシンセサイザ５０
は、変化ステップｆr で、Ｎの値に応じた周波数を出力
し、変化ステップｆs で動作するためには、ｋ・ｆs で
動作する別の手段が必要である。
は、変化ステップｆr で、Ｎの値に応じた周波数を出力
し、変化ステップｆs で動作するためには、ｋ・ｆs で
動作する別の手段が必要である。
【００３５】本実施例では、ベースバンドジェネレータ
２がｋ・ｆs で動作する。そこで、このベースバンドジ
ェネレータ２について説明する。
２がｋ・ｆs で動作する。そこで、このベースバンドジ
ェネレータ２について説明する。
【００３６】ベースバンドジェネレータ２のメモリ１７
には、周波数ｆs の正弦波信号をサンプリング周波数ｆ
c でサンプリングしたデータを書き込んであり、またメ
モリ１８にはこれと９０度位相差をもった正弦波信号の
サンプリングデータを書き込んである。
には、周波数ｆs の正弦波信号をサンプリング周波数ｆ
c でサンプリングしたデータを書き込んであり、またメ
モリ１８にはこれと９０度位相差をもった正弦波信号の
サンプリングデータを書き込んである。
【００３７】そして、制御回路１１からの制御信号ＣＤ
に応じて、クロックジェネレータ３の発生するクロック
信号ＣＬの周波数ｆc で、メモリ１７、１８の内容を読
み出し、これをＤ／Ａコンバータでアナログ信号にすれ
ば、 ｆBBG ＝ｆs の正弦波が出力される。
に応じて、クロックジェネレータ３の発生するクロック
信号ＣＬの周波数ｆc で、メモリ１７、１８の内容を読
み出し、これをＤ／Ａコンバータでアナログ信号にすれ
ば、 ｆBBG ＝ｆs の正弦波が出力される。
【００３８】一方、このメモリ１７、１８からｋ番地ご
とに順次読み出しを行い、これをＤ／Ａコンバータ１
９、２０によりアナログ信号として出力していくと、 ｆBBG ＝ｋ・ｆs の周波数で、互いに９０度位相差をもった正弦波信号
Ａ，Ｂが得られる。例えば、Ａはcos （２πｆBBG
ｔ）、Ｂはsin （２πｆBBG ｔ）と表される。なお、メ
モリ１７、１８の出力として正弦波を得るために、ｆBB
G は、ｆc ／２以下でなければならない。
とに順次読み出しを行い、これをＤ／Ａコンバータ１
９、２０によりアナログ信号として出力していくと、 ｆBBG ＝ｋ・ｆs の周波数で、互いに９０度位相差をもった正弦波信号
Ａ，Ｂが得られる。例えば、Ａはcos （２πｆBBG
ｔ）、Ｂはsin （２πｆBBG ｔ）と表される。なお、メ
モリ１７、１８の出力として正弦波を得るために、ｆBB
G は、ｆc ／２以下でなければならない。
【００３９】また、図２の直交変調器の動作を式で記述
すると、入力信号ＡをＩ（ｔ），入力信号ＢをＱ（ｔ）
とし、直交変調用の９０度位相の異なる入力信号Ｃ，Ｄ
をそれぞれcos （ωｔ），sin （ωｔ）とすると、出力
に得られる変調信号ｓ（ｔ）は、 ｓ（ｔ）＝Ｉ（ｔ）・cos （ωｔ）−Ｑ（ｔ）・sin （ωｔ） …（１） となる。
すると、入力信号ＡをＩ（ｔ），入力信号ＢをＱ（ｔ）
とし、直交変調用の９０度位相の異なる入力信号Ｃ，Ｄ
をそれぞれcos （ωｔ），sin （ωｔ）とすると、出力
に得られる変調信号ｓ（ｔ）は、 ｓ（ｔ）＝Ｉ（ｔ）・cos （ωｔ）−Ｑ（ｔ）・sin （ωｔ） …（１） となる。
【００４０】ここで、直交変調器１に入力される信号
Ａ，Ｂは、ベースバンドジェネレータ２の出力であり、
それぞれ Ｉ（ｔ）＝cos （２πｆBBG ｔ），Ｑ＝（ｔ）＝sin
（２πｆBBG ｔ） であり、信号Ｃ，Ｄにおいては、ω＝２πｆvco である
ため、それぞれcos （２πｆvco ），sin （２πｆvco
）である。
Ａ，Ｂは、ベースバンドジェネレータ２の出力であり、
それぞれ Ｉ（ｔ）＝cos （２πｆBBG ｔ），Ｑ＝（ｔ）＝sin
（２πｆBBG ｔ） であり、信号Ｃ，Ｄにおいては、ω＝２πｆvco である
ため、それぞれcos （２πｆvco ），sin （２πｆvco
）である。
【００４１】すなわち、（１）式において、Ｉ（ｔ）＝
cos （２πｆBBG ｔ），Ｑ＝（ｔ）＝sin （２πｆBBG
ｔ）で、またω＝２πｆvco であるから、直交変調器１
の出力は、 ｓ（ｔ）＝cos （２πｆBBG ｔ）・cos （２πｆvco ） −sin （２πｆBBG ｔ）・sin （２πｆvco ） ＝cos ｛２π（ｆvco ＋ｆBBG ）ｔ｝ …（２） となる。
cos （２πｆBBG ｔ），Ｑ＝（ｔ）＝sin （２πｆBBG
ｔ）で、またω＝２πｆvco であるから、直交変調器１
の出力は、 ｓ（ｔ）＝cos （２πｆBBG ｔ）・cos （２πｆvco ） −sin （２πｆBBG ｔ）・sin （２πｆvco ） ＝cos ｛２π（ｆvco ＋ｆBBG ）ｔ｝ …（２） となる。
【００４２】これは、出力信号ｆout が、 ｆout ＝ｆvco ＋ｆBBG の正弦波信号であり、これより所望の周波数の信号が変
化ステップｆs で得られていることがわかる。すなわ
ち、上述のように、ｆBBG ＝ｋ・ｆsであるため、メモ
リ１７、１８からの読み出し決定するｋ（ｋ番地毎に読
み出しを行っている）を変更することにより、出力信号
をｆs 毎に変更することができる。
化ステップｆs で得られていることがわかる。すなわ
ち、上述のように、ｆBBG ＝ｋ・ｆsであるため、メモ
リ１７、１８からの読み出し決定するｋ（ｋ番地毎に読
み出しを行っている）を変更することにより、出力信号
をｆs 毎に変更することができる。
【００４３】このとき、ＰＬＬシンセサイザの基準周波
数ｆr は、ベースバンドジェネレータ２の出力周波数ｆ
BBG の最大値であるｆc ／２まで高くできる。すなわ
ち、この周波数までは、ｋ・ｆs のｋの変更により対処
できるため、ｆr はこの周波数以下に設定すればよい。
このため、ＰＬＬシンセサイザのループフィルタ６のカ
ットオフ周波数をｆs に比べて高くでき、ＰＬＬシンセ
サイザの切り替え時間を短縮することができる。
数ｆr は、ベースバンドジェネレータ２の出力周波数ｆ
BBG の最大値であるｆc ／２まで高くできる。すなわ
ち、この周波数までは、ｋ・ｆs のｋの変更により対処
できるため、ｆr はこの周波数以下に設定すればよい。
このため、ＰＬＬシンセサイザのループフィルタ６のカ
ットオフ周波数をｆs に比べて高くでき、ＰＬＬシンセ
サイザの切り替え時間を短縮することができる。
【００４４】一方、ベースバンドジェネレータ２は、上
述のように、メモリ１７、１８からの読み出しデータに
よって信号をディジタル的に生成するものであり、その
切り替えは、瞬時に行える。
述のように、メモリ１７、１８からの読み出しデータに
よって信号をディジタル的に生成するものであり、その
切り替えは、瞬時に行える。
【００４５】このように、本実施例では、制御回路１１
からの指令に応じて、可変分周器９の分周比Ｎを変更す
ることによって、周波数ｆr を変化ステップとして出力
周波数ｆout の変更が行え、ベースバンドジェネレータ
２の読み出し番地のステップを示すｋを変更することに
よって、周波数ｆs を変化ステップとして出力信号周波
数ｆout の変更が行える。
からの指令に応じて、可変分周器９の分周比Ｎを変更す
ることによって、周波数ｆr を変化ステップとして出力
周波数ｆout の変更が行え、ベースバンドジェネレータ
２の読み出し番地のステップを示すｋを変更することに
よって、周波数ｆs を変化ステップとして出力信号周波
数ｆout の変更が行える。
【００４６】例えば、ｆs ＝２５ｋＨｚ，ｆr ＝１００
ｋＨｚとすれば、Ｌ＝４であり、出力周波数ｆout ＝８
００．０２５ＭＨｚを得る場合には、Ｍ＝３２００１，
ｋ＝１，Ｎ＝８０００に設定すればよい。
ｋＨｚとすれば、Ｌ＝４であり、出力周波数ｆout ＝８
００．０２５ＭＨｚを得る場合には、Ｍ＝３２００１，
ｋ＝１，Ｎ＝８０００に設定すればよい。
【００４７】これによって、 ｆvco ＝Ｎ・ｆr ＝８００ＭＨｚ， ｆout ＝８００＋０．０２５＝８００．０２５ＭＨｚ が得られる。
【００４８】［実施例２］図４は、実施例２の構成を示
すブロック図であり、上記第１実施例と異なるのは、ベ
ースバンドジェネレータ２に信号ＤＡＴＡが入力される
ことである。そして、この実施例におけるベースバンド
ジェネレータ２は、信号ＤＡＴＡによって位相変調され
た２つの直交する信号Ａ，Ｂを出力する。
すブロック図であり、上記第１実施例と異なるのは、ベ
ースバンドジェネレータ２に信号ＤＡＴＡが入力される
ことである。そして、この実施例におけるベースバンド
ジェネレータ２は、信号ＤＡＴＡによって位相変調され
た２つの直交する信号Ａ，Ｂを出力する。
【００４９】図５は、この実施例のベースバンドジェネ
レータの構成図である。図において、２３、２４は、そ
れぞれ位相変調のためのベースバンド信号波形の同相成
分、直交成分のサンプリング値を書き込まれたメモリ、
２５は位相変調のためのディジタルデータである信号Ｄ
ＡＴＡが入力される制御回路、２６はメモリ１７、１８
とメモリ２３、２４からのデータから、出力波形を計算
する演算回路である。
レータの構成図である。図において、２３、２４は、そ
れぞれ位相変調のためのベースバンド信号波形の同相成
分、直交成分のサンプリング値を書き込まれたメモリ、
２５は位相変調のためのディジタルデータである信号Ｄ
ＡＴＡが入力される制御回路、２６はメモリ１７、１８
とメモリ２３、２４からのデータから、出力波形を計算
する演算回路である。
【００５０】本発明の動作について説明する。図５にお
いて、メモリ２３、２４からは、ディジタルデータ入力
に応じたベースバンド信号の同相成分Ｉ´（ｔ）及び直
交成分Ｑ´（ｔ）の波形データが出力される。このと
き、制御回路２５は、入力されてくるＤＡＴＡに応じ
て、メモリ２３、２４のどの部分のデータを出力するか
を決定する。すなわち、読み出し開始の位置を決定する
ことによって、位相変調のためのベースバンド信号の位
相が変化される。例えば、０度、１８０度の２種類、９
０度おきの４種類等の設定ができる。
いて、メモリ２３、２４からは、ディジタルデータ入力
に応じたベースバンド信号の同相成分Ｉ´（ｔ）及び直
交成分Ｑ´（ｔ）の波形データが出力される。このと
き、制御回路２５は、入力されてくるＤＡＴＡに応じ
て、メモリ２３、２４のどの部分のデータを出力するか
を決定する。すなわち、読み出し開始の位置を決定する
ことによって、位相変調のためのベースバンド信号の位
相が変化される。例えば、０度、１８０度の２種類、９
０度おきの４種類等の設定ができる。
【００５１】一方、メモリ１７、１８からは、上述の実
施例１で説明したように周波数ｆBBG の正弦波信号の同
相成分、直交成分の波形データが出力される。
施例１で説明したように周波数ｆBBG の正弦波信号の同
相成分、直交成分の波形データが出力される。
【００５２】そして、これら４系統の波形データから、
演算回路２６で、シンセサイザ出力周波数に応じたベー
スバンド信号波形データを計算し、Ｄ／Ａコンバータ１
９、２０より、周波数ｆBBG の２つのベースバンド信号
を出力する。
演算回路２６で、シンセサイザ出力周波数に応じたベー
スバンド信号波形データを計算し、Ｄ／Ａコンバータ１
９、２０より、周波数ｆBBG の２つのベースバンド信号
を出力する。
【００５３】このとき行う演算は、出力信号をＡをＩ
（ｔ）、出力信号ＢをＱ（ｔ）とすると、 Ｉ（ｔ）＝Ｉ'(ｔ) ・cos(２πｆBBG ｔ）−Ｑ'(ｔ）・sin(２πｆBBG ｔ） …（３） Ｑ（ｔ）＝Ｉ'(ｔ) ・sin(２πｆBBG ｔ）＋Ｑ'(ｔ）・cos(２πｆBBG ｔ） …（４） となる。
（ｔ）、出力信号ＢをＱ（ｔ）とすると、 Ｉ（ｔ）＝Ｉ'(ｔ) ・cos(２πｆBBG ｔ）−Ｑ'(ｔ）・sin(２πｆBBG ｔ） …（３） Ｑ（ｔ）＝Ｉ'(ｔ) ・sin(２πｆBBG ｔ）＋Ｑ'(ｔ）・cos(２πｆBBG ｔ） …（４） となる。
【００５４】そこで、このベースバンドジェネレータ２
出力を直交変調器１に信号Ａ，Ｂとして入力すれば、直
交変調器１出力は、 ｓ（ｔ）＝Ｉ´（ｔ）・cos ｛２π（ｆBBG ＋ｆVCO ）ｔ｝ −Ｑ´（ｔ）・sin ｛２π（ｆBBG ＋ｆVCO ）ｔ｝ …（５） となり、所望の周波数のディジタルデータＤＡＴＡに応
じた位相変調出力が得られることになる。
出力を直交変調器１に信号Ａ，Ｂとして入力すれば、直
交変調器１出力は、 ｓ（ｔ）＝Ｉ´（ｔ）・cos ｛２π（ｆBBG ＋ｆVCO ）ｔ｝ −Ｑ´（ｔ）・sin ｛２π（ｆBBG ＋ｆVCO ）ｔ｝ …（５） となり、所望の周波数のディジタルデータＤＡＴＡに応
じた位相変調出力が得られることになる。
【００５５】ここで、本実施例におけるメモリ２３、２
４における記憶内容について説明する。例えば、位相変
調方式として、ＱＰＳＫ（４相位相シフトキーイング）
を採用したとする。このＱＰＳＫの場合、入力データの
２つを直交する２軸（Ｉ，Ｑ）の信号に対応させる。
４における記憶内容について説明する。例えば、位相変
調方式として、ＱＰＳＫ（４相位相シフトキーイング）
を採用したとする。このＱＰＳＫの場合、入力データの
２つを直交する２軸（Ｉ，Ｑ）の信号に対応させる。
【００５６】まず、入力データが「…，０１，１０，１
１，００，…」であった場合は、入力データを２ビット
毎に区切った時のビットパターン「０１」、「１０」、
「１１」、「００」に応じて、Ｉ，Ｑの値を割り付け
る。例えば、１ビット目の「０」→Ｉ＝−１、「１」→
Ｉ＝＋１、２ビット目の「０」→Ｑ＝−１、「１」→Ｑ
＝＋１のように割り付ける。従って、入力データに対応
する信号は、入力データの「０」、「１」対応して、
「−１」、「＋１」を繰り返す矩形波の信号になる。と
ころが、実際の通信においては、この矩形波の信号をフ
ィルタに通し鈍らせ、正弦波に近い信号にしたものが用
いられる。そこで、この波形の振幅値を一定間隔でサン
プリングしたものがベースバンドジェネレータのメモリ
２３、２４に記憶される。そこで、入力データＤＡＴＡ
に応じて制御回路２５がメモリ２３、２４からＱＰＳＫ
変調したＩ´（ｔ），Ｑ´（ｔ）が出力される。
１，００，…」であった場合は、入力データを２ビット
毎に区切った時のビットパターン「０１」、「１０」、
「１１」、「００」に応じて、Ｉ，Ｑの値を割り付け
る。例えば、１ビット目の「０」→Ｉ＝−１、「１」→
Ｉ＝＋１、２ビット目の「０」→Ｑ＝−１、「１」→Ｑ
＝＋１のように割り付ける。従って、入力データに対応
する信号は、入力データの「０」、「１」対応して、
「−１」、「＋１」を繰り返す矩形波の信号になる。と
ころが、実際の通信においては、この矩形波の信号をフ
ィルタに通し鈍らせ、正弦波に近い信号にしたものが用
いられる。そこで、この波形の振幅値を一定間隔でサン
プリングしたものがベースバンドジェネレータのメモリ
２３、２４に記憶される。そこで、入力データＤＡＴＡ
に応じて制御回路２５がメモリ２３、２４からＱＰＳＫ
変調したＩ´（ｔ），Ｑ´（ｔ）が出力される。
【００５７】また、入力データＤＡＴＡの変調には、位
相変調のみでなく、振幅変調、周波数変調等も利用する
ことができ、その場合ベースバンドジェネレータにおけ
るメモリ２３、２４の内容をこれに合わせて変更すれば
良い。
相変調のみでなく、振幅変調、周波数変調等も利用する
ことができ、その場合ベースバンドジェネレータにおけ
るメモリ２３、２４の内容をこれに合わせて変更すれば
良い。
【００５８】［実施例３］図６は、実施例３の構成を示
すベースバンドジェネレータの構成図である。本実施例
では、演算回路２６に演算の極性切り替え信号Ｆが入力
されるようになっており、この極性切り替え信号Ｆに応
じて、演算の極性を切り替える。
すベースバンドジェネレータの構成図である。本実施例
では、演算回路２６に演算の極性切り替え信号Ｆが入力
されるようになっており、この極性切り替え信号Ｆに応
じて、演算の極性を切り替える。
【００５９】例えば、式（３）及び（４）において、Ｑ
´（ｔ）の符号を反転させると、 Ｉ（ｔ）＝Ｉ'(ｔ) ・cos(２πｆBBG ｔ）＋Ｑ'(ｔ）・sin(２πｆBBG ｔ） …（６） Ｑ（ｔ）＝Ｉ'(ｔ) ・sin(２πｆBBG ｔ）−Ｑ'(ｔ）・cos(２πｆBBG ｔ） …（７） このベースバンドジェネレータを、図１または図４のの
周波数シンセサイザ装置のベースバンドジェネレータ２
として用いれば、直交変調器出力は、 ｓ（ｔ）＝Ｉ´（ｔ）・cos ｛２π（ｆVCO −ｆBBG ）ｔ｝ −Ｑ´（ｔ）・sin ｛２π（ｆVCO −ｆBBG ）ｔ｝ …（８） となる。すなわち、演算の際に、外部からの極性切り替
え信号Ｆで、Ｑ´（ｔ）の符号を切り替えることによっ
て、正ならｆVCO ＋ｆBBG 、負ならｆVCO −ｆBBG の周
波数の信号が得られることになる。
´（ｔ）の符号を反転させると、 Ｉ（ｔ）＝Ｉ'(ｔ) ・cos(２πｆBBG ｔ）＋Ｑ'(ｔ）・sin(２πｆBBG ｔ） …（６） Ｑ（ｔ）＝Ｉ'(ｔ) ・sin(２πｆBBG ｔ）−Ｑ'(ｔ）・cos(２πｆBBG ｔ） …（７） このベースバンドジェネレータを、図１または図４のの
周波数シンセサイザ装置のベースバンドジェネレータ２
として用いれば、直交変調器出力は、 ｓ（ｔ）＝Ｉ´（ｔ）・cos ｛２π（ｆVCO −ｆBBG ）ｔ｝ −Ｑ´（ｔ）・sin ｛２π（ｆVCO −ｆBBG ）ｔ｝ …（８） となる。すなわち、演算の際に、外部からの極性切り替
え信号Ｆで、Ｑ´（ｔ）の符号を切り替えることによっ
て、正ならｆVCO ＋ｆBBG 、負ならｆVCO −ｆBBG の周
波数の信号が得られることになる。
【００６０】これにより、ＰＬＬシンセサイザの基準周
波数ｆr の整数倍の周波数Ｎｆr に対し±ｋｆs の周波
数を得ることができる。そこで、ｆBBG の最大値はその
ｆrの１／２でよく、従って、ベースバンドジェネレー
タ２のサンプリング周波数ｆc はその２倍すなわちｆr
でよいことになる。
波数ｆr の整数倍の周波数Ｎｆr に対し±ｋｆs の周波
数を得ることができる。そこで、ｆBBG の最大値はその
ｆrの１／２でよく、従って、ベースバンドジェネレー
タ２のサンプリング周波数ｆc はその２倍すなわちｆr
でよいことになる。
【００６１】［実施例４］図７は、本発明の実施例４の
構成図である。図において、２８は特定の周波数を発振
する固定発振器である。そして、この固定発振器２８か
らの出力の一方がそのまま信号Ｃとして、他方が移相器
４で９０度位相がずらされた後信号Ｄとして直交変調器
１に供給される。
構成図である。図において、２８は特定の周波数を発振
する固定発振器である。そして、この固定発振器２８か
らの出力の一方がそのまま信号Ｃとして、他方が移相器
４で９０度位相がずらされた後信号Ｄとして直交変調器
１に供給される。
【００６２】本発明の動作について説明する。図７にお
いて、固定発振器２８の発振周波数をｆx とする。
いて、固定発振器２８の発振周波数をｆx とする。
【００６３】固定発振器２８の出力Ｃ及び移相器４の出
力１ｄが、それぞれｃｏｓ（２πｆx ｔ）及びsin （２
πｆx ｔ）で、また、ベースバンドジェネレータ２の出
力が実施例の（３），（４）式で表されるものとする
と、直交変調器の出力ｓ（ｔ）は、 ｓ（ｔ）＝Ｉ´（ｔ）・cos ｛２π（ｆBBG ＋ｆx ）ｔ｝ −Ｑ´（ｔ）・sin ｛２π（ｆBBG ＋ｆx ）ｔ｝ …（９） となる。従って、この実施例ではベースバンドジェネレ
ータ２の出力の周波数ｆBBG を変更することで、出力周
波数ｆout を切り替えられることになる。すなわち、ｆ
BBG ＝ｋ・ｆs であり、ｋを変更することによって、ス
テップｆs で出力周波数を切り替えることができる。
力１ｄが、それぞれｃｏｓ（２πｆx ｔ）及びsin （２
πｆx ｔ）で、また、ベースバンドジェネレータ２の出
力が実施例の（３），（４）式で表されるものとする
と、直交変調器の出力ｓ（ｔ）は、 ｓ（ｔ）＝Ｉ´（ｔ）・cos ｛２π（ｆBBG ＋ｆx ）ｔ｝ −Ｑ´（ｔ）・sin ｛２π（ｆBBG ＋ｆx ）ｔ｝ …（９） となる。従って、この実施例ではベースバンドジェネレ
ータ２の出力の周波数ｆBBG を変更することで、出力周
波数ｆout を切り替えられることになる。すなわち、ｆ
BBG ＝ｋ・ｆs であり、ｋを変更することによって、ス
テップｆs で出力周波数を切り替えることができる。
【００６４】［その他の構成］上記実施例１では、ベー
スバンドジェネレータ２の出力周波数ｆBBG を、０から
ＰＬＬシンセサイザの周波数ステップｆr より小さい範
囲としたが、所望の周波数ステップｆs 毎で、より高い
周波数まで発生させて合成するようにしてもよい。
スバンドジェネレータ２の出力周波数ｆBBG を、０から
ＰＬＬシンセサイザの周波数ステップｆr より小さい範
囲としたが、所望の周波数ステップｆs 毎で、より高い
周波数まで発生させて合成するようにしてもよい。
【００６５】また、上記実施例では、ベースバンドジェ
ネレータ２の出力周波数ｆBBG は、制御信号Ｄによって
設定していたが、クロックジェネレータ３の出力周波数
Ｃを変えることによって決定するようにしてもよい。
ネレータ２の出力周波数ｆBBG は、制御信号Ｄによって
設定していたが、クロックジェネレータ３の出力周波数
Ｃを変えることによって決定するようにしてもよい。
【００６６】また、ベースバンドジェネレータ２の出力
周波数ｆBBG の変化ステップｆs を複数種類切り替えら
れるようにしておき、ＰＬＬシンセサイザの周波数ステ
ップｆr を、その公倍数（複数のｆs すべての整数倍の
数）になるように選ぶと、周波数ステップを切り替えら
れる周波数シンセサイザを得ることができる。
周波数ｆBBG の変化ステップｆs を複数種類切り替えら
れるようにしておき、ＰＬＬシンセサイザの周波数ステ
ップｆr を、その公倍数（複数のｆs すべての整数倍の
数）になるように選ぶと、周波数ステップを切り替えら
れる周波数シンセサイザを得ることができる。
【００６７】また、上記実施例３では、演算の極性をベ
ースバンドジェネレータの中で切り替えるようにした
が、ディジタルデータＤＡＴＡで位相変調を行わない場
合、直交変調器１の加算器１５の極性を切り替えるよう
にしてもよい。すなわち、上記例では、加算器１５は入
力される信号の減算を行うが、この加算器１４を切り替
え信号Ｆによって、加算減算を切り替えられるようにし
ても良い。
ースバンドジェネレータの中で切り替えるようにした
が、ディジタルデータＤＡＴＡで位相変調を行わない場
合、直交変調器１の加算器１５の極性を切り替えるよう
にしてもよい。すなわち、上記例では、加算器１５は入
力される信号の減算を行うが、この加算器１４を切り替
え信号Ｆによって、加算減算を切り替えられるようにし
ても良い。
【００６８】さらに、上記実施例３では、演算の極性を
切り替えるようにしたが、メモリ１７、１８、２３、２
４から読み出したデータの中で所定のもの（例えば、メ
モリ２４からの読み出しデータ）反転させたり、メモリ
の別の領域に、反転したデータを書き込んでおき、読み
出すアドレスを切り替えるようにしてもよい。
切り替えるようにしたが、メモリ１７、１８、２３、２
４から読み出したデータの中で所定のもの（例えば、メ
モリ２４からの読み出しデータ）反転させたり、メモリ
の別の領域に、反転したデータを書き込んでおき、読み
出すアドレスを切り替えるようにしてもよい。
【００６９】
【発明の効果】このように、本発明によれば、ベースバ
ンドジェネレータにより、シフト用信号をデジタル的に
発生するため、周波数の変更を高速に行うことができ
る。例えば、携帯電話などの無線通信においてのチャン
ネルの切り替えを高速に行うことができ、切り替え時の
通信断時間を最小限にできる。特に、信号発生手段によ
り発生する信号の周波数を一定とすれば、切り替えを瞬
時に行うことができる。
ンドジェネレータにより、シフト用信号をデジタル的に
発生するため、周波数の変更を高速に行うことができ
る。例えば、携帯電話などの無線通信においてのチャン
ネルの切り替えを高速に行うことができ、切り替え時の
通信断時間を最小限にできる。特に、信号発生手段によ
り発生する信号の周波数を一定とすれば、切り替えを瞬
時に行うことができる。
【００７０】また、ベースバンドジェネレータにおいて
発生するシフト用信号の変化ステップを小さくし、ＰＬ
Ｌ周波数シンセサイザの基準周波数の変化ステップを大
きくすれば、ＰＬＬ周波数シンセサイザの基準周波数の
変化ステップが大きくなるため、フィルタのカットオフ
周波数を高くでき、ＰＬＬループの応答速度が速くな
る。一方、正弦波信号をディジタル的に発生するベース
バンドジェネレータは、出力周波数の切り替え時間がほ
ぼ零であるため、目的の周波数に高速に同期する周波数
シンセサイザを得ることができる。また、広範囲の出力
周波数の変更を容易に行うことができる。
発生するシフト用信号の変化ステップを小さくし、ＰＬ
Ｌ周波数シンセサイザの基準周波数の変化ステップを大
きくすれば、ＰＬＬ周波数シンセサイザの基準周波数の
変化ステップが大きくなるため、フィルタのカットオフ
周波数を高くでき、ＰＬＬループの応答速度が速くな
る。一方、正弦波信号をディジタル的に発生するベース
バンドジェネレータは、出力周波数の切り替え時間がほ
ぼ零であるため、目的の周波数に高速に同期する周波数
シンセサイザを得ることができる。また、広範囲の出力
周波数の変更を容易に行うことができる。
【００７１】また、直変調器における演算の極性を変更
可能にすることによって、ベースバンドジェネレータか
らの信号を直交変調器で加算または減算することがで
き、ベースバンドジェネレータから発生する信号の範囲
の２倍の範囲で出力信号を変化させることができる。
可能にすることによって、ベースバンドジェネレータか
らの信号を直交変調器で加算または減算することがで
き、ベースバンドジェネレータから発生する信号の範囲
の２倍の範囲で出力信号を変化させることができる。
【００７２】また、ベースバンドジェネレータ内で、位
相変調のためのデータと、出力周波数ステップ毎の正弦
波成分との合成を行う。これによって、出力信号はすで
にデータによる変調を受けたものであり、通信機全体と
しての構成を簡単なものにできる。
相変調のためのデータと、出力周波数ステップ毎の正弦
波成分との合成を行う。これによって、出力信号はすで
にデータによる変調を受けたものであり、通信機全体と
しての構成を簡単なものにできる。
【００７３】また、ＰＬＬ周波数シンセサイザの出力と
ベースバンドジェネレータの出力との合成周波数は、も
ととなる周波数同士の和または差を選択できるので、ベ
ースバンドジェネレータのサンプリング周波数を低くで
きる。
ベースバンドジェネレータの出力との合成周波数は、も
ととなる周波数同士の和または差を選択できるので、ベ
ースバンドジェネレータのサンプリング周波数を低くで
きる。
【図１】本発明の実施例１の周波数シンセサイザ装置を
示すブロック図である。
示すブロック図である。
【図２】直交変調器の構成例を示すブロック図である。
【図３】ベースバンドジェネレータの構成例を示すブロ
ック図である。
ック図である。
【図４】本発明の実施例２の周波数シンセサイザ装置を
示すブロック図である。
示すブロック図である。
【図５】実施例２の周波数シンセサイザ装置に用いるベ
ースバンドジェネレータの構成を示すブロック図であ
る。
ースバンドジェネレータの構成を示すブロック図であ
る。
【図６】本発明の実施例３の周波数シンセサイザ装置に
用いるベースバンドジェネレータの構成を示すブロック
図である。
用いるベースバンドジェネレータの構成を示すブロック
図である。
【図７】本発明の実施例３の周波数シンセサイザ装置を
示すブロック図である。
示すブロック図である。
【図８】従来の周波数シンセサイザ装置を示すブロック
図である。
図である。
１ 直交変調器 ２ ベースバンドジェネレータ ３ クロックジェネレータ ４ 移相器 ５ 電圧制御発振器 ６ ループフィルタ ８ 位相比較器 ９ 可変分周器 １０ 基準発振器 １１ 制御回路 １４ 基準分周器 １７、１８、２３、２４ メモリ １９、２０ Ｄ／Ａコンバータ ２６ 演算回路 ２８ 固定発振器
Claims (8)
- 【請求項１】 所定の周波数で位相が互いに９０度異な
る２つの信号を出力する信号発生手段と、 指令によって指定される周波数で位相が互いに９０度異
なる２つの信号をディジタル的に発生するベースバンド
ジェネレータと、 上記信号発生手段の出力信号と、上記ベースバンドジェ
ネレータの出力信号により直交変調を行う直交変調器
と、 を有し、 上記信号発生手段の出力信号の周波数からシフト用信号
の周波数だけシフトした信号を出力する周波数シンセサ
イザ。 - 【請求項２】 請求項１に記載の周波数シンセサイザに
おいて、 上記信号発生手段は、一定周波数の信号を発生すること
を特徴とする周波数シンセサイザ。 - 【請求項３】 請求項１に記載の周波数シンセサイザに
おいて、 上記信号発生手段は、 一定周波数で発振する基準発振器と、 この基準発振器の出力を分周して基準周波数を出力する
基準分周器と、 入力電圧に対応した周波数を出力する電圧制御発振器
と、 この電圧制御発振器の出力を指定される分周比に従って
分周する可変分周器と、 前記基準分周器の出力と前記可変分周器の出力との位相
を比較する位相比較器と、 この位相比較器の出力を平滑して前記電圧制御発振器に
その周波数制御電圧を供給するフィルタと、 前記電圧制御発振器の出力の位相を９０度ずらす移相器
と、 を有するＰＬＬシンセサイザであることを特徴とする周
波数シンセサイザ。 - 【請求項４】 請求項１〜３のいずれかに記載の周波数
シンセサイザにおいて、 上記ベースバンドジェネレータは、 内蔵メモリ内に書き込まれたディジタルデータを外部の
クロック発振器から供給されるクロックに基づいて順次
読み出して、これをＤ／Ａコンバータよりアナログ信号
に変換することによって、所定周波数のシフト用信号を
２系統得るものであることを特徴とする周波数シンセサ
イザ。 - 【請求項５】請求項１〜４に記載の周波数シンセサイザ
において、 上記直交変換器は、直交変換演算の際に加算を行うか減
算の極性が変更可能であることを特徴とする周波数シン
セサイザ。 - 【請求項６】 請求項１〜４に記載の周波数シンセサイ
ザにおいて、 上記ベースバンドジェネレータは、 位相変調データ入力端子を有し、 入力される位相変調データに基づいてシフト用信号を位
相変調して出力することを特徴とする周波数シンセサイ
ザ。 - 【請求項７】 請求項６に記載の周波数シンセサイザに
おいて、 上記ベースバンドジェネレータは、 上記クロック発振器からのクロックに基づいて読み出さ
れ、位相が９０度異なる信号を２つ出力するための２つ
のメモリと、 入力されるデータに基づいて、変調用信号を２つ出力す
る２つのメモリと、 これら４つのメモリから読み出された信号により、直交
変調演算を行う演算部と、 この演算部の出力をアナログ信号に変換するＤ／Ａ変換
部と、 を有することを特徴とする周波数シンセサイザ。 - 【請求項８】 請求項１〜４、６、７のいずれかに記載
の周波数シンセサイザにおいて、 上記ベースバンドジェネレータは、 極性切り替え信号端子を有し、 この極性切り替え端子に入力される信号に応じて、演算
部における直交変調演算の際の加算減算の極性を切り替
えることを特徴とする周波数シンセサイザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6046104A JPH07264063A (ja) | 1994-03-16 | 1994-03-16 | 周波数シンセサイザ |
| US08/404,624 US5559475A (en) | 1994-03-16 | 1995-03-14 | Frequency synthesizer for synthesizing signals of a variety of frequencies by cross modulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6046104A JPH07264063A (ja) | 1994-03-16 | 1994-03-16 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264063A true JPH07264063A (ja) | 1995-10-13 |
Family
ID=12737695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6046104A Pending JPH07264063A (ja) | 1994-03-16 | 1994-03-16 | 周波数シンセサイザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5559475A (ja) |
| JP (1) | JPH07264063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014500978A (ja) * | 2010-11-04 | 2014-01-16 | アルカテル−ルーセント | デジタル信号を光パルスに変換するための方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69529729D1 (de) * | 1994-12-13 | 2003-04-03 | Hughes Electronics Corp | Synthetisierer hoher Präzision sowie niedrigen Phasenrauschens, mit Vektormodulator |
| US6366620B1 (en) * | 1994-12-13 | 2002-04-02 | Hughes Electronics Corporation | VSAT system |
| US7555263B1 (en) * | 1999-10-21 | 2009-06-30 | Broadcom Corporation | Adaptive radio transceiver |
| US8041310B2 (en) * | 2007-10-01 | 2011-10-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and methods for frequency control in a multi-output frequency synthesizer |
| US8081042B2 (en) * | 2009-05-19 | 2011-12-20 | Nokia Corporation | Apparatus, method and computer program |
| RU2582878C1 (ru) * | 2015-06-05 | 2016-04-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" | Способ увеличения полосы захвата системы фазовой автоподстройки частоты с знаковым логическим фазовым дискриминатором и устройство для его реализации |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613834A (en) * | 1979-07-14 | 1981-02-10 | Nippon Gakki Seizo Kk | Synthesizer tuner |
| US4558282A (en) * | 1983-01-03 | 1985-12-10 | Raytheon Company | Digital frequency synthesizer |
| JPS61745A (ja) * | 1984-06-13 | 1986-01-06 | Toshiba Corp | 核磁気共鳴装置 |
| JPH04165820A (ja) * | 1990-10-30 | 1992-06-11 | Mitsubishi Electric Corp | 周波数シンセサイザー |
| US5451910A (en) * | 1993-08-12 | 1995-09-19 | Northrop Grumman Corporation | Frequency synthesizer with comb spectrum mixer and fractional comb frequency offset |
| US5412351A (en) * | 1993-10-07 | 1995-05-02 | Nystrom; Christian | Quadrature local oscillator network |
-
1994
- 1994-03-16 JP JP6046104A patent/JPH07264063A/ja active Pending
-
1995
- 1995-03-14 US US08/404,624 patent/US5559475A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014500978A (ja) * | 2010-11-04 | 2014-01-16 | アルカテル−ルーセント | デジタル信号を光パルスに変換するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5559475A (en) | 1996-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005382A (ko) | 디지탈 변조파용 복조장치 | |
| JPH10510123A (ja) | 周波数シンセサイザー | |
| JP2000022772A (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| US4891598A (en) | Variable bit rate clock recovery circuit | |
| JPS6154302B2 (ja) | ||
| JP3608765B2 (ja) | 周波数シンセサイザ装置 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JPH1155036A (ja) | 周波数発生回路 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JPH0645925A (ja) | 周波数シンセサイザ | |
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| JPH08237310A (ja) | 信号発生器 | |
| JP3888154B2 (ja) | 変調信号発生装置 | |
| JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
| JP2007215039A (ja) | 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法 | |
| JPH08330848A (ja) | 数値制御発振回路 | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPS5829030B2 (ja) | Ｍｓｋ変調装置 | |
| JP2001186208A (ja) | 復調回路 | |
| JP2001517012A (ja) | 変調された信号の形成用の回路 | |
| JPH1174732A (ja) | 直交変調器によるｆｍ変調装置 | |
| JP2000004121A (ja) | 発振変調回路 |