JPH04165820A - 周波数シンセサイザー - Google Patents
周波数シンセサイザーInfo
- Publication number
- JPH04165820A JPH04165820A JP2292634A JP29263490A JPH04165820A JP H04165820 A JPH04165820 A JP H04165820A JP 2292634 A JP2292634 A JP 2292634A JP 29263490 A JP29263490 A JP 29263490A JP H04165820 A JPH04165820 A JP H04165820A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- signal
- output
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000003786 synthesis reaction Methods 0.000 claims description 8
- 230000002194 synthesizing effect Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、無線通信機の局部発振器などに用いられる
PLL周波数シンセサイザに関するものである。特にT
DMA方式や間欠送受信を採用する場合、その周波数シ
ンセサイザは、目的の周波数に同期するまでの時間が短
いことが望まれている。
PLL周波数シンセサイザに関するものである。特にT
DMA方式や間欠送受信を採用する場合、その周波数シ
ンセサイザは、目的の周波数に同期するまでの時間が短
いことが望まれている。
[従来の技術]
第3図は、例えば、”高周波回路設計実務講座4” (
工学研究社発行、p72)に示された従来のPLL周波
数シンセサイザの構成を示したものであり、図において
、(1)は基準発振器、(12)は固定分周器、(3)
は電圧制御発振器、(13)は可変分周器、(5)は制
御回路、(14)は位相比較器、(10)はチャージポ
ンプ回路、(11)はループフィルタ、(17)は制御
回路(5)からの可変分周器(13)の分周数を決める
分周数データである。(15)は位相比較器(14)の
出力で遅れ位相差信号、(16)は進み位相差信号であ
る。
工学研究社発行、p72)に示された従来のPLL周波
数シンセサイザの構成を示したものであり、図において
、(1)は基準発振器、(12)は固定分周器、(3)
は電圧制御発振器、(13)は可変分周器、(5)は制
御回路、(14)は位相比較器、(10)はチャージポ
ンプ回路、(11)はループフィルタ、(17)は制御
回路(5)からの可変分周器(13)の分周数を決める
分周数データである。(15)は位相比較器(14)の
出力で遅れ位相差信号、(16)は進み位相差信号であ
る。
また、第4図は各部の信号を示したタイミングチャート
であり、第4図(a)は、可変分周信号f、が基準周波
数信号f、より遅れている場合のタイミングチャート、
第4図(b)は進んでいる場合のタイミングチャートの
例である。
であり、第4図(a)は、可変分周信号f、が基準周波
数信号f、より遅れている場合のタイミングチャート、
第4図(b)は進んでいる場合のタイミングチャートの
例である。
また、第5図に位相比較器(14)とチャージポンプ(
10)の構成例を示す。
10)の構成例を示す。
次に動作について説明する。基準発振器(1)の出力は
固定分周器(12)によりM分周され基準周波数信号f
、となる。一方、目的の周波数f。。、を出力する電圧
制御発振器(3)の出力は、可変分周器(13)により
、制御回路(5)が設定する分周数N(17)で分周さ
れ可変分周信号f、2となる。
固定分周器(12)によりM分周され基準周波数信号f
、となる。一方、目的の周波数f。。、を出力する電圧
制御発振器(3)の出力は、可変分周器(13)により
、制御回路(5)が設定する分周数N(17)で分周さ
れ可変分周信号f、2となる。
位相比較器(14)は基準周波数信号f、と可変分周信
号f、の位相を比較し、位相が遅れている場合には遅れ
位相差信号EOD (15) 、進んでいる場合には進
み位相差信号EOU (16)を位相差に応した幅のパ
ルスで出力する。チャージポンプ(10)は位相比較器
(14)の出力に応してループフィルタ(11)を駆動
する位相比較信号を発生する。ループフィルタ(11)
は位相比較信号の低域成分を取り出し、周波数制御電圧
Vで電圧制御発振器(3)の発振周波数を変化させ、可
変分周信号f、の位相を変化させるPLLループを構成
する。このPLLループの動作は位相比較器(14)の
遅れまたは進みの位相差出力(15)または(16)が
なくなるまで継続され、その位相差が零になった時同期
状態となる。このとき出力周波数f。8、=N−f、の
関係を満たすので分周数Nを変化させることにより、基
準周波数f、毎の周波数を得ることができる。
号f、の位相を比較し、位相が遅れている場合には遅れ
位相差信号EOD (15) 、進んでいる場合には進
み位相差信号EOU (16)を位相差に応した幅のパ
ルスで出力する。チャージポンプ(10)は位相比較器
(14)の出力に応してループフィルタ(11)を駆動
する位相比較信号を発生する。ループフィルタ(11)
は位相比較信号の低域成分を取り出し、周波数制御電圧
Vで電圧制御発振器(3)の発振周波数を変化させ、可
変分周信号f、の位相を変化させるPLLループを構成
する。このPLLループの動作は位相比較器(14)の
遅れまたは進みの位相差出力(15)または(16)が
なくなるまで継続され、その位相差が零になった時同期
状態となる。このとき出力周波数f。8、=N−f、の
関係を満たすので分周数Nを変化させることにより、基
準周波数f、毎の周波数を得ることができる。
[発明が解決しようとする課題]
従来の周波数シンセサイザは以上のように構成されてい
るので、位相比較は基準周波数f、の周期にしか行われ
ない。また、ループフィルタは位相比較器出力に含まれ
るf、の周波数成分を十分取り除くため。カットオフ周
波数はf、より低く設定する必要がある。そのため、周
波数制御電圧の変化する早さがf、に制限され、目的の
周波数に同期するまでの時間が長くかかるという問題点
があった。
るので、位相比較は基準周波数f、の周期にしか行われ
ない。また、ループフィルタは位相比較器出力に含まれ
るf、の周波数成分を十分取り除くため。カットオフ周
波数はf、より低く設定する必要がある。そのため、周
波数制御電圧の変化する早さがf、に制限され、目的の
周波数に同期するまでの時間が長くかかるという問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、位相比較を基準周波数f、の周期内でも行な
い、ループフィルタのカットオフ周波数をf、より高く
することにより、PLLループの応答速度を早くし、目
的の周波数に高速に同期できる周波数シンセサイザを得
ることを目的とする。
たもので、位相比較を基準周波数f、の周期内でも行な
い、ループフィルタのカットオフ周波数をf、より高く
することにより、PLLループの応答速度を早くし、目
的の周波数に高速に同期できる周波数シンセサイザを得
ることを目的とする。
[課題を解決するための手段]
この発明に係わる周波数シンセサイザは、複数のタイミ
ングで基準周波数信号を出力する固定分周器と、電圧制
御発振器の出力を指定される分周数で前記固定分周器の
各々のタイミングに応じて分周する複数の可変分周器と
、前記固定分周器と前記可変分周器の出力の位相を比較
する位相比較器と、前記位相比較器の複数の位相差信号
出力を合成する合成回路を備えるものである。
ングで基準周波数信号を出力する固定分周器と、電圧制
御発振器の出力を指定される分周数で前記固定分周器の
各々のタイミングに応じて分周する複数の可変分周器と
、前記固定分周器と前記可変分周器の出力の位相を比較
する位相比較器と、前記位相比較器の複数の位相差信号
出力を合成する合成回路を備えるものである。
L作用]
この発明における基準周波数信号と可変分周信号は基準
周波数の1周期の間に複数回比較されるため、位相比較
信号の高周波成分を取り除くループフィルタのカットオ
フ周波数を高くできる。そのためPLLループの応答速
度が早くなり、目的の周波数に高速に同期するシンセサ
イザーを得ることができる。
周波数の1周期の間に複数回比較されるため、位相比較
信号の高周波成分を取り除くループフィルタのカットオ
フ周波数を高くできる。そのためPLLループの応答速
度が早くなり、目的の周波数に高速に同期するシンセサ
イザーを得ることができる。
[実施例]
以下、この発明の一実施例として、基準周波数の4倍の
周波数で位相比較する回路について説明する。第1図に
おいて、(1)は基準発振器、(2)は複数のタイミン
グを出力する固定分周器、(3)は電圧制御発振器、(
4)は複数のタイミングに応じて電圧制御発振器(3)
の出力を指定される分周数で分周する可変分周器、(5
)は制御回路、(6)は位相比較器、(7)は位相差信
号を合成する合成回路でAND回路(8)とオア回路(
9)からなる。(10)はチャージポンプ、(11)は
ループフィルタである。
周波数で位相比較する回路について説明する。第1図に
おいて、(1)は基準発振器、(2)は複数のタイミン
グを出力する固定分周器、(3)は電圧制御発振器、(
4)は複数のタイミングに応じて電圧制御発振器(3)
の出力を指定される分周数で分周する可変分周器、(5
)は制御回路、(6)は位相比較器、(7)は位相差信
号を合成する合成回路でAND回路(8)とオア回路(
9)からなる。(10)はチャージポンプ、(11)は
ループフィルタである。
また、第2図は、第1図の各部の信号の動作を示すタイ
ミングチャートである。
ミングチャートである。
次に動作について説明する。基準発振器(1)の出力は
固定分周器(2)でM分周される。このとき1/4周期
づつ出力タイミングをずらすことにより。第2図に示す
ように、1/4周期の位相差をもつ複数のタイミングの
基準周波数信号f、1、f r2、frl、fr4が得
られる。一方、目的の周波数f。。、を出力する電圧制
御発振器(3)の出力は、複数の可変分周器(4a)、
(4b)、(4C)および(4d)により制御回路(5
)が設定する分周数Nで、固定分周器(12)からの基
準周波数frl、fr2、f、3およびf、4のタイミ
ングで分周される。そして、基準信号fr3、fr2、
f、3およびf r4のタイミングで分周された複数の
可変分周信号f、1、f、2、f、3、f94が得られ
る。
固定分周器(2)でM分周される。このとき1/4周期
づつ出力タイミングをずらすことにより。第2図に示す
ように、1/4周期の位相差をもつ複数のタイミングの
基準周波数信号f、1、f r2、frl、fr4が得
られる。一方、目的の周波数f。。、を出力する電圧制
御発振器(3)の出力は、複数の可変分周器(4a)、
(4b)、(4C)および(4d)により制御回路(5
)が設定する分周数Nで、固定分周器(12)からの基
準周波数frl、fr2、f、3およびf、4のタイミ
ングで分周される。そして、基準信号fr3、fr2、
f、3およびf r4のタイミングで分周された複数の
可変分周信号f、1、f、2、f、3、f94が得られ
る。
複数の位相比較器(6)は各々対応する基準周波数信号
f、、(i=1〜4)と分周信号f、、(i=1〜4)
の位相を比較し、位相差に応じた幅のパルスを、位相が
遅れている場合は位相比較信号EOD、 、進んでいる
場合は位相比較信号EOU。
f、、(i=1〜4)と分周信号f、、(i=1〜4)
の位相を比較し、位相差に応じた幅のパルスを、位相が
遅れている場合は位相比較信号EOD、 、進んでいる
場合は位相比較信号EOU。
(1−1〜4)として出力する。位相比較器(6a)、
(6b)、(6c)および(6d)の出力は合成回路(
7)で合成されてチャージポンプ(10)に供給される
。図では合成回路(7)をアンド回路(8)とオア回路
(9)で構成した例を示しており、遅れ位相差信号EO
D、をアンド回路(7)で論理積をり、進み位相差信号
EOU、をオア回路(8)で論理和をとって遅れ位相差
信号EOD (15)と進み位相差信号(16)を出力
し、チャージポンプ(10)に供給する。チャージポン
プ(10)は位相差信号EOD (15)またはEOU
(16)に応じてループフィルタ(10)を駆動する位
相比較信号を発生する。ループフィルタ(10)は位相
比較信号から低域成分を取り出し、位相差に応じた周波
数制御電圧Vを出力し、電圧制御発振器(3)に供給す
る。
(6b)、(6c)および(6d)の出力は合成回路(
7)で合成されてチャージポンプ(10)に供給される
。図では合成回路(7)をアンド回路(8)とオア回路
(9)で構成した例を示しており、遅れ位相差信号EO
D、をアンド回路(7)で論理積をり、進み位相差信号
EOU、をオア回路(8)で論理和をとって遅れ位相差
信号EOD (15)と進み位相差信号(16)を出力
し、チャージポンプ(10)に供給する。チャージポン
プ(10)は位相差信号EOD (15)またはEOU
(16)に応じてループフィルタ(10)を駆動する位
相比較信号を発生する。ループフィルタ(10)は位相
比較信号から低域成分を取り出し、位相差に応じた周波
数制御電圧Vを出力し、電圧制御発振器(3)に供給す
る。
なお、第2図は分周信号か基準信号より遅れている場合
のタイミングチャートを示した図である。
のタイミングチャートを示した図である。
分周信号か基準信号より進んでいる場合は位相差信号E
ODに変わって、EOUに位相差に応した幅のパルスが
現れるだけであり、同様である。
ODに変わって、EOUに位相差に応した幅のパルスが
現れるだけであり、同様である。
なお、上記実施例では基準周波数の4倍の周波数で位相
差信号を出力する構成を示したが、2倍、8倍などの周
波数で位相差信号を出力するように構成しても良い。
差信号を出力する構成を示したが、2倍、8倍などの周
波数で位相差信号を出力するように構成しても良い。
また、上記実施例の合成回路の構成は、位相比較器の出
力の極性により決定することはいうまでもない。
力の極性により決定することはいうまでもない。
また、合成回路の出力信号によりループフィルタを駆動
できる構成とし、チャージポンプを省いてもよい。
できる構成とし、チャージポンプを省いてもよい。
[発明の効果]
以上のように、この発明によれば位相差信号を基準周波
数の数倍にできるので、ループフィルタのカットオフ周
波数を高くすることができる。そのため応答時間が早く
なり、目的の周波数に高速に同期するシンセサイザを得
ることができる。
数の数倍にできるので、ループフィルタのカットオフ周
波数を高くすることができる。そのため応答時間が早く
なり、目的の周波数に高速に同期するシンセサイザを得
ることができる。
第1図はこの発明の1実施例による周波数シンセサイザ
装置を示すブロック図、第2図はその動作を説明するた
めのタイムチャート、第3図は従来の周波数シンセサイ
ザを示すブロック図、第4図はその動作を説明するため
のタイムチャート、第5図は位相比較器とチャージポン
プの構成例である。 (1)・・・基準発振器、(2)・・・固定分周器、(
3)・・・電圧制御発振器、(4)・・・可変分周器、
(6)・・・位相比較器、(7)・・・合成回路、(8
)・・・アンド回路、(9)・・・オア回路、(10)
・・・チャージポンプ、(11)・・・ループフィルタ
、(16)・・・分周数。 なお、図中、同一符号は同一または相当部分を示す。
装置を示すブロック図、第2図はその動作を説明するた
めのタイムチャート、第3図は従来の周波数シンセサイ
ザを示すブロック図、第4図はその動作を説明するため
のタイムチャート、第5図は位相比較器とチャージポン
プの構成例である。 (1)・・・基準発振器、(2)・・・固定分周器、(
3)・・・電圧制御発振器、(4)・・・可変分周器、
(6)・・・位相比較器、(7)・・・合成回路、(8
)・・・アンド回路、(9)・・・オア回路、(10)
・・・チャージポンプ、(11)・・・ループフィルタ
、(16)・・・分周数。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 一定周波数を発振する基準発振器と、この基準発振器の
出力を分周して複数のタイミングの基準周波数を出力す
る固定分周器と、入力電圧に対応した周波数を出力する
電圧制御発振器と、前記電圧制御発振器の出力を指定さ
れる分周数にしたがって前記複数のタイミングに基づい
て分周する可変分周器と、前記固定分周器の出力とこの
出力に対応する前記可変分周器の出力をそれぞれ位相比
較する位相比較器と、前記位相比較器の遅れ位相差信号
出力および進み位相差信号出力を合成する合成回路と、
この合成回路の出力を平滑化して前記電圧制御発振器の
周波数制御電圧を供給するフィルタとを備えたことを特
徴とする周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292634A JPH04165820A (ja) | 1990-10-30 | 1990-10-30 | 周波数シンセサイザー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292634A JPH04165820A (ja) | 1990-10-30 | 1990-10-30 | 周波数シンセサイザー |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04165820A true JPH04165820A (ja) | 1992-06-11 |
Family
ID=17784332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2292634A Pending JPH04165820A (ja) | 1990-10-30 | 1990-10-30 | 周波数シンセサイザー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04165820A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5559475A (en) * | 1994-03-16 | 1996-09-24 | Mitsubishi Denki Kabushiki Kaisha | Frequency synthesizer for synthesizing signals of a variety of frequencies by cross modulation |
-
1990
- 1990-10-30 JP JP2292634A patent/JPH04165820A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5559475A (en) * | 1994-03-16 | 1996-09-24 | Mitsubishi Denki Kabushiki Kaisha | Frequency synthesizer for synthesizing signals of a variety of frequencies by cross modulation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0596657A2 (en) | Normalization of apparent propagation delay | |
JPH042218A (ja) | Pll周波数シンセサイザ | |
JPH0946226A (ja) | Pll周波数シンセサイザ | |
JPS62210731A (ja) | 周波数シンセサイザ | |
JPH04165820A (ja) | 周波数シンセサイザー | |
JPH0795687B2 (ja) | 周波数シンセサイザ | |
US5867545A (en) | Phase-locked loop circuit | |
JPH11237489A (ja) | 基準周波数発生装置 | |
JPS63142715A (ja) | 従属同期回路 | |
JPH06334491A (ja) | クロック発生回路 | |
JPH02170720A (ja) | 可変分周器 | |
JPS63304720A (ja) | 位相同期化ル−プ回路 | |
KR970005112Y1 (ko) | 위상동기장치 | |
SU894693A1 (ru) | Управл емый генератор синхроимпульсов | |
JP3263200B2 (ja) | 同期信号生成回路及び分周回路 | |
JP2979811B2 (ja) | クロック出力回路 | |
JPS62131630A (ja) | Pll回路 | |
JPS62171228A (ja) | デジタルpll回路 | |
JPH02153627A (ja) | 位相同期ループ装置 | |
JPS5967730A (ja) | Pll回路 | |
JPH03256410A (ja) | 周波数シンセサイザ | |
JPH0983350A (ja) | クロック発生装置 | |
JPH0531967B2 (ja) | ||
JPH0422221A (ja) | デジタル位相同期装置 | |
JPH07101865B2 (ja) | 無線送信装置の周波数設定方式 |