JPH0795687B2

JPH0795687B2 - 周波数シンセサイザ

Info

Publication number: JPH0795687B2
Application number: JP3019373A
Authority: JP
Inventors: 初男本山; 哲夫井川
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1991-01-18
Filing date: 1991-01-18
Publication date: 1995-10-11
Anticipated expiration: 2010-10-11
Also published as: JPH0645930A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は連続した位相で周波数を
切換えられるようにした周波数シンセサイザに関する。

【０００２】

【従来の技術及び解決すべき課題】周波数合成法の基本
技術として広く知られる直接周波数合成法（Direct Fre
quency Synthesis）は、上限周波数が高いこと、高信号
純度であること及び高速周波数切換えが可能であること
などの多くの長所を持つが、その反面、周波数切換え時
の位相制御が困難という大きな欠点を有している。

【０００３】図１はこの直接周波数合成法による従来の
信号発生器の最も簡単な構成例を示している。図中、Ａ
₁、Ａ₂、……、Ａ_kは第１の基準周波数ｆ₁を受けて
それぞれ異なる整数倍の第２の周波数ｆ₂₁、ｆ₂₂、…
…、ｆ_2kを出力する複数の第２の基準周波数発生器であ
る。１は選択スイッチで、外部からの周波数設定データ
の変更があると、第２の基準周波数ｆ₂₁、ｆ₂₂、……、
ｆ_2kのいずれか１つを選択して切換える。選択スイッチ
１で選択されたいずれか１つの第２の基準周波数は第３
の基準周波数ｆ₃とミキサ２で混合され、和（又は差）
の周波数がバンドパスフィルタ３から出力される。

【０００４】しかしながら、かかる構成の従来の信号発
生器では、Ｋ個の第２の基準周波数ｆ₂₁、ｆ₂₂、……、
ｆ_2kの位相が揃っていない。

【０００５】また周波数設定データの変更は基準周波数
発生器とは全く無関係に発生し、この周波数設定データ
変更を選択スイッチ１へ伝えるディジタル回路は、切換
速度が最大の課題であるがために、最小の遅延時間とな
るように設計されるのが一般的である。このため、選択
スイッチ１が動作する切換えのタイミングは、基準周波
数発生器とは全く無関係であり、選択されるＫ個の第２
の基準周波数信号の相互の位相とも無関係である。

【０００６】従って、周波数切換えにおいて、切換え前
の基準周波数の最後の位相と切換え後の基準周波数の最
初の位相は不連続となる。この切換えによる位相の乱れ
は、バンドパスフィルタ３や後続のローパスフィルタ
（図示せず）などの帯域制限デバイスを通過することに
よって一層、乱れている時間が増大する。この結果、選
択スイッチ１の切換動作のスタートから、切換えによっ
て選択された新たな周波数の出力信号が最終位相に落ち
着くまで長時間を要することになる。

【０００７】このように出力信号の位相が長時間にわた
って乱れることは、その間、信号が深い位相変調をかけ
られているのと等価であり、この位相が落ち着くまでの
間、キャリヤのサイドバンドには大きな無数のスプリア
スが生じる。

【０００８】このように直接周波数合成法による従来の
信号発生器では、周波数切換え時に位相が不連続となり
大きなスプリアスが長時間生じる。このため、従来のこ
のような信号発生器を頻繁に周波数を切換える用途に用
いる場合、このスプリアスが大きな障害となる。

【０００９】従って、例えばスペクトルアナライザやネ
ットワークアナライザなどの周波数選択性をもったシス
テムの信号源又はローカル発生器として用いた場合、ス
プリアスは大きな測定誤差の原因となるため測定不能の
時間帯が生じて、高速測定が不可能であった。また衛星
通信装置にする場合、スプリアスがあると通信不能とな
る。また、素粒子加速装置の励振用原発振器として用い
る場合、周波数を微調整する際に、位相の不連続は、装
置の損傷や加速停止の原因となる。

【００１０】このような直接周波数合成法の欠点を解決
して位相が周波数切換えにおいて連続するようにしたも
のとして、直接ディジタルシンセサイザが存在する。

【００１１】即ち、直接ディジタルシンセサイザは、位
相情報をＲＯＭに記憶させておき、所定のクロック信号
により読出してＤ／Ａコンバータによって電圧に変換す
ることによって所定の周波数の正弦波を得るものであ
る。そして、クロックによる読出しの周期を変えること
によって出力周波数を可変にすることができる。

【００１２】しかし、直接ディジタルシンセサイザで
は、ディジタル処理の速度及びビット数がＩＣ技術に依
存するため、前記の直接周波数合成法による信号発生器
に比べて著しく低い上限周波数しか得られず、また高信
号純度も得られない。

【００１３】以上のような事情から、高速切換え、高信
号純度、高上限周波数などの長所を備えた直接周波数合
成法による周波数シンセサイザにおいて、周波数切換え
時に位相連続を実現することが、従来から強く要望され
ていた。

【００１４】本発明は上記の事情に鑑みてなされたもの
であって、周波数切換えにおいて位相連続の信号が得ら
れるようにした直接周波数合成法による周波数シンセサ
イザを提供することを目的としている。さらにまた、本
発明は位相連続性だけでなく、後述する位相再現性など
をも満足するようにした直接周波数合成法による周波数
シンセサイザを提供することを目的としている。

【００１５】

【実施例】以下、図面に基づいて本発明の実施例を説明
する。

【００１６】図２は本発明の請求項１に示す第１の発明
を示すブロック図で、図３は図２における一部の具体的
な構成例を示している。

【００１７】同図において、４は第１の基準周波数発生
手段であって、高安定の水晶発振器などによる基準発振
器５と、この発振信号を受けて第２の基準周波数発生手
段７₁〜７_kへ第１の基準周波数ｆ₁を出力する基準周
波数発生回路６とによって構成されている。この第１の
基準周波数信号は矩形波信号で、Ｋ個の第２の基準周波
数発生手段７₁、７₂、……、７_kの各出力信号の位相
を揃えるための基準時刻信号の役割をも果す。

【００１８】７₁、７₂、……、７_kは、前記第１の基
準周波数ｆ₁に基づいた所定の周期Ｔで位相が揃うそれ
ぞれ異なる周波数ｆ₂₁、ｆ₂₂、……、ｆ_2kの信号を発生
する第２の基準周波数発生手段である。即ち、第２の基
準周波数発生手段７₁、７₂、……、７_kの各出力信号
は、時刻ｔ（ｔ：０、Ｔ、２Ｔ、３Ｔ、……）において
位相が同一位相φとなる信号Ａｓｉｎ（ω₁ｔ＋φ）、
Ａｓｉｎ（ω₂ｔ＋φ）、………、Ａｓｉｎ（ω_kｔ＋
φ）で表すことができる（ただしＡ：振幅、ω₁〜
ω_k：角周波数、ω₁＝２πｆ₂₁、ω₂＝２πｆ₂₂、…
…、ω_k＝２πｆ_2k……（１）である）。

【００１９】第２の基準周波数発生手段７₁〜７_kは上
記の信号を得るため、例えば図３に示すサンプリングＰ
ＬＬによって構成することができる。

【００２０】図３において、８₁〜８_kは第１の基準周
波数ｆ₁の矩形波の立下りのエッジでサンプリングパル
スを出力する微分回路、９₁〜９_kは電圧制御発振器１
１₁〜１１_kからの被サンプリング信号をサンプリング
するサンプルホールド回路、１０₁〜１０_kはサンプル
ホールド回路９₁〜９_kの出力信号から不要部分を除去
しループの特性を決めるループフィルタ、１１₁〜１１
_kは第１の基準周波数ｆ₁のそれぞれＮ₁〜Ｎ_k倍の固
定の周波数ｆ₂₁〜ｆ_2k＝Ｎ₁・ｆ₁〜Ｎ_k・ｆ₁を出力
する電圧制御発振器である（Ｎ₁、Ｎ₂、……、Ｎ_kは
整数）。

【００２１】このように構成したので、第１の基準周波
数ｆ₁の矩形波信号の立下りのエッジで、全部の微分回
路８₁〜８_kから同時にサンプリングパルスが出力さ
れ、各サンプルホールド回路９₁〜９_kではそれぞれ異
なる周波数の電圧制御発振器１１₁〜１１_kからの被サ
ンプリング信号を同時にサンプリングする。

【００２２】サンプルホールド回路９₁〜９_kの直流電
圧信号はループフィルタ１０₁〜１０_kを介して電圧制
御発振器１１₁〜１１_kに制御信号として供給される。
この直流電圧信号は被サンプリング信号のサンプルホー
ルド時の電圧に対応するから、ループフィルタ１０₁〜
１０_kの出力によって、被サンプリング信号の位相が同
一位相φとなるように制御する。

【００２３】このため、電圧制御発振器１１₁〜１１_k
の出力信号の周波数ｆ₂₁、ｆ₂₂、……、ｆ_2kがそれぞれ
Ｎ₁ｆ₁、Ｎ₂ｆ₁、……、Ｎ_kｆ₁より低い場合には
高くなるように、高い場合には低くなるように制御す
る。この結果、各電圧制御発振器１１₁〜１１_kの出力
周波数ｆ₂₁〜ｆ_2kはＮ₁ｆ₁〜Ｎ_kｆ₁となり、サンプ
リング時点でｆ₂₁〜ｆ_2kの位相は全て揃うことになる。

【００２４】このようにサンプルホールド回路９₁〜９
_kは整数倍（Ｎ₁、Ｎ₂、……、Ｎ_k）の比率の２入力
周波数の位相検波器の役割を果して、第２の基準周波数
発生手段７₁〜７_kからは第１の基準周波数ｆ₁に基づ
いた所定の周期で同一位相φとなる異なる周波数ｆ₂₁〜
ｆ_2kの第２の基準周波数が出力される。

【００２５】５０は、周波数設定データ変化後あるいは
周波数切換信号を受けた後第１の基準周波数ｆ ₁ に基づ
いて、複数の第２の基準周波数信号の位相が一致する時
刻に、後述するレジスタ１４にタイミングパルスを、第
１の基準周波数ｆ ₁ に基づいて出力するタイミングパル
ス発生手段である。このタイミングパルス発生手段５０
は図３に示すように、後述するレジスタ１４へ入力され
る周波数設定データとレジスタ１４の出力側の周波数デ
ータとを比較し、両者が不一致になったときに不一致信
号を出力するコンパレータ５１と、選択信号によって前
記コンパレータ２３からの不一致信号又は外部からの周
波数切換要求のいずれかを選択して周波数切換指令信号
を生じる選択回路５２と、この周波数切換指令信号を受
けた後、第１の基準周波数ｆ ₁ に同期したパルスを１つ
出力する同期回路５３と、このパルスを受けるとレジス
タ１４へタイミングパルス（同期回路５３のパルス幅を
さらに細くしたパルス）を出力してレジスタ１４のデー
タを書換えさせると共に、外部へ周波数切換タイミング
を知らせる信号を出力するタイミングパルス発生回路５
４と、遅延回路５５とを備えている。なお遅延回路５５
は第１の基準信号発生手段４からレジスタ１４の間のど
こに入っていてもよい。同期回路５３は例えばパルスシ
ンクロナイザ及びこれを制御するＤフリップフロップな
どで構成されている。

【００２６】複数の第２の基準周波数信号の位相が一致
する周期は、各周波数ｆ₂₁、ｆ₂₂、……、ｆ_2kについて
の（Ｋ−１）組の隣り合う二周波数の差周波数（オフセ
ット周波数を用いることができるため）の最大公約数と
なる周波数の逆数である。

【００２７】従ってタイミングパルスは、この逆数（又
はその整数倍）の周期で発生すればよい。

【００２８】これを、

【数１】（ただしＴ：周期、｜ｆ_i+1−ｆ_i｜gcd ：第２の基準
周波数ｆ₂₁、ｆ₂₂、……、ｆ_2kについての（Ｋ−１）組
の隣り合う二周波数の差周波数の最大公約数、ｉ：１、
２、……、Ｋ−１、Ｌ：１、２、……）と表すと、
ｆ₂₁、ｆ₂₂、……、ｆ_2kは前記したようにそれぞれＮ₁
ｆ₁、Ｎ₂ｆ₁、……、Ｎ_kｆ₁であるから、

【数２】となる（ただし｜Ｎ_i+1−Ｎ_i｜gcd はＮ₁、Ｎ₂、…
…、Ｎ_kについての（Ｋ−１）組の隣り合う二つの数値
の差の最大公約数）。

【００２９】従って、｜Ｎ_i+1−Ｎ_i｜gcd が１の場合
には、Ｔ＝Ｌ／ｆ₁ となる。

【００３０】最小の周期はＬ＝１のときであるから、Ｔ＝１／ｆ₁ の周期、即ち、第１の基準周波数の矩形波の周期に一致
する。従って、この場合は、第１の基準周波数ｆ₁の矩
形波信号の立下りのエッジごとにタイミングパルスを出
力する。

【００３１】１３は外部からの周波数設定データに応じ
てＫ個の第２の基準周波数発生手段７₁〜７_kの出力信
号のいずれか１つを選択して切換えて出力する切換手段
である。切換手段１３は、外部からの周波数設定データ
が変化すると、前記タイミングパルス発生手段５０から
のタイミングパルスを受けた時点で周波数設定データを
書換えるレジスタ１４と、このレジスタ１４からの周波
数データに基づいてＫ個の第２の基準周波数発生手段７
₁〜７_kの出力信号のうちの周波数設定データに対応し
た１つを選択切換えして出力する選択スイッチ１５とに
よって構成されている。

【００３２】図２において、３１は第１の基準周波数発
生手段４の基準発振器５の出力信号を受けて第３の基準
周波数を周波数合成回路３２へ出力する第３の基準周波
数発生手段である。

【００３３】周波数合成回路３２は、第３の基準周波数
発生手段３１から出力された第３の基準周波数と選択ス
イッチ１５から出力された第２の基準周波数発生手段７
₁〜７_kからの第２の基準周波数ｆ₂₁〜ｆ_2kのいずれか
１つの周波数とを混合するミキサ３３と、ミキサ３３の
出力から和（又は差）の周波数を選択するバンドパスフ
ィルタ３４と、バンドパスフィルタ３４の出力を１／Ｋ
に分周する１／Ｋ分周器３５と、１／Ｋ分周器３５の出
力から高調波成分を除去するローパスフィルタ３６とを
備えている。この周波数合成回路３２と切換手段１３と
によって、周波数合成手段３７が構成されている。

【００３４】次に図２、３に示した実施例の動作を説明
する。

【００３５】第１の基準周波数発生手段４は矩形波の第
１の基準周波数ｆ₁を出力する（図４Ａの（ａ）に示
す）。第２の基準周波数発生手段７₁〜７_kの全ての微
分回路８₁〜８_kは、矩形波の立下りのエッジで同時に
サンプリングパルスを出力する（図４Ａの（ｂ）に示
す）。

【００３６】第２の基準周波数発生手段７₁〜７_kから
はそれぞれ周波数が異なる正弦波の第２の基準周波数信
号が出力される。図４Ａの（ｃ）、（ｄ）、（ｅ）は、
それぞれ第２の基準周波数発生手段７₁、７₂、７_kの
第２の基準周波数ｆ₂₁、ｆ₂₂、ｆ_2kの出力信号を示して
いる。第２の基準周波数ｆ₂₁〜ｆ_2kは前記したように、
サンプリング時において位相が揃っている。

【００３７】周波数設定データが変わると、コンパレー
タ５１からの不一致信号又は周波数切換要求のいずれか
によって、選択回路５２から同期回路５３へ出力を生じ
る。同期回路５３は通常は第１の基準周波数ｆ ₁ の矩形
波信号の通過を阻止しており、選択回路５２からの出力
を受けるとこの矩形波信号立下りのエッジで１つのパル
スを出力する。タイミングパルス発生回路５４は、同期
回路５３のパルス幅をさらに細くしたタイミングパルス
を出力する（図４Ａの（ｇ）に示す）。

【００３８】タイミングパルスがレジスタ１４に入力す
ると、このタイミングパルス入力前に図４Ａの（ｆ）に
示すようにＰの時点で周波数設定データが変化している
場合には、レジスタ１４は周波数データを書換える。即
ち、周波数データがＰの時点で変化しても、レジスタ１
４はその後にタイミングパルスが入力するＱの時点まで
待機して書換えを行なう。

【００３９】選択スイッチ１５は、書換えられた後のレ
ジスタ１４の周波数データに応じて、Ｋ個の第２の基準
周波数発生手段７₁〜７_kの出力のうち１つに切換えて
出力する。

【００４０】このように周波数切換えは、設定データの
変化があっても、次にＫ個の第２の基準周波数の位相が
すべて揃う時点まで待って行なわれるから、切換え前の
信号と切換え後の信号とは、位相が連続している。図４
Ａの（ｉ）は一例としてｆ₂₁からｆ_2kへ切換えられた場
合の切換手段１３の出力信号を示している。

【００４１】このように本実施例では、出力信号は周波
数切換えにおいて位相連続性を有しているが、この他
に、次のことも言える。

【００４２】即ち、図４Ｂの（ａ）に示すように、例え
ば時刻ｔ₁においてｆ→ｆ′、時刻ｔ₂においてｆ′→
ｆ″に周波数を切換え、次に時刻ｔ₃においてｆ″→
ｆ′と再びｆ′に切換えた場合、周波数ｆ′の信号は図
４Ｂの（ｂ）に示すようにｆ′が継続して出力された場
合と同じ位相であるのは勿論であるが、周波数切換えに
おける位相連続点Ｐの位相（切換え時の初期位相）が、
他の位相連続点Ｐ′、Ｐ″と同一となっている（これを
位相再現性と記す。）。従って本実施例の切換手段１３
からの出力信号は、周波数切換えにおいて、位相連続性
の他に位相再現性も具有している。

【００４３】なお、以上の動作説明では各出力の遅延時
間を無視したが、極めて高い周波数帯域では、各信号の
遅延時間が考慮されなければならない。次にこのことに
ついて図５を用いて説明する。

【００４４】即ち、第１の基準周波数ｆ₁の矩形波信号
（図５の（ａ）に示す）の立下りからサンプリングパル
ス（図５の（ｂ）に示す）のサンプルホールド回路への
入力時までの遅延時間をτ₁、電圧制御発振器１１₁〜
１１_kの出力時からサンプルホールド回路９₁〜９_kへ
入力するまでの時間をτ₂、サンプリングパルスの幅を
ｔ_sとすると、サンプリングパルスの終了時に被サンプ
リング信号（図５の（ｃ）にその１つである１１₁から
の被サンプリング信号を示す）の位相が全て同一の位相
φとなる。この位相φは、各電圧制御発振器１１₁〜１
１_kに適当なプリセット電圧を与えるか、あるいはルー
プフィルタ１０₁〜１０_kとしてアクティブフィルタを
用いることにより、零ラジアン又はπラジアンとするこ
とができる。

【００４５】即ち、電圧制御発振器１１₁〜１１_kの出
力ｆ₂₁〜ｆ_2kの位相は、サンプリング終了時より時間τ
₂だけ進んでいる。図５の（ｄ）はその１つであるｆ₂₁
の出力信号を示している。

【００４６】電圧制御発振器１１₁〜１１_kからの出力
時から選択スイッチ１５に入力するまでの時間をτ₃と
すると、選択スイッチ１５への入力信号（例としてｆ₂₁
とｆ_2kを示す）は図５の（ｅ）、（ｆ）の如く位相が遅
れる。（ｅ）はｆ₂₁、（ｆ）はｆ_2kについて示してい
る。

【００４７】また、第１の基準周波数ｆ₁の立下りから
タイミングパルス発生手段５０のタイミングパルスがレ
ジスタ１４に入力するまでの遅延時間をτ₄とする（図
５の（ｇ）に示す）。タイミングパルス入力時から選択
スイッチ１５へレジスタ１４からの出力するまでの遅延
時間をτ₅とする。

【００４８】以上の如き各遅延時間を考慮して、（ｈ）
に示すレジスタ出力の時点を、（ｅ）、（ｆ）に示す選
択スイッチ１５への第２の基準周波数入力の位相の揃う
時点にほぼ一致させた場合に最も理想的な位相連続が得
られる。

【００４９】即ち、 τ₁＋ｔ_s−τ₂＋τ₃＝τ₄＋τ₅……（２）の条件に近づくように各回路素子の遅延時間を調整する
ことが望ましい。

【００５０】次に、この（２）式が成立しない場合に生
ずる位相誤差について説明する。

【００５１】例として第２の基準周波数ｆ₂₁からｆ_2kへ
切換える場合を説明する。前記したように、ｆ₂₁＝Ｎ₁×ｆ₁……（３）、ｆ_2k＝Ｎ_k×ｆ₁……（４）であるから、ｆ₂₁、ｆ_2kの位相θ₂₁、θ_2kは、（１）式
より θ₂₁＝２πｆ₂₁ｔ＋φ……（５） θ_2k＝２πｆ_2kｔ＋φ……（６）となる。

【００５２】ｆ₂₁とｆ_2kの位相差を△θとすると、 △θ＝θ_2k−θ₂₁＝２π（ｆ_2k−ｆ₂₁）ｔ……（７）（３）、（４）、（７）式から △θ＝２πｆ₁（Ｎ_k−Ｎ₁）ｔ……（８）となる。

【００５３】従って、ｔ＝０の次のサンプリング点、即
ち、時間Ｔ（Ｔ＝１／ｆ₁）後には △θ＝２π（Ｎ_k−Ｎ₁）……（９）となり、ｆ₂₁、ｆ_2kの第１の周波数ｆ₁に対するてい倍
数（Ｎ₁、Ｎ_k）の差の同期だけ、位相差△θは回転す
る。即ち、Ｔ＝１／ｆ₁のときもｆ₂₁とｆ_2kは同一位相
φとなる。

【００５４】ここで（２）式の左辺と右辺とが一致せ
ず、時間のずれ△ｔがあると、両信号ｆ₂₁とｆ_2kの位相
差△θは（８）、（９）式から、

【数３】となる。

【００５５】図６は図５の（ｈ）に示すレジスタ出力時
と図５（ｅ）、（ｆ）に示す同一位相時との時間誤差△
ｔに対するｆ₂₁とｆ_2kの位相誤差△θの特性、即ち（１
０）式を表している。ここでｆ₁＝１ＭＨｚ、Ｎ_k−Ｎ
₁＝１０とすると、 △θ＝２π×１０⁷△ｔとなる。従って例えば△ｔ＝１ｎｓの場合は、 △θ＝２π×１０^-2（ラジアン）となる。従って、この程度の位相のずれは無視できる程
度であり、位相の連続性は保証されていると言えるが、
更に厳密な位相の連続性を必要とするために、遅延回路
５５の遅延時間を調整して、△ｔを零に近づけるように
τ ₄を設定すればよい。

【００５６】なお、図３に示した第２の基準周波数発生
手段７₁〜７_kではサンプルホールド回路を用いた場合
を説明したが、図７に示すように１／Ｎ分周器１６、位
相検波器１７を用いた１／Ｎ位相同期ループを構成して
もよい。

【００５７】このように構成すると、微分回路８と１／
Ｎ分周器１６からの両入力の位相が一致するように位相
検波器１７から制御電圧が出力され、第１の基準周波数
をＮ倍した第２の基準周波数信号が得られる。このよう
に構成したＫ個の第２の基準周波数発生手段から出力さ
れる異なる周波数の出力信号は、第１の基準周波数ｆ₁
に基づいて微分回路８₁〜８_kの出力で位相比較されて
いるから、図３の場合と同様にＫ個の第２の基準周波数
は第１の基準周波数ｆ₁に対応する周期で位相が揃って
いる。

【００５８】なお、位相検波器１７には、位相誤差を少
なくするためチャージポンプの機能を持ったものを用い
るのがよい。なお、微分回路８を省略することもでき
る。

【００５９】また、図３に示した第２の基準周波数発生
手段７₁〜７_kにおいて、図８又は図９に示すように、
ＰＬＬループ内又は電圧制御発振器の出力側にミキサ１
８を含んだ構成にした場合にも、所定の周期で位相が揃
った第２の基準周波数を得ることができる。

【００６０】即ち、ミキサ１８に外部から供給される周
波数をｆ_Rとすると、図８の場合、（図８の第２の基準
周波数がｆ₂₁であるとすると）ｆ₂₁−ｆ_R＝Ｎ₁ｆ₁ 即ちｆ₂₁＝Ｎ₁ｆ₁＋ｆ_R である。

【００６１】従って二つの第２の基準周波数、例えばｆ
₂₁、ｆ_2kの位相θ₂₁、θ_2kは θ₂₁＝２π（Ｎ₁ｆ₁＋ｆ_R）ｔ＋φ θ_2k＝２π（Ｎ_kｆ₁＋ｆ_R）ｔ＋φ である。従って両者の位相差△θは△θ＝２πｆ₁（Ｎ
_k−Ｎ₁）ｔ……（１１）となる。（１１）式は外部か
らの周波数ｆ_Rとは無関係で前記した（８）式と同一で
あり、従って図３の場合と同様、Ｋ個の第２の基準周波
数ｆ₂₁〜ｆ_2kは所定周期で位相が揃った信号となる。

【００６２】図９の場合には、ｆ₂₁＝Ｎ₁ｆ₁＋ｆ_R となり、同じく（１１）式となるから同様である。

【００６３】図１０は本発明の構成の一部を他の構成に
した場合を示すもので、第２の基準周波数発生手段７_ｌ
〜７_ｋに、図３に示したのと同一構成のサンプリングＰ
ＬＬ１９_ｌ〜１９_ｋの他に１／Ｍ分周器２０_ｌ〜２０_ｋ
を含む場合を示している。

【００６４】前記したのと同一のサンプリングＰＬＬ１
９₁〜１９_kの出力信号が１／Ｍ分周されるから、１／
Ｍ分周器２０₁、２０₂、……、２０_kは後述するタイ
ミングパルス発生回路２２の出力信号により、その出力
信号がそれぞれ、

【数４】で表すことができるようにリセットされているので時刻
ｔ（ｔ：０、ＭＴ、２ＭＴ、３ＭＴ、……）で同一位相
φ／Ｍとなる。

【００６５】このように構成した場合には、第２の基準
周波数ｆ₃₁〜ｆ_3k（分周器２０₁〜２０_kの出力周波
数）は、サンプリングＰＬＬ１９₁〜１９_kの出力周波
数ｆ₂₁〜ｆ_2kの１／Ｍとなるので、前記１／Ｍ分周器２
０₁〜２０_kと同一の分周比の１／Ｍ分周器２１を設け
て、タイミングパルス発生手段５０へ入力する基準周波
数信号の周期を図３の場合のＭ倍にする。第２の基準周
波数発生手段７₁〜７_k内の１／Ｍ分周器２０₁〜２０
_kは一般的な高速ディジタルＩＣで構成され、サンプリ
ングＰＬＬ１９₁〜１９_kの位相が揃う時点（図５の
（ｅ）、（ｆ）の・点）からカウント動作を行なうため
のものである。

【００６６】タイミングパルス発生手段５０は、すべて
の１／Ｍ分周器２０₁〜２０_kの出力信号が所定の周期
で同一位相となるように、パルスを全ての１／Ｍ分周器
２０₁〜２０_kへ同時に出力して、１／Ｍ分周器２０₁
〜２０_kを所定の出力データ（例えば零）にする。

【００６７】即ち、１／Ｍ分周器２０₁〜２０_kのうち
のある任意のものを２０_uとし、その出力周波数をｆ_3u
とすると、ｆ_3uの信号の位相θ_3uは

【数５】となる。（ｖ：０、１、２、……、Ｍ−１、ｆ_2uはサン
プリングＰＬＬ１９₁〜１９_kの出力周波数ｆ₂₁〜ｆ_2k
のうちのｆ_3uに対応したもの）

【００６８】従って、ｔ＝０なる時刻に１／Ｍ分周器２
０₁〜２０_kの出力データが同一となるようにタイミン
グパルス発生手段５０からパルスを加えると、（１２）
式において全てのｕに対してｖは一定値であるため、ｆ
₃₁〜ｆ_3kｋの位相θ₃₁〜θ_3kは全て２π（Ｖ／Ｍ）と同
一となり、ｔ＝０で位相差は全て０ラジアンとなる。こ
のパルスは１／Ｍ分周器２０₁〜２０_kをイニシヤライ
ズするためであるから、電源投入時に１回発生すればよ
い。

【００６９】ｔ＝０の次にｆ₃₁〜ｆ_3kのＫ個の１／Ｍ分
周器２０₁〜２０_kの出力信号が再び同一位相となる時
間ｔ′を求めると以下のようになる。

【００７０】（１２）式において、全てのｕに対して、
ｖは同一であるから、１／Ｍ分周器２０₁〜２０_kの周
波数ｆ₃₁〜ｆ_3kのうち任意の周波数ｆ_3uとｆ_3wの位相差
△θ_uwは

【数６】となる。ｆ_2u＝Ｎ_uｆ₁、ｆ_2w＝Ｎ_wｆ₁ であるから、

【数７】（１３）式において△θ_uw＝２πとおくと、

【数８】となる。全てのｕとｗについて（１４）式において最大
のものが求めるｔ′となる。

【００７１】一般にＮ_uとＮ_wの差の最大公約数（Ｎ₁
〜Ｎ_kのすべての組合せにおける差の最大公約数）は１
である。従ってｔ′＝Ｍ／ｆ₁……（１５）となり、第３図の場合のＭ倍の周期で１／Ｍ分周器２０
₁〜２０_kの出力信号の位相は一致することになる。

【００７２】上記最大公約数が１以外に存在し、それを
Ｎ_Mとすると、

【数９】となる。

【００７３】（１５）及び（１６）式に示す周期のタイ
ミングは、第１の基準周波数発生手段４からの周波数ｆ
₁によって、タイミングパルス発生手段５０で容易につ
くることができる。即ち、Ｍ／ｆ₁の場合は１／Ｍ分周
器２１の出力から得られ、Ｍ／（ｆ₁×Ｎ_M）の場合
は、１／Ｍ分周の代りにＮ_M／Ｍ分周をすれば得られ
る。

【００７４】このようにして得たタイミングパルス発生
手段５０からのタイミングパルスを切換手段１３へ入力
すれば、図３の場合と同様に、周波数が位相連続性及び
位相再現性の双方を満足して切換えられる。

【００７５】なお、図５を用いて各部の信号の遅延につ
いて説明したが、図１０の回路においては、さらに１／
Ｍ分周器２０₁〜２０_kの出力の遅延時間、１／Ｍ分周
器２０₁〜２０_kへのタイミングパルス発生回路２２か
らのリセットパルスあるいはロードパルスのパルス幅な
どを考慮して、図５の場合と同様に切換タイミングが第
２の基準周波数信号の同一位相に揃う時点に一致するよ
うに、遅延時間の調整を行なえばよい。

【００７６】なお、図１０の実施例では１／Ｍ分周器２
０₁〜２０_kの出力周波数ｆ₃₁〜ｆ_3kのみを切換手段１
３に入力する場合を説明したが、この切換手段１３の他
にサンプリングＰＬＬ１９₁〜１９_kの出力周波数ｆ₂₁
〜ｆ_2kを切換える切換手段（図示せず）を設け、タイミ
ングパルス発生手段５０からのタイミングパルスで切換
え出力させることもできる。そして、この図示しない切
換手段から出力される周波数も、位相連続性及び位相再
現性の双方を満足している。

【００７７】なお図２に示すように第１の基準周波数を
外部へ同期用に出力している。

【００７８】このようにして、図２の選択スイッチから
出力される出力信号はミキサ３３へ入力し、第３の基準
周波数発生手段３１からの第３の基準周波数と混合され
る。

【００７９】第３の基準周波数発生手段３１からの第３
の基準周波数をｆ_C／Ｋ、第２の基準周波数発生手段７
₁、７₂、７₃、……、７_kからの第２の基準周波数ｆ
₂₁、ｆ₂₂、ｆ₂₃、……、ｆ_2kを

【数１０】に設定すると、バンドパスフィルタ３４からの出力周波
数ｆは

【数１１】となる。（ただしｕ：１、２、……、Ｋ）この周波数は
１／Ｋ分周器３５で１／Ｋに分周されて、ローパスフィ
ルタ３６の出力周波数ｆ₀は

【数１２】となる。

【００８０】従って、例えばｆ_C＝４５ＭＨｚ、ｆ₁＝
０．１ＭＨｚ、Ｋ＝１０とすると（１８）式は

【数１３】となり、選択スイッチ１５の切換えによって０．０１Ｍ
Ｈｚきざみでローパスフィルタ３６の出力周波数は切換
えられる。

【００８１】ここで、基準周波数発生回路３１の出力信
号を

【数１４】選択スイッチ１３の出力信号を

【数１５】（ただしＡ、Ｂ：振幅、φ₁、φ₂：位相、ｕ：１、
２、……、Ｋ）とすると、バンドパスフィルタ３４の出
力信号の位相θ_tは和成分であるから、 θ_t＝２π｛ｆ_C＋ｆ₁（ｕ−１）｝ｔ＋φ₁＋φ₂……（２１）となる。

【００８２】（２０）式に示す信号は切換えにおいて位
相連続であり、ｕの数値は時刻ｔ＝０又はｔ＝０から１
／ｆ₁の間隔（切換えの最小間隔）ずつ隔った時刻にお
いてのみ変更され、φ₁は一定である。

【００８３】（２１）式においてｔ＝Ｌ／ｆ₁（ただし
Ｌ＝０、１、２、……）なる周波数切換え時のバンドパ
スフィルタ３４の出力信号の位相θ_L/f1は、

【数１６】となる。

【００８４】ここで、２π（ｕ−１）Ｌは２πの整数倍
であるから切換え時の位相θ_L/f1は、

【数１７】と等価になり、ｕの値の変化と無関係になり、またｆ_C
／ｆ₁は一定であるから、バンドパスフィルタ３４の出
力信号は、周波数切換えにおける位相連続性を保存して
いる。

【００８５】さらに、（２３）式において、ｆ_Cがｆ₁
の整数倍である場合には、ｆ_C／ｆ₁は整数となるか
ら、（２３）式において２π（ｆ_C／ｆ₁）Ｌは２πの
整数倍となる。従ってこの場合には、切換え時の位相θ
_L/f1は θ_L/f1＝φ₁＋φ₂……（２４）と等価になる。即ち、周波数切換え時の前後の二つの周
波数の波形の連続点の位相が常に同一になるため、バン
ドパスフィルタ３４の出力信号は、位相連続性の他に位
相再現性をも保存している。

【００８６】これに対しｆ_Cがｆ₁の整数倍でない場合
には、（２３）式において２π（ｆ_C／ｆ₁）Ｌが２π
の整数倍とならない。このため、周波数切換え時の前後
の二つの周波数の波形の連続点の位相が常に△θ_L/f1＝
２π（ｆ_C／ｆ₁）Ｌだけずれることになる。このた
め、バンドパスフィルタ３４の出力信号は、位相連続性
のみを有し、位相再現性は有していない。

【００８７】図１１の（ａ）は（ｃ）のタイミングで周
波数切換えされた波形で位相連続性と位相再現性の両方
を満足している場合のバンドパスフィルタ３４の出力信
号の波形を示している。即ち、切換え時の波形の連続す
る時点Ｓ₁、Ｓ₂が同一位相となっている。

【００８８】図１１の（ｂ）は同じく（ｃ）のタイミン
グで周波数切換えされた波形で位相連続性のみ有し、位
相再現性を有しない場合を示している。即ち切換え時の
波形の連続する時点Ｓ₁、Ｓ₂の位相が異なっている。

【００８９】図２においてバンドパスフィルタ３４の出
力は１／Ｋ分周器３５で１／Ｋ分周されるから、ローパ
スフィルタ３６の出力周波数の位相θ′_ｔは、（２１）
式から

【００９０】この二つの式はそれぞれ前記した（２
３）、（２４）と同じ意味となる。

【００９１】即ち、バンドパスフィルタ３４の出力信号
が位相連続性の他に位相再現性も有しているとき、切換
えタイミングがｔ＝ＫＬ／ｆ₁の場合には１／Ｋ分周器
３５の出力信号において位相連続性及び位相再現性の両
方が保存される。従って、図２に示すタイミングパルス
発生手段５０には、１／Ｋの分周器を設ける。

【００９２】これに対し、ｔ＝Ｌ／ｆ₁なるタイミング
で切換えると、（２５）式から、

【数２１】で表わされる位相△θ′_L/f1だけずれる。このため位相
連続性は保存されても、位相再現性は保存されない。

【００９３】図１２は、図２に示す周波数合成手段を複
数個、縦続接続して、周波数の複数の桁をそれぞれ切換
えできるようにした直接周波数シンセサイザとして実現
した本発明の他の実施例を示している。図１２におい
て、図２と同一部分には同一符号を付し、複数の部分に
はサフィックス１、２、……をその符号に付する。

【００９４】即ち、図２と同一構成のｎ個の周波数合成
手段３７₁〜３７_nが縦続接続されている。ただし最終
段の周波数合成手段３７_nは、１／Ｋ分周器とローパス
フィルタが省略されていて、その出力は周波数変換回路
３９へ出力される。

【００９５】周波数変換回路３９には、前記第１の基準
周波数発生手段４の基準発振器５の出力信号を受けて、
第４の基準周波数発生手段３８が、第４の基準周波数ｆ
_Cを出力する。

【００９６】周波数変換回路３９は、最終段の周波数合
成手段３７_nの出力周波数ｆ_0nと基準周波数発生手段３
８の出力周波数ｆ_Cとを混合するミキサ４０と、このミ
キサ４０の出力から差の周波数を取り出すローパスフィ
ルタ４１とを備えている。

【００９７】このように周波数合成手段３７₁〜３７_n
を縦続接続した図１２のシンセサイザは、第１、２、…
…ｎ−１段目の各出力周波数ｆ₀₁、ｆ₀₂、……ｆ_0(n-1)
とすると、それぞれ１／Ｋ分周器３５₁、３５₂、……
３５_n-1を備えているため、ｎ＝６、Ｋ＝１０、ｆ₁＝
０．１ＭＨｚ、ｆ_C＝４５ＭＨｚに設定した場合を具体
的数字で示すと、ｆ₀₁は４．５０〜４．５９（ＭＨｚ）ｆ₀₂は４．５００〜４．５９９（ＭＨｚ）ｆ_0(n-1)は４．５０００００〜４．５９９９９９（ＭＨ
ｚ）となる。

【００９８】最終段の周波数合成手段３７_nの出力周波
数ｆ_0nは１／Ｋ分周されないのでｆ_0nは４５．００００
００〜４５．９９９９９９（ＭＨｚ）となる。

【００９９】周波数変換回路３９の出力周波数ｆ₀は、
第４の基準周波数発生手段３８からの基準周波数ｆ
_C（即ち４５ＭＨｚ）と前記ｆ_0nとの差であるからｆ₀
は０．００００００〜０．９９９９９９（ＭＨｚ）、即
ち、０〜９９９９９９（Ｈｚ）となる。

【０１００】従って、周波数合成手段３７₁、３７₂、
……、３７_nの選択スイッチ１５₁、１５₂、……、１
５_nは、それぞれ下から１Ｈｚ、１０Ｈｚ、……、１０
０ＫＨｚ桁の０〜９の切換えを果すことができる。

【０１０１】そして、各切換手段１３₁〜１３_n、タイ
ミングパルス発生手段１２、第２の基準周波数発生手段
７₁〜７_kの動作は図２の場合と同一であるから、各切
換手段１３₁〜１３_nの周波数切換えにおいて位相連続
となる。従って、図２の回路について説明したのと同じ
理由でｆ₀₁の出力信号は、切換手段１３₁による周波数
切換え時にも位相連続となる。

【０１０２】同様に、ｆ₀₂、ｆ₀₃、……、ｆ_0nも切換え
ても位相連続は保たれる。同様にミキサ４０を介した最
終出力ｆ₀も位相連続性が保存されることになる。

【０１０３】第１段目の周波数合成手段３７_ｌの出力周
波数ｆ_０１の位相再現性は、図２で説明したように、ｆ
_ｃがｆ_ｌの整数倍で且つ切換手段１３_ｌの切換えの周期
がＴ＝ＫＬ／ｆ_ｌである場合にのみ保存される。従っ
て、切換えの周期がＴ＝１／ｆ_ｌである場合、ｆ_ｃがｆ
_ｌの整数倍であっても、最終段の選択スイッチ１５_ｎ以
外のすべての桁で０を選択した（即ち７_ｌ〜７_ｋのう
ち、７_ｌを選択）場合以外は、最終出力ｆ_０の位相再現
性は保存されない。

【０１０４】図１３は図１２の直接周波数シンセサイザ
に、さらにプログラマブル分周器４２、位相比較器４３
および制御回路４４の構成を付加することにより、位相
再現性を満足させると共に任意の位相制御を可能とする
本発明の請求項２、３に示す第２、第３の発明の構成を
示している。

【０１０５】図１３において、プログラマブル分周器４
２は、制御回路４４がレジスタ１４_ｌ〜１４_ｋに与える
周波数設定データによって周波数切換えの最小の単位周
波数を判断し、この最小の単位周波数の周期と同一の切
換えの周期を発生させる分周比Ｓを演算してプログラマ
ブル分周器４２へ出力するのを受けて、基準周波数ｆ_ｌ
を１／Ｓ分周することによって、位相再現性を満足する
切換えの周期Ｔ_ｍを発生する。

【０１０６】位相比較器４３は、制御回路４４からのモ
ード指定に応じて、第１のモードとして、最終出力であ
る周波数変換回路３９の出力電圧が特定の値、例えば０
ボルトになったとき、あるいは第２のモードとして、出
力周波数ｆ_０と外部からの基準周波数ｆ_ｓとの位相差が
特定の値、例えばπ／２ラジアンになったときのいずれ
かを選択して、制御回路４４が位相比較器４３の出力に
ビート信号を発生させるために変更した周波数設定デー
タを変更前の周波数設定データに戻すためのパルスを制
御回路４４に与え、位相比較器４３の出力が一定の値に
なるように働く。

【０１０７】図１３の制御回路４４は、位相再現性を保
有した周波数切換えを行なうために、レジスタ１４_ｌ〜
１４_ｋに与える周波数設定データによって周波数切換え
の最小の単位周波数を判断し、この最小の単位周波数の
周期と同一の切換えの周期を発生させる分周比Ｓを演算
してプログラマブル分周器４２へ出力し、基準周波数ｆ
_ｌを１／Ｓ分周することによって、位相再現性を満足す
る切換えの周期Ｔ_ｍを発生させる。なお、予め最小の単
位周波数がわかっている場合は、分周比も特定の値に設
定できるので、必ずしも制御回路４４は必要としない。
図２、図３で説明した構成は、このように制御回路４４
を必要としない場合を示している。さらに、図１３の制
御回路４４は、どこの出力位相を一定の値にするかに従
い位相比較器４３の動作モードを選択し、周波数設定デ
ータを変更して位相比較器４３の出力にビート信号を発
生させ、この位相比較器４３の出力が一定の値になった
とき、位相比較器４３からのパルスとタイミングパルス
発生回路からのタイミングパルスを受けて周波数設定デ
ータを変更前のデータに戻すことによって最終出力の位
相を一定値に調整する（これは本発明の請求項３に示す
第３の発明に該当する）。さらに、図１３の制御回路４
４は、任意の周波数変化ｆ_ｑを与え、時間Ｔ_ｑ経過後に
変化前の周波数へ戻すことによって、θ_ｑ＝２πｆ_ｑＴ
_ｑを満足する位相変化θ_ｑを得るために、タイミングパ
ルス発生手段の分周比を制御して一定の周期Ｔ_ｑを発生
させ、レジスタ１４_ｌ〜１４_ｋに与える周波数設定デー
タを変化させる（これは本発明の請求項２に示す第２の
発明に該当する）。

【０１０８】ここで、第１の基準周波数ｆ₁を１００Ｋ
Ｈｚ、第２の基準周波数ｆ₂₁、ｆ₂₂、……、ｆ_2kをそれ
ぞれ４０．５ＭＨｚ、４０．６ＭＨｚ、……、４１．４
ＭＨｚ、Ｋを１０とし、選択スイッチ１５₁、１５₂、
……、１５_nによる切換えの桁をそれぞれ１Ｈｚ、１０
Ｈｚ、……、１００ＫＨｚとする。

【０１０９】周波数変換回路３９の出力周波数ｆ₀を例
えば１ＫＨｚの整数倍に設定する場合、１００Ｈｚ、１
０Ｈｚ、１Ｈｚ桁の周波数設定を全て零にする。

【０１１０】（イ）従ってｆ₀は１ＫＨｚの整数倍にな
る。このためこの出力周波数ｆ₀は１ＫＨｚの周期の１
ｍＳ毎に必ず同じ位相となっている。

【０１１１】（ロ）また、第２の基準周波数ｆ₂₁、
ｆ₂₂、……、ｆ_2kの位相が揃う周期Ｔは

【数２２】である。

【０１１２】従って１ＫＨｚの周期１ｍＳはＴの整数倍
となっている。

【０１１３】この（イ）、（ロ）の二つのことから、出
力周波数ｆ₀を最小の単位周波数１ＫＨｚで切換える場
合には、１ＫＨｚの周期１ｍＳのタイミングで切換えれ
ば出力周波数ｆ₀の信号は位相再現性も保有しているこ
とになる。

【０１１４】即ち、この切換周期１ｍＳは１０μＳの１
００倍であるから、プログラマブル分周器４２の分周比
Ｓを１００にして１／１００分周して、タイミングパル
ス発生手段５０から１／ｆ₁の１００倍の周期でタイミ
ングパルスを発生すれば、出力信号ｆ₀は位相連続性の
他に位相再現性も保存できるのである。

【０１１５】従って、図１３の制御回路４４は、レジス
タ１４_ｌ〜１４_ｋに与える周波数設定データによって周
波数切換えの最小の単位周波数を判断し、この最小の単
位周波数の周期と同一の切換えの周期を発生させる分周
比Ｓを演算してプログラマブル分周器４２へ出力する。

【０１１６】一般に、切換える最小の単位周波数をｆ_p
とすると、位相再現性を満足させる切換えの周期Ｔ_mはＴ_m＝１／ｆ_p……（２７）である。ここで、プログラマブル分周器４２の分周比を
Ｓとすると、Ｔ_m＝Ｓ／ｆ₁……（２８）で表わすこともできるから、（２７）、（２８）式からＳ＝ｆ₁／ｆ_p……（２９）となる。

【０１１７】従って制御回路４４は、切換える最小の単
位周波数ｆ_pに応じて（２９）式を演算してプログラマ
ブル分周器４２の分周比Ｓを制御すれば、最終出力ｆ₀
は周波数切換えにおいて位相連続性の他に位相再現性も
満たしている。

【０１１８】即ち、位相連続性のみが要求される場合に
は、図１４に短線で示す１／ｆ₁の間隔でタイミングパ
ルスを発生すればよいが、位相再現性も要求される場合
は長線で示すＳ倍の間隔で行なうのである。

【０１１９】このように制御回路４４とプログラマブル
分周器４２との付加によって周波数変換回路３９の出力
信号の位相再現性をも実現でき、例えば図４Ｂの（ａ）
に示すように周波数切換えにおける連続点はすべて同一
位相になっているが、この位相φは、周波数変換回路３
９のミキサ４０への二つの入力信号（第４の基準周波数
発生手段３８の出力信号と周波数合成手段３７_nの出力
信号）の位相差によって定まる。このため、例えば図１
５の（ａ）に示すように位相連続点Ｐは零ラジアンから
ずれる。

【０１２０】このような零ラジアンからずれた位相連続
点Ｐを例えば零ラジアンにして図１５の（ｂ）の如く調
整するには、次の手順で行なう。

【０１２１】まず、この調整を誤差を少なく行なうため
に周波数切換えの周期を最小にする。即ち、制御回路４
４によってプログラマブル分周器４２の分周比Ｓを１に
し、Ｔ＝１／ｆ₁の周期で周波数切換えのためのタイミ
ングパルスを発生させる。また制御回路４４から選択信
号を送って位相比較器４３を周波数変換回路３９の出力
電圧の零ボルトを検出するモードにする。

【０１２２】次に、制御回路４４によって周波数設定デ
ータを、例えば１Ｈｚにすると、次のタイミングパルス
で周波数切換えが行なわれて、周波数変換回路３９の出
力周波数ｆ₀は１Ｈｚになる。

【０１２３】この周波数変換回路３９の出力電圧を位相
比較器４３で監視し、図１６の（ｂ）に示すように負電
圧から正電圧へ変換するときの０ボルトとなるときにパ
ルス（図１６の（ｃ）に示す）を出力する。制御回路４
４はこの位相比較器４３のパルスによって周波数設定デ
ータを０Ｈｚに変更する。この周波数設定データ０Ｈｚ
は次のタイミングパルス（図１６の（ａ）に示す）によ
ってレジスタ１４は書換えられ、出力周波数ｆ₀は０Ｈ
ｚとなる。

【０１２４】このようにして調整を行なうが、図１６か
ら明らかなように、周波数変換器出力が０ボルトとなっ
た後、次のタイミングパルスが生ずるまで最大１／ｆ₁
の遅延があり、またタイミングパルス出力後ローパスフ
ィルタ４１の出力が変化するまでの遅延時間ｔ_dが１０
μＳ程度であるから、この遅延による最大位相誤差θ_e
は

【数２３】となる。（ただしｆ_b：切換え前のローパスフィルタ４
１の出力周波数）従って、

【数２４】となり、極めて誤差は小さい。

【０１２５】次にこの位相を零ラジアンから任意の位相
に変更する場合を説明する。

【０１２６】ｔ＝１／ｆ₁なる時間だけ周波数ｆ_bを発
生させると、その位相の変化量θ_bは、

【数２５】と表わすことができるので、必要な位相の変化量θ_bに
要する周波数ｆ_bは（３１）式から、

【数２６】となる。ここでｆ₁＝１００ＫＨｚの場合は、

【数２７】となる。周波数切換えの最小単位を１Ｈｚとすると、 △θ_b＝２π×１０^-5（ラジアン）の間隔で位相の調整ができる。

【０１２７】次に外部基準周波数ｆ_Sに対する位相制御
について説明する。ここでｆ_Sは第１の基準周波数発生
手段４の基準発振器５と位相同期の関係にあるとする。

【０１２８】この外部基準周波数ｆ_Sを位相比較器４３
に加えてｆ_Sと周波数変換回路３９の出力周波数ｆ₀の
位相を比較する。

【０１２９】例えばｆ₀＝ｆ_Sに設定した場合には、ｆ
₀の絶対位相を合わせる場合の０Ｈｚと同様の操作とな
る。

【０１３０】ｆ_bの周波数を発生させるには、ｆ_S＋ｆ
_bの周波数設定と読み替えればよい。

【０１３１】なお図１３の実施例での周波数切換えにお
いて、切換える前後の差の周波数をｆ_ｑとし、位相を任
意の量、例えばθ_ｑラジアン単位で変化させたい場合に
は、 θ_ｑ＝２πｆ_ｑＴ_ｑ……（３４）を満足する周期Ｔ_ｑをタイミングパルスの周期とすれば
よい。

【０１３２】この周期Ｔ_ｑが、前記した位相連続性を満
足する最小の周期Ｔ＝１／ｆ_ｌの整数倍であれば、周波
数切換えにおいて位相が連続し且つθ_ｑラジアン変化す
る。

【０１３３】このθ_ｑをπに設定して周波数を切換える
ように図１３の実施例を適用すれば最小シフトキーイン
グ（ＭＳＫ）変調が実現される。

【０１３４】図１７はＦ_ａ（７ＫＨｚ）とＦ_ｂ（８ＫＨ
ｚ）とをＭＳＫ変調した例を示すもので、切換え時をｔ
_０、ｔ_１、ｔ_２、……とすると、ｔ_１でπラジアン位相
が変化し、ｔ_３でもπラジアン変化した場合を示してい
る。この場合、周期Ｔ_ｑは（３４）式より５００μＳで
ある。また（２８）式より、プログラマブル分周器４２
の分周比Ｓを求めるとＳ＝Ｔ_ｑ×Ｆ_ｌ＝５００×１０^−６×１００×１０^３＝５０となる。

【０１３５】以上本発明の周波数シンセサイザの実施例
を説明したが、本発明は上記実施例のみの構成に限定さ
れるものではなく、各部の構成において種々の変更が可
能なことは勿論である。

【０１３６】

【発明の効果】以上説明したように本発明の請求項１に
よる周波数シンセサイザでは、タイミングパルス発生手
段において、最終出力で変化する最小の単位周波数の持
つ周期と同じ周期を、基準信号を分周することによって
生成し、この分周の出力を用いてタイミングパルスを出
力する構成を採用することによって、位相連続性の他に
位相再現性をも実現することができる。即ち、最終出力
周波数として１２３．００４ＭＨｚ、１２３．００５Ｍ
Ｈｚ、および１２３．００８ＭＨｚと変化させたい場
合、その周波数変化量は隣合う周波数の差１ＫＨｚ、３
ＫＨｚとなり、その中の最小の周波数変化量１ＫＨｚが
最小の単位周波数ｆ_ｐとなる。その１ＫＨｚを切換えた
とき、位相再現性（２πラジアンの整数倍の位相変化を
与えれば満足される）を満足させる切換えの周期とな
り、この周期はＴ_ｍ＝１／ｆ_ｐ＝１ｍｓになる。その１
ｍｓになるように分周器の分周比を設定することによっ
て位相連続性の他に位相再現性も実現している。

【０１３７】また、請求項２による周波数シンセサイザ
では、任意の位相変化θ_ｑを得るにあたり、θ_ｑ＝２π
ｆ_ｑＴ_ｑを満足するようにタイミングパルス発生手段に
おいて一定の周期Ｔ_ｑを発生させ、且つ周波数設定デー
タを制御して周波数変化ｆ_ｑを生じさせるように制御回
路で制御しているため、位相連続を保持して任意の位相
変化θ_ｑを得ることができる。

【０１３８】また、請求項３の周波数シンセサイザで
は、どこの出力位相を一定の値にするかに従い、制御回
路が位相比較器の動作モードを選択し、周波数設定デー
タを変更して位相比較器の出力にビート信号を発生さ
せ、この位相比較器の出力が一定の値になったとき、位
相比較器からのパルスとタイミングパルス発生回路から
のタイミングパルスを受けて周波数設定データを変更前
のデータに戻すことによって、最終出力の位相を一定値
に調整することができる。

【図面の簡単な説明】

【図１】従来の直接周波数合成法による信号発生器を示
す原理図である。

【図２】本発明の一実施例を示すブロック図である。

【図３】図２における一部の具体的な構成を示すブロッ
ク図である。

【図４Ａ】図２の回路動作を示すタイムチャートであ
る。

【図４Ｂ】位相再現性を説明するためのタイムチャート
である。

【図５】遅延時間を考慮した図２の回路動作を示すタイ
ムチャートである。

【図６】時間誤差に対する位相誤差を示す図である。

【図７】第２の基準周波数発生手段の他の構成例を示す
ブロック図である。

【図８】第２の基準周波数発生手段の他の構成例を示す
ブロック図である。

【図９】第２の基準周波数発生手段の他の構成例を示す
ブロック図である。

【図１０】本発明の構成の一部の他の実施例を示すブロ
ック図である。

【図１１】図２の回路における位相連続性と位相再現性
を説明するタイムチャートである。

【図１２】本発明の他の実施例を示すブロック図であ
る。

【図１３】本発明のさらに他の実施例を示すブロック図
である。

【図１４】位相連続性及び位相再現性を満足するための
タイミングパルス発生周期を示す図である。

【図１５】周波数切換え時の初期位相の二つの例を示す
出力波形図である。

【図１６】前記初期位相の制御方法を示すタイムチャー
トである。

【図１７】ＭＳＫ変調を示す出力波形図である。

【符号の説明】

４第１の基準周波数発生手段５基準発振器６基準周波数発生回路７₁〜７_k 第２の基準周波数発生手段１３切換手段１４レジスタ１５選択スイッチ１９₁〜１９_k サンプリングＰＬＬ２０₁〜２０_k １／Ｍ分周器２１１／Ｍ分周器３１第３の基準周波数発生手段３２周波数合成回路３２₁〜３２_n 周波数合成回路３３ミキサ３３₁〜３３_n ミキサ３４バンドパスフィルタ３４₁〜３４_n バンドパスフィルタ３５１／Ｋ分周器３５₁〜３５_n-1 １／Ｋ分周器３６ローパスフィルタ３６₁〜３６_n-1 ローパスフィルタ３７周波数合成手段３７₁〜３７_n 周波数合成手段３８第４の基準周波数発生手段３９周波数変換回路４０ミキサ４１ローパスフィルタ４２プログラマブル分周器４３位相比較器４４制御回路５０タイミングパルス発生手段５１コンパレータ５２選択回路５３同期回路５４タイミングパルス発生回路５５遅延回路

Claims

【特許請求の範囲】

【請求項１】第１の基準周波数を有する基準信号を発生
する第１の基準周波数発生手段と、前記基準信号を受けて周波数をてい倍する手段を有し、
前記基準信号の周期で位相が一致するそれぞれ異なる周
波数の正弦波信号である複数の第２の基準周波数信号を
出力させる複数の第２の基準周波数発生手段と、遅延回路を有し、前記第１の基準信号を受けて、最終出
力で変化する最小の単位周波数の持つ周期と同じ周期と
なる分周比で分周し、周波数設定データの変更開始後あ
るいは周波数設定データの変更完了を示す周波数切換信
号を受領後、前記分周出力に基づいて前記基準信号を遅
延させて前記複数の第２の基準周波数信号の全ての位相
が一致する時刻でタイミングパルスを出力するタイミン
グパルス発生手段と、前記複数の第２の基準周波数信号のうちの１つを指定し
た周波数設定データを前記タイミング回路から出力され
るタイミングパルスの受領時まで保持して前記受領時に
前記周波数設定データの変更による新たな周波数設定デ
ータに書換えるレジスタと、前記レジスタに書換えられた時点で、前記複数の第２の
基準周波数信号のうちの前記指定した新たな周波数設定
データに対応した信号を選択する選択スイッチと、前記第１の基準周波数発生手段が発生する前記基準信号
に位相同期した第３の基準周波数を発生する第３の基準
周波数発生手段と、前記第３の基準周波数発生手段の出力信号と前記選択ス
イッチの出力信号とを混合して出力するミキサと、前記ミキサの出力信号を分周して出力する分周器とを備
えた周波数シンセサイザ。
【請求項２】第１の基準周波数を有する基準信号を発生
する第１の基準周波数発生手段と、前記基準信号を受け
て周波数をてい倍する手段を有し、前記基準信号の周期
で位相が一致するそれぞれ異なる周波数の正弦波信号で
ある複数の第２の基準周波数信号を出力させる複数の第
２の基準周波数発生手段と、遅延回路を有し、制御信号を受けて前記基準信号を分周
して周期Ｔ _ｑを発生させ、周波数設定データの変更開始
後あるいは周波数設定データの変更完了を示す周波数切
換信号を受領後、前記分周出力に基づいて前記基準信号
を遅延させて前記複数の第２の基準周波数信号の全ての
位相が一致する時刻でタイミングパルスを出力するタイ
ミングパルス発生手段と、前記複数の第２の基準周波数信号のうちの１つを指定し
た周波数設定データを前記タイミング回路から出力され
るタイミングパルスの受領時まで保持して前記受領時に
前記周波数設定データの変更による新たな周波数設定デ
ータに書換えるレジスタと、前記レジスタに書換えられた時点で、前記複数の第２の
基準周波数信号のうちの前記指定した新たな周波数設定
データに対応した信号を選択する選択スイッチと、前記第１の基準周波数発生手段が発生する前記基準信号
に位相同期した第３の基準周波数を発生する第３の基準
周波数発生手段と、前記第３の基準周波数発生手段の出力信号と前記選択ス
イッチの出力信号とを混合して出力するミキサと、前記ミキサの出力信号を分周して出力する分周器と、任意の周波数変化ｆ _ｑを与え時間Ｔ _ｑ経過後に変化前の
周波数へ戻すことによってθ _ｑ＝２πｆ _ｑＴ _ｑを満足す
る位相変化θ _ｑを得るためにタイミングパルス発生手段
の分周比を制御して一定の周期Ｔ _ｑを発生させて、前記
レジスタに送出する周波数設定データを変化させる制御
回路とを備えた周波数シンセサイザ。
【請求項３】第１の基準周波数を有する基準信号を発生
する第１の基準周波数発生手段と、前記基準信号を受けて周波数をてい倍する手段を有し、
前記基準信号の周期で位相が一致するそれぞれ異なる周
波数の正弦波信号である複数の第２の基準周波数信号を
出力させる複数の第２の基準周波数発生手段と、遅延回路を有し、制御信号を受けて前記基準信号を分周
して周期Ｔ _ｑを発生させ、周波数設定データの変更開始
後あるいは周波数設定データの変更完了を示す周波数切
換信号を受領後、前記分周出力に基づいて前記基準信号
を遅延させて前記複数の第２の基準周波数信号の全ての
位相が一致する時刻でタイミングパルスを出力するタイ
ミングパルス発生手段と、前記複数の第２の基準周波数信号のうちの１つを指定し
た周波数設定データを前記タイミング回路から出力され
るタイミングパルスの受領時まで保持して前記受領時に
前記周波数設定データの変更による新たな周波数設定デ
ータに書換えるレジスタと、前記レジスタに書換えられた時点で、前記複数の第２の
基準周波数信号のうちの前記指定した新たな周波数設定
データに対応した信号を選択する選択スイッチと、前記第１の基準周波数発生手段が発生する前記基準信号
に位相同期した第３の基準周波数を発生する第３の基準
周波数発生手段と、前記第３の基準周波数発生手段の出力信号と前記選択ス
イッチの出力信号とを混合して出力するミキサと、前記ミキサの出力信号を分周して出力する分周器と、任意の周波数変化ｆ _ｑを与え時間Ｔ _ｑ経過後に変化前の
周波数へ戻すことによってθ _ｑ＝２πｆ _ｑＴ _ｑを満足す
る位相変化θ _ｑを得るためにタイミングパルス発生手段
の分周比を制御して一定の周期Ｔ _ｑを発生させて、前記
レジスタに送出する周波数設定データを変化させる制御
回路と、前記分周器から得られる出力信号の位相と前記第１の基
準周波数発生手段の出力信号の位相に同期した同一周波
数の信号との位相との差を検出して出力する位相比較器
を備え、前記制御回路は前記位相比較器の出力を一定の値にした
い場合に周波数設定データを変更して前記位相比較器の
出力にビート信号を発生させ、前記位相比較器の出力が
前記一定の値になったとき、前記周波数設定データを戻
すことを特徴とする周波数シンセサイザ。