JPH09214336A - 二重比較形シンセサイザ発振器 - Google Patents
二重比較形シンセサイザ発振器Info
- Publication number
- JPH09214336A JPH09214336A JP8018522A JP1852296A JPH09214336A JP H09214336 A JPH09214336 A JP H09214336A JP 8018522 A JP8018522 A JP 8018522A JP 1852296 A JP1852296 A JP 1852296A JP H09214336 A JPH09214336 A JP H09214336A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- output
- controlled oscillator
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 周波数の上限が制限されるとシンセサイザ発
振器を得る。 【解決手段】 水晶発振器１１1，１１2の周波数ｆ１，
ｆ３と電圧制御発振器１９の出力ｆ２（ｆ1＞ｆ2＞
ｆ3）とを乗算１４1，１４2し、ローパスフィルタ１
５1，１５2で周波数（ｆ1−ｆ2），（ｆ3−ｆ2）を検出
し、この周波数をプログラマブルデバイダ１６1，１６2
で１／ｎ，１／ｍに分周し、その周波数を周波数比較器
１７で比較し、その周波数の差をローパスフィルタ１８
で電圧に替えて電圧制御発振器１９を制御する。出力ｆ
２は（ｍ・ｆ１＋ｎｆ３）／（ｎ−ｍ）となるので、プ
ログラマムデバイダ１６1，１６2の分周比ｎ，ｍを大き
くすることなく、高い周波数ｆ２を出力できる。
振器を得る。 【解決手段】 水晶発振器１１1，１１2の周波数ｆ１，
ｆ３と電圧制御発振器１９の出力ｆ２（ｆ1＞ｆ2＞
ｆ3）とを乗算１４1，１４2し、ローパスフィルタ１
５1，１５2で周波数（ｆ1−ｆ2），（ｆ3−ｆ2）を検出
し、この周波数をプログラマブルデバイダ１６1，１６2
で１／ｎ，１／ｍに分周し、その周波数を周波数比較器
１７で比較し、その周波数の差をローパスフィルタ１８
で電圧に替えて電圧制御発振器１９を制御する。出力ｆ
２は（ｍ・ｆ１＋ｎｆ３）／（ｎ−ｍ）となるので、プ
ログラマムデバイダ１６1，１６2の分周比ｎ，ｍを大き
くすることなく、高い周波数ｆ２を出力できる。
Description
【０００１】
【発明の属する技術分野】本発明は、通信，計測分野に
使用する二重比較形シンセサイザ発振器に関する。
使用する二重比較形シンセサイザ発振器に関する。
【０００２】
【従来の技術】シンセサイザ発振器は、目的とする基準
周波数を作るために、基準となる水晶発振器の周波数を
逓倍したり、幾つかの基準周波数を組み合わせて別の基
準周波数を作るものである。シンセサイザ発振器として
は、ＰＬＬ方式が一般化されている。
周波数を作るために、基準となる水晶発振器の周波数を
逓倍したり、幾つかの基準周波数を組み合わせて別の基
準周波数を作るものである。シンセサイザ発振器として
は、ＰＬＬ方式が一般化されている。
【０００３】図１０はＰＬＬ方式の基本的な直接法によ
るシンセサイザ発振器を示すもので、電圧制御発振器５
の出力信号ｆ２をプログラマブルデバイダ（分周器）６
で１／ｍに分周し、位相比較器３で水晶発振器１の出力
信号ｆ１と周波数及び位相を比較し、その出力を低域フ
ィルタ４で平滑した電圧で電圧制御発振器５を制御す
る。電圧制御発振器の出力信号ｆ２＝ｍｆ１となる。
るシンセサイザ発振器を示すもので、電圧制御発振器５
の出力信号ｆ２をプログラマブルデバイダ（分周器）６
で１／ｍに分周し、位相比較器３で水晶発振器１の出力
信号ｆ１と周波数及び位相を比較し、その出力を低域フ
ィルタ４で平滑した電圧で電圧制御発振器５を制御す
る。電圧制御発振器の出力信号ｆ２＝ｍｆ１となる。
【０００４】また、図１１に示すように、水晶発振器１
と位相比較器３の間に周波数を１／ｎに分周するプログ
ラマブルデバイダ２を接続すると、電圧制御発振器の出
力信号ｆ２＝（ｍ／ｎ）ｆ１となる。
と位相比較器３の間に周波数を１／ｎに分周するプログ
ラマブルデバイダ２を接続すると、電圧制御発振器の出
力信号ｆ２＝（ｍ／ｎ）ｆ１となる。
【０００５】
【発明が解決しようとする課題】上記シンセサイザ発振
器において、出力信号ｆ２の周波数を高くすると、プロ
グラマブルデバイダ６の動作周波数も上げなければなら
ない。通常プログラマブルデバイダ６はディジタル回路
で構成されるが、高速のもの、あるいは分周比が大きい
ものは、技術的に困難であり、これがシンセサイザ発振
器の周波数の上限を制限している。
器において、出力信号ｆ２の周波数を高くすると、プロ
グラマブルデバイダ６の動作周波数も上げなければなら
ない。通常プログラマブルデバイダ６はディジタル回路
で構成されるが、高速のもの、あるいは分周比が大きい
ものは、技術的に困難であり、これがシンセサイザ発振
器の周波数の上限を制限している。
【０００６】プログラムデバイダ６の分周比を大きくす
ることなく出力周波数を高くする方法として、プログラ
マブルデバイダ６に入力する周波数を、局部発振器とミ
キサを用いて低減させるミキシング法、あるいはプリス
ケーラで分割するプリスケーラ法がある。しかしこれら
の回路は構成が複雑になる。
ることなく出力周波数を高くする方法として、プログラ
マブルデバイダ６に入力する周波数を、局部発振器とミ
キサを用いて低減させるミキシング法、あるいはプリス
ケーラで分割するプリスケーラ法がある。しかしこれら
の回路は構成が複雑になる。
【０００７】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、簡単
な構成でプログラムデバイダの動作周波数を下げること
ができ、動作周波数を高くすることができる二重比較型
シンセサイザ発振器を提供することにある。
てなされたものであり、その目的とするところは、簡単
な構成でプログラムデバイダの動作周波数を下げること
ができ、動作周波数を高くすることができる二重比較型
シンセサイザ発振器を提供することにある。
【０００８】
【課題を解決するための手段】本発明の二重比較形シン
セサイザ発振器は、電圧制御発振器の出力をそれぞれ２
つの基準クロックと比較し、各周波数の差成分を検出す
る第１、第２の周波数の差成分検出回路と、前記各周波
数の差成分をそれぞれ設定された異なる分周比で分周す
る第１、第２の分周手段と、前記各分周された周波数を
比較しその周波数差に比例した電圧信号を作り前記電圧
制御発振器を制御する回路とからなる。
セサイザ発振器は、電圧制御発振器の出力をそれぞれ２
つの基準クロックと比較し、各周波数の差成分を検出す
る第１、第２の周波数の差成分検出回路と、前記各周波
数の差成分をそれぞれ設定された異なる分周比で分周す
る第１、第２の分周手段と、前記各分周された周波数を
比較しその周波数差に比例した電圧信号を作り前記電圧
制御発振器を制御する回路とからなる。
【０００９】または、水晶発振器の出力をそれぞれ異な
る分周比で分周する第１、第２の分周手段と、電圧制御
発振器の出力をそれぞれ前記第１、第２の分周手段から
の周波数と比較し、各周波数の差成分を検出する第１、
第２の周波数の差成分検出回路と、前記各周波数の差成
分を各ディジタル信号に変換する第１、第２のコンパレ
ータと、前記各ディジタル信号の位相差を検出する位相
比較手段と、この位相差分に比例した電圧信号を作り前
記電圧制御発振器を制御する回路とからなるものであ
る。
る分周比で分周する第１、第２の分周手段と、電圧制御
発振器の出力をそれぞれ前記第１、第２の分周手段から
の周波数と比較し、各周波数の差成分を検出する第１、
第２の周波数の差成分検出回路と、前記各周波数の差成
分を各ディジタル信号に変換する第１、第２のコンパレ
ータと、前記各ディジタル信号の位相差を検出する位相
比較手段と、この位相差分に比例した電圧信号を作り前
記電圧制御発振器を制御する回路とからなるものであ
る。
【００１０】あるいは、水晶発振器の出力をそれぞれ設
定された異なる分周比で分周する第１、第２の分周手段
と、電圧制御発振器の出力を前記第１の分周手段からの
周波数と比較しその周波数の差成分を検出する第１の周
波数の差成分検出回路と、前記電圧制御発振器の出力を
９０位相シフトした信号を前記第２の分周手段からの周
波数と比較しその周波数の差成分を検出する第２の周波
数の差成分検出回路と、前記第１、第２の周波数の差成
分を各ディジタル信号に変換する第１、第２のコンパレ
ータと、前記各ディジタル信号の位相差分を検出する位
相比較手段と、この位相差分に比例した電圧信号を作り
前記電圧制御発振器を制御する回路とで構成する。
定された異なる分周比で分周する第１、第２の分周手段
と、電圧制御発振器の出力を前記第１の分周手段からの
周波数と比較しその周波数の差成分を検出する第１の周
波数の差成分検出回路と、前記電圧制御発振器の出力を
９０位相シフトした信号を前記第２の分周手段からの周
波数と比較しその周波数の差成分を検出する第２の周波
数の差成分検出回路と、前記第１、第２の周波数の差成
分を各ディジタル信号に変換する第１、第２のコンパレ
ータと、前記各ディジタル信号の位相差分を検出する位
相比較手段と、この位相差分に比例した電圧信号を作り
前記電圧制御発振器を制御する回路とで構成する。
【００１１】また、前記第１、第２のコンパレータと位
相比較手段との間には、異なる分周比に設定される第
３、第４の分周手段を設けるとよい。
相比較手段との間には、異なる分周比に設定される第
３、第４の分周手段を設けるとよい。
【００１２】
実施の形態１ 図１に２つの水晶発振器を用いた２重比較形シンセサイ
ザ発振器を示す。同図において、１１1，１１2は周波数
ｆ１，ｆ３を出力する第１、第２の水晶発振器、１９は
出力信号ｆ２を出力する電圧制御発振器で、各周波数は
ｆ１＞ｆ２＞ｆ３の関係にある。１４1および１４2は周
波数ｆ１とｆ２およびｆ２とｆ３から周波数ｆ１±ｆ２
およびｆ２±ｆ３を出力する乗算器、１５1および１５2
は乗算器１４1および１４2の出力から周波数差成分ｆ１
−ｆ２およびｆ２−ｆ３の正弦波を出力するローパスフ
ィルタ、１６1および１６2はローパスフィルタ１５1お
よび１５2からの周波数を設定により１／ｎおよび１／
ｍに分周するプログラマブルデバイタ、１７はプログラ
マブルデバイタ１６1，１６2からの信号ｆＸ，ｆＹを比
較する周波数比較器、１８は周波数比較器１７からの周
波数差を電圧に変えて電圧制御発振器１９を制御するロ
ーパスフィルタである。図２に電圧制御発振器の特性を
示す。
ザ発振器を示す。同図において、１１1，１１2は周波数
ｆ１，ｆ３を出力する第１、第２の水晶発振器、１９は
出力信号ｆ２を出力する電圧制御発振器で、各周波数は
ｆ１＞ｆ２＞ｆ３の関係にある。１４1および１４2は周
波数ｆ１とｆ２およびｆ２とｆ３から周波数ｆ１±ｆ２
およびｆ２±ｆ３を出力する乗算器、１５1および１５2
は乗算器１４1および１４2の出力から周波数差成分ｆ１
−ｆ２およびｆ２−ｆ３の正弦波を出力するローパスフ
ィルタ、１６1および１６2はローパスフィルタ１５1お
よび１５2からの周波数を設定により１／ｎおよび１／
ｍに分周するプログラマブルデバイタ、１７はプログラ
マブルデバイタ１６1，１６2からの信号ｆＸ，ｆＹを比
較する周波数比較器、１８は周波数比較器１７からの周
波数差を電圧に変えて電圧制御発振器１９を制御するロ
ーパスフィルタである。図２に電圧制御発振器の特性を
示す。
【００１３】上記各周波数はｆ１＞ｆ２＞ｆ３，プログ
ラマブルデバイダ１６1，１６2の入力はｆ１−ｆ２，ｆ
２−ｆ３で、周波数分割比はｎ＞ｍとなっているので、
制御ループが周波数ロック状態になると電圧制御発振器
１９の出力ｆ２は（１）式となる。
ラマブルデバイダ１６1，１６2の入力はｆ１−ｆ２，ｆ
２−ｆ３で、周波数分割比はｎ＞ｍとなっているので、
制御ループが周波数ロック状態になると電圧制御発振器
１９の出力ｆ２は（１）式となる。
【００１４】
【数１】
【００１５】図３に周波数比較器１７の回路例を示す。
同図において、Ｄ1，Ｄ2は入力信号ｆＸ，ｆＹを微分す
る微分回路、Ｑ１，Ｑ２は微分信号Ａ，Ｂで駆動される
トランジスタで、Ｑ１のコレクタは電源ＶCCに、Ｑ２の
エミッタは０Ｖに接続され、Ｑ１のエミッタとＱ２のコ
レクタは抵抗Ｒ，Ｒを介して接続され、抵抗Ｒ，Ｒの接
続点から周波数比較信号を出力するようになっている。
同図において、Ｄ1，Ｄ2は入力信号ｆＸ，ｆＹを微分す
る微分回路、Ｑ１，Ｑ２は微分信号Ａ，Ｂで駆動される
トランジスタで、Ｑ１のコレクタは電源ＶCCに、Ｑ２の
エミッタは０Ｖに接続され、Ｑ１のエミッタとＱ２のコ
レクタは抵抗Ｒ，Ｒを介して接続され、抵抗Ｒ，Ｒの接
続点から周波数比較信号を出力するようになっている。
【００１６】しかして、図４に示すように、入力信号ｆ
Ｘ，ｆＹは微分回路Ｄ1，Ｄ2で微分され、それぞれ一定
のパルス巾の信号Ａ，Ｂとなり、トランジスタＱ１，Ｑ
２をドライブするので、抵抗ＲとＲの接続点から周波数
差信号ＦＤが出力する。この出力信号ＦＤは信号ｆＸ，
ｆＹの周波数差に比例して変化し、ローパスフィルタ１
８を通すことで電圧制御発振器１９の制御電圧が得られ
る。したがって、この制御電圧で電圧制御発振器１９を
制御することで上記（１）式が成立する。
Ｘ，ｆＹは微分回路Ｄ1，Ｄ2で微分され、それぞれ一定
のパルス巾の信号Ａ，Ｂとなり、トランジスタＱ１，Ｑ
２をドライブするので、抵抗ＲとＲの接続点から周波数
差信号ＦＤが出力する。この出力信号ＦＤは信号ｆＸ，
ｆＹの周波数差に比例して変化し、ローパスフィルタ１
８を通すことで電圧制御発振器１９の制御電圧が得られ
る。したがって、この制御電圧で電圧制御発振器１９を
制御することで上記（１）式が成立する。
【００１７】実施の形態２ 図５に水晶発振器を単一とした二重比較型シンセサイザ
発振器の回路を示す。同図において、２１は水晶発振
器、２２1および２２2は水晶発振器２１の周波数ｆｉを
それぞれ分周比Ｃ１およびＣ２で分周して矩形波の信号
ｆ１およびｆ３を出力するプログラマブルデバイダ、２
９は出力信号ｆ２を出力する電圧制御発振器で、各信号
の周波数は、ｆ１＞ｆ２＞ｆ３の関係にある。２３1お
よび２３2はそれぞれ周波数ｆ１とｆ２およびｆ２とｆ
３を乗算し信号Ａ（＝ｆ１±ｆ２）およびＢ（＝ｆ２±
ｆ３）を出力する乗算器、２４1および２４2は信号Ａお
よび信号Ｂから周波数差成分（ｆ１−ｆ２）および（ｆ
２−ｆ３）の正弦波信号ＣおよびＤをうるローパスフィ
ルタ、２６1および２６2は正弦波信号ＣおよびＤをディ
ジタル化し、ディジタル信号ＥおよびＦを出力するコン
パレータ、２７は信号ＥとＦとの位相を比較するディジ
タル形の位相比較器、２８は移相比較器２７からの位相
差信号を電圧信号Ｇに変えて電圧制御発振器２９を制御
するローパスフィルタである。
発振器の回路を示す。同図において、２１は水晶発振
器、２２1および２２2は水晶発振器２１の周波数ｆｉを
それぞれ分周比Ｃ１およびＣ２で分周して矩形波の信号
ｆ１およびｆ３を出力するプログラマブルデバイダ、２
９は出力信号ｆ２を出力する電圧制御発振器で、各信号
の周波数は、ｆ１＞ｆ２＞ｆ３の関係にある。２３1お
よび２３2はそれぞれ周波数ｆ１とｆ２およびｆ２とｆ
３を乗算し信号Ａ（＝ｆ１±ｆ２）およびＢ（＝ｆ２±
ｆ３）を出力する乗算器、２４1および２４2は信号Ａお
よび信号Ｂから周波数差成分（ｆ１−ｆ２）および（ｆ
２−ｆ３）の正弦波信号ＣおよびＤをうるローパスフィ
ルタ、２６1および２６2は正弦波信号ＣおよびＤをディ
ジタル化し、ディジタル信号ＥおよびＦを出力するコン
パレータ、２７は信号ＥとＦとの位相を比較するディジ
タル形の位相比較器、２８は移相比較器２７からの位相
差信号を電圧信号Ｇに変えて電圧制御発振器２９を制御
するローパスフィルタである。
【００１８】図６にプログラマブルデバイダ２２1，２
２2の分周比Ｃ1＝４，Ｃ2＝５とした場合のタイムチャ
ートを示す。ＰＬＬのフェーズロック状態では、電圧制
御発振器２９の出力ｆ２は水晶発振器２１の出力信号を
４．５分周した周波数となる。
２2の分周比Ｃ1＝４，Ｃ2＝５とした場合のタイムチャ
ートを示す。ＰＬＬのフェーズロック状態では、電圧制
御発振器２９の出力ｆ２は水晶発振器２１の出力信号を
４．５分周した周波数となる。
【００１９】図１の場合、信号ｆ１，ｆ３は同期してい
ないため位相比較が行えず、周波数比較を行っている
が、図５においては、同一のクロックを分周し信号ｆ
１，ｆ３としているので、位相比較器の使用が可能とな
り、電圧制御発振器の周波数の誤差が少なくなる。ま
た、図５においては、コンパレータ２６1，２６2の後に
それぞれプログラマブルデバイダを入れることにより任
意の周波数出力が得られる。
ないため位相比較が行えず、周波数比較を行っている
が、図５においては、同一のクロックを分周し信号ｆ
１，ｆ３としているので、位相比較器の使用が可能とな
り、電圧制御発振器の周波数の誤差が少なくなる。ま
た、図５においては、コンパレータ２６1，２６2の後に
それぞれプログラマブルデバイダを入れることにより任
意の周波数出力が得られる。
【００２０】実施の形態３ 図７は乗算器の替わりに排他的論理和回路（ＥＸ−ＯＲ
回路）を使用した例である。同図において、３１は水晶
発振器、３２1，３２2は水晶発振器の周波数ｆｉを分周
して矩形波の信号ｆ１，ｆ３をうるプログラマブルデバ
イダ、３９は信号ｆ２を出力する電圧制御発振器、４０
は信号ｆ２の位相を９０度変化させた信号ｆ２’を出力
する９０°位相シフト回路、３３1および３３2はそれぞ
れ信号ｆ１とｆ２およびｆ３とｆ２’が入力し、ｆ１と
ｆ２の差の信号ｆＸおよびｆ３とｆ２’の差の信号ｆＹ
を出力するＥＸ−ＯＲ回路、３４1および３４2は信号ｆ
ＸおよびｆＹを正弦波信号に替えるローパスフィルタ、
３５1および３５2はローパスフィルタからの正弦波信号
をディジタル信号ｆＸ’およびｆＹ’に変えるコンパレ
ータ、３６1および３６2は信号ｆＸ’およびｆＹ’を分
周するプログラマブルデバイダ、３７は分周器３６1，
３６2からの信号が入力する位相比較用のＥＸ−ＯＲ回
路、３８はＥＸ−ＯＲ回路３７からの位相差信号ｆＸＹ
を電圧ＶCNTに変えて電圧制御発振器３９を制御するロ
ーパスフィルタである。
回路）を使用した例である。同図において、３１は水晶
発振器、３２1，３２2は水晶発振器の周波数ｆｉを分周
して矩形波の信号ｆ１，ｆ３をうるプログラマブルデバ
イダ、３９は信号ｆ２を出力する電圧制御発振器、４０
は信号ｆ２の位相を９０度変化させた信号ｆ２’を出力
する９０°位相シフト回路、３３1および３３2はそれぞ
れ信号ｆ１とｆ２およびｆ３とｆ２’が入力し、ｆ１と
ｆ２の差の信号ｆＸおよびｆ３とｆ２’の差の信号ｆＹ
を出力するＥＸ−ＯＲ回路、３４1および３４2は信号ｆ
ＸおよびｆＹを正弦波信号に替えるローパスフィルタ、
３５1および３５2はローパスフィルタからの正弦波信号
をディジタル信号ｆＸ’およびｆＹ’に変えるコンパレ
ータ、３６1および３６2は信号ｆＸ’およびｆＹ’を分
周するプログラマブルデバイダ、３７は分周器３６1，
３６2からの信号が入力する位相比較用のＥＸ−ＯＲ回
路、３８はＥＸ−ＯＲ回路３７からの位相差信号ｆＸＹ
を電圧ＶCNTに変えて電圧制御発振器３９を制御するロ
ーパスフィルタである。
【００２１】図８にプログラマブルデバイダ３６1，３
６2の分周比Ｃ1，Ｃ2が１の場合のタイミングチャート
を示す。同図から明らかなようにＥＸ−ＯＲ回路３
３1，３３2，３７の出力は乗算器と同様に機能する。信
号ｆ２’の位相をｆ２より９０度シフトさせてあるの
で、ＰＬＬのフェーズロック状態ではコンパレータ３５
1と３５2の出力信号ｆＸ’とｆＹ’の位相は９０°相違
し、位相比較用ＥＸ−ＯＲ回路３７の出力信号ｆＸＹの
デューティサイクル５０％となり、ローパスフィルタ３
８の出力電圧ＶCNTはＶCC／２となる。電圧制御発振器
３９の特性を図９に示す。
６2の分周比Ｃ1，Ｃ2が１の場合のタイミングチャート
を示す。同図から明らかなようにＥＸ−ＯＲ回路３
３1，３３2，３７の出力は乗算器と同様に機能する。信
号ｆ２’の位相をｆ２より９０度シフトさせてあるの
で、ＰＬＬのフェーズロック状態ではコンパレータ３５
1と３５2の出力信号ｆＸ’とｆＹ’の位相は９０°相違
し、位相比較用ＥＸ−ＯＲ回路３７の出力信号ｆＸＹの
デューティサイクル５０％となり、ローパスフィルタ３
８の出力電圧ＶCNTはＶCC／２となる。電圧制御発振器
３９の特性を図９に示す。
【００２２】水晶発振器３１の発振周波数をｆｉ，電圧
制御発振器の出力をｆ0、プログラマブルデバイダ３
２1，３２2，３６1，３６2の分周比をＣ１，Ｃ２，Ｃ
３，Ｃ４とするとＰＬＬフェーズロック状態にて（２）
式が成立する。
制御発振器の出力をｆ0、プログラマブルデバイダ３
２1，３２2，３６1，３６2の分周比をＣ１，Ｃ２，Ｃ
３，Ｃ４とするとＰＬＬフェーズロック状態にて（２）
式が成立する。
【００２３】
【数２】
【００２４】図７において、周波数ｆ１＞ｆ２＞ｆ３と
仮定したが、この場合、ｆ２＞ｆ１＞ｆ３でも動作可能
であり、これにより水晶発振器３１の出力ｆｉより電圧
制御発振器３９の出力ｆ0を高くすることが可能であ
る。また、分周比Ｃ１，Ｃ２を固定とし、Ｃ３，Ｃ４を
変化させることで、電圧制御発振器３９の出力周波数ｆ
２の制御が可能である。これはプログラマブルデバイダ
３２1，３２2は高速で動作する必要があるがプログラマ
ブルデバイダ３６1，３６2は動作周波数を下げることが
可能であり、プログラマブルデバイダが動作周波数を制
限する要因であることに対する利点である。
仮定したが、この場合、ｆ２＞ｆ１＞ｆ３でも動作可能
であり、これにより水晶発振器３１の出力ｆｉより電圧
制御発振器３９の出力ｆ0を高くすることが可能であ
る。また、分周比Ｃ１，Ｃ２を固定とし、Ｃ３，Ｃ４を
変化させることで、電圧制御発振器３９の出力周波数ｆ
２の制御が可能である。これはプログラマブルデバイダ
３２1，３２2は高速で動作する必要があるがプログラマ
ブルデバイダ３６1，３６2は動作周波数を下げることが
可能であり、プログラマブルデバイダが動作周波数を制
限する要因であることに対する利点である。
【００２５】
【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００２６】（１）ミキシング法のような局部発振器、
ミキサあるいはプリスケーラなどが不要であり、構成が
簡単になる。
ミキサあるいはプリスケーラなどが不要であり、構成が
簡単になる。
【００２７】（２）プログラマブルデバイダの動作周波
数を下げることが可能であり、動作周波数を高くするこ
とが可能である。
数を下げることが可能であり、動作周波数を高くするこ
とが可能である。
【００２８】（３）発振出力を整数倍以外にすることも
可能である。
可能である。
【図１】実施の形態１にかかるシンセサイザ発振器例を
示すブロック回路図。
示すブロック回路図。
【図２】電圧制御発振器の特性図。
【図３】周波数比較回路例を示すブロック回路図。
【図４】同、周波数比較回路の各部信号を示すタイミン
グチャート。
グチャート。
【図５】実施の形態２にかかるシンセサイザ発振器例を
示すブロック回路図。
示すブロック回路図。
【図６】同、シンセサイザ発振器の各部信号を示すタイ
ミングチャート。
ミングチャート。
【図７】実施の形態３にかかるシンセサイザ発振器例を
示すブロック回路図。
示すブロック回路図。
【図８】同、シンセサイザ発振器の各部信号を示すタイ
ミングチャート。
ミングチャート。
【図９】同、電圧制御発振器の特性を示す。
【図１０】シンセサイザ発振器の基本構成を示すブロッ
ク図。
ク図。
【図１１】従来例を示すブロック回路図。
１，１１，２１，３１…水晶発振器 ２，６，１６，２２，３２，３６…プログラマブルデバ
イダ（分周器） ３，２７…位相比較器 ４，１５，１８，２４，２８，３４，３８…ローパスフ
ィルタ ５，１９，２９，３９…電圧制御発振器 １４，２３…乗算器 １７…周波数比較器 ２６，３５…コンパレータ ３３，３７…排他的論理和回路（ＥＸ−ＯＲ回路） ４０…９０度位相シフト回路
イダ（分周器） ３，２７…位相比較器 ４，１５，１８，２４，２８，３４，３８…ローパスフ
ィルタ ５，１９，２９，３９…電圧制御発振器 １４，２３…乗算器 １７…周波数比較器 ２６，３５…コンパレータ ３３，３７…排他的論理和回路（ＥＸ−ＯＲ回路） ４０…９０度位相シフト回路
Claims (4)
- 【請求項１】 電圧制御発振器の出力をそれぞれ２つの
基準クロックと比較し、各周波数の差成分を検出する第
１、第２の周波数の差成分検出回路と、 前記各周波数の差成分をそれぞれ設定された異なる分周
比で分周する第１、第２の分周手段と、 前記各分周された周波数を比較しその周波数差に比例し
た電圧信号を作り前記電圧制御発振器を制御する回路
と、 からなることを特徴とする二重比較形シンセサイザ発振
器。 - 【請求項２】 水晶発振器の出力をそれぞれ異なる分周
比で分周する第１、第２の分周手段と、 電圧制御発振器の出力をそれぞれ前記第１、第２の分周
手段からの周波数と比較し、各周波数の差成分を検出す
る第１、第２の周波数の差成分検出回路と、 前記各周波数の差成分を各ディジタル信号に変換する第
１、第２のコンパレータと、 前記各ディジタル信号の位相差を検出する位相比較手段
と、 この位相差分に比例した電圧信号を作り前記電圧制御発
振器を制御する回路と、 からなることを特徴とする二重比較形シンセサイザ発振
器。 - 【請求項３】 水晶発振器の出力をそれぞれ設定された
異なる分周比で分周する第１、第２の分周手段と、 電圧制御発振器の出力を前記第１の分周手段からの周波
数と比較しその周波数の差成分を検出する第１の周波数
の差成分検出回路と、 前記電圧制御発振器の出力を９０位相シフトした信号を
前記第２の分周手段からの周波数と比較しその周波数の
差成分を検出する第２の周波数の差成分検出回路と、 前記第１、第２の周波数の差成分を各ディジタル信号に
変換する第１、第２のコンパレータと、 前記各ディジタル信号の位相差分を検出する位相比較手
段と、 この位相差分に比例した電圧信号を作り前記電圧制御発
振器を制御する回路と、 からなることを特徴とする二重比較形シンセサイザ発振
器。 - 【請求項４】 請求項２又は３において、第１，第２の
コンパレータと位相比較手段との間に、それぞれ異なる
分周比に設定される第３、第４の分周手段を設けたこと
を特徴とする二重比較形シンセサイザ発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8018522A JPH09214336A (ja) | 1996-02-05 | 1996-02-05 | 二重比較形シンセサイザ発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8018522A JPH09214336A (ja) | 1996-02-05 | 1996-02-05 | 二重比較形シンセサイザ発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09214336A true JPH09214336A (ja) | 1997-08-15 |
Family
ID=11973969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8018522A Pending JPH09214336A (ja) | 1996-02-05 | 1996-02-05 | 二重比較形シンセサイザ発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09214336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10389370B2 (en) | 2015-12-09 | 2019-08-20 | Megachips Corporation | Frequency calibration circuit and frequency calibration method |
-
1996
- 1996-02-05 JP JP8018522A patent/JPH09214336A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10389370B2 (en) | 2015-12-09 | 2019-08-20 | Megachips Corporation | Frequency calibration circuit and frequency calibration method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0800276A1 (en) | A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| US6933791B2 (en) | Frequency synthesizing circuit having a frequency multiplier for an output PLL reference signal | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JPH09214336A (ja) | 二重比較形シンセサイザ発振器 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| US6628345B1 (en) | Automatic frequency tuning circuit | |
| JP2619663B2 (ja) | フェーズ・ロックド・ループ | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
| JPS6333739B2 (ja) | ||
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPS62171228A (ja) | デジタルｐｌｌ回路 | |
| JPH0993232A (ja) | クロック乗換回路 | |
| JPH09246967A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| Stork | A New Architecture of Digital Frequency Synthesizer | |
| JPS6338329A (ja) | マイクロ波シンセサイザ | |
| JPH01106523A (ja) | 位相同期信号発生器 | |
| JPS63308413A (ja) | 位相同期ル−プ回路 |