KR0138220B1 - 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 - Google Patents

위상동기루프회로의 클럭지연보상 및 듀티제어 장치

Info

Publication number
KR0138220B1
KR0138220B1 KR1019940039868A KR19940039868A KR0138220B1 KR 0138220 B1 KR0138220 B1 KR 0138220B1 KR 1019940039868 A KR1019940039868 A KR 1019940039868A KR 19940039868 A KR19940039868 A KR 19940039868A KR 0138220 B1 KR0138220 B1 KR 0138220B1
Authority
KR
South Korea
Prior art keywords
circuit
clock
phase
output
phase comparison
Prior art date
Application number
KR1019940039868A
Other languages
English (en)
Other versions
KR960028380A (ko
Inventor
이승영
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940039868A priority Critical patent/KR0138220B1/ko
Priority to US08/464,324 priority patent/US5568078A/en
Priority to CN95121182A priority patent/CN1067829C/zh
Publication of KR960028380A publication Critical patent/KR960028380A/ko
Application granted granted Critical
Publication of KR0138220B1 publication Critical patent/KR0138220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 영상신호 수신 시스템의 디코딩부에서 위상동기루프회로의 클럭지연보상 및 듀티제어에 관한 것으로, 특히 위상비교검출회로에 입력된 두개의 입력 클럭의 위상을 비교하여, 위상비교의 결과에 따른 위상오차의 출력 결과를 얻는 위상비교 검출회로의 발진회로로 부터 출력된 기준 클럭을 분주회로에서 분주시킨 후, 여기서 출력된 클럭의 듀티비를 듀티제어회로에서 제어함으로써 위상비교 검출회로를 클럭의 듀티비에 관계없이 사용할 수 있도록 하고; 동기된 위상동기루프회로에서 고속으로 동작하는 시스템의 클럭지연보상 수정을 위한 클럭지연보상 장치에 관한것으로써, 정밀도판별, 주파수판별, 안정성판별 등을 할 때 분주회로에서 분주되어진 신호를 듀티제어회로에서 듀티비를 조절가능하게 하였으며, 지연시간의 오차는 클럭지연보상수행회로를 추가함으로써 클럭지연 문제를 해결하였다.

Description

위상동기루프회로의 클럭지연보상 및 듀티제어 장치
제 1도는 종래 위상동기루프회로의 블럭도.
제 2도는 본 발명의 위상동기루프회로의 블럭도이다.
본 발명은 영상신호 수신 시스템의 디코딩부에서 위상동기루프회로의 클럭지연보상 및 듀티제어에 관한 것으로, 특히 위상비교 검출회로에 입력된 두개의 입력 클럭의 위상을 비교하여, 위상 비교의 결과에 따른 위상 오차의 출력 결과를 얻는 위상비교 검출회로의 발진회로로 부터 출력된 기준클럭을 분주회로에서 분주시킨 후, 여기서 출력된 클럭의 듀티비를 듀티제어회로에서 제어함으로써 위상비교 검출회로를 클럭의 듀티비에 관계없이 사용할 수 있도록 하고; 동기된 위상동기루프회로에서 고속으로 동작하는 시스템의 클럭지연보상 수정을 위한 클럭지연보상 장치에 관한 것이다.
종래의 위상동기루프회로는 발진회로나 전압제어발진회로에서 출력된 클럭을 분주할 때 듀티비를 고려함으로써, 제한적으로 위상비교제어회로를 쓸수 밖에 없는 문제점이 있었을 뿐 아니라; 위상동기루프회로의 위상비교 검출회로는 위상비교검출회로로 입력되는 두개의 비교 입력클럭의 듀티비가 50%의 구형파가 아니면 안되며, 다른 위상비교검출회로는 입력되는 두개의 비교입력클럭의 듀티비가 작은 것이 좋으므로 위상비교검출회로에 입력되는 두개의 비교입력클럭의 듀티비가크면 오차의 원인이 될 수 있다. 따라서 이러한 제한적인 방법으로 위상비교 검출회로를 쓸 수 밖에 없는 문제점들이 있었다.
또한 위상비교검출회로의 비교위상차전압은 전압제어발진기를 제어함으로써 발진회로와 동기한 위상동기된 전압제어발진기의 출력 주파수를 다른 시스템에서 사용하기 위하여 1차분주, 2차분주, 다단분주 및 로직자체의 딜레이가 작용함으로써, 각 신호 출력은 각각 다른 클럭지연시간을 가진다. 이때 지연시간의 오차는 시스템이 고속으로 동작할 때 시스템의 오동작 및 정밀도 등에 문제점이 많았다.
이하 도면을 이용하여 상세히 설명하면, 종래 위상동기루프회로의 블럭도는 제 1도와 같이 도시할 수 있는 바.
비디오 시스템 내부의 발진클럭을 발생하는 발진회로(20)와, 발진회로(20)에서 발진된 기준클럭이 분주되는 분주회로(21)와; 분주회로(21)를 통과한 클럭이 입력되는 위상비교검출회로(22)와; 위상비교검출회로(22)에서 입력된 클럭을 제어 발진하는 전압제어발진기(23)와 ; 전압제어발진기(23)에서 발진된 클럭이 분주되는 분주회로(24-1)와; 여기서 분주된 클럭이 다시 위상비교 검출회로(22)를 거쳐 전압제어발진회로(23)를 통과한 클럭이 입력 분주되는 분주회로부(25)로 구성된다.
상기와 같이 구성된 종래의 위상동기루프회로는 발진회로(20)에서 발진된 기준클럭(A1)은 분주회로(21)를 통과한 후 위상비교검출회로(22)에 입력되며, 한편 전압제어발진기(23)에서 발진된 클럭(A5)은 분주되어 위상비교검출회로에 입력되어 두 신호의 입력(A2,A3)을 비교한 위상비교검출회로(22)의 위상오차출력(A4)은 전압제어 발진회로(23)를 제어하며, 그 출력(A5)은 다시 분주기(25)를 통해 위상비교검출회로(22)로 귀환한다.
이때 분주기(25)에서 (A5)와 동시에 출력된(A6,A7,A8)은 화면 수상기에 출력된다.
한편 비교위상차(A4)전압은 전압제어발진기(23)를 제어함으로써, 발진회로(20)와 동기한 위상동기된 전압제어발진기(23)의 출력주파수를 1차분주(25-1, 25-2), 2차분주(25-3)함으로써 각각마다 다른 클럭지연시간을 가지므로 이 지연시간의 오차는 시스템이 고속으로 동작할 때 시스템의 오동작 및 정밀도 등에 문제점을 가진다.
즉, 제 1도와 같은 종래의 위상동기루프회로의 위상비교검출회로를 익스클루시부_오아(EX_OR)논리회로로 설계할 때, 익스클루시브_오아(EX_OR)논리회로로 구성된 위상비교검출회로의 위상비교기는 두개의 입력단자에 입력되는 클럭의 듀티비가 50%인 구형파가 아니면 안되는 문제점을 가지며, 다른 위상비교검출회로를 알에스_플립플럽(RS_FLIP FLOP)논리회로로 설계할 때 알에스_플립플럽(RS_FLIP FLOP)논리회로로 구성된 위상비교검출회로의 위상 비교되는 두개의 입력 단자에 입력되는 클럭의 듀티비가 작을수록 좋으며, 듀티비가 크면 오차의 원인이 되는 문제점이 있다. 또다른 위상비교검출회로를 모토롤라사의 'MC4044'로 설계할 때 위상비교검출회로의 두개의 입력 단자에 입력되는 두개의 클럭의 위상이 동상으로 입력될 때 위상검출회로의 출력 클럭이 출력되지 않는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 각각에 클럭지연보상수행회로를 부가함으로써 클럭지연의 문제를 해결하고자 한것이다. 이를 도면을 이용하여 상세히 설명하면 본 발명의 위상동기루프회로의 블럭도는 제 2도와 같이 도시할 수 있는 바.
내부의 발진클럭을 발생하는 발진회로(20),와 발진회로(20)에서 발진된 출력과 외부로 부터 발진된 외부발진 클럭을 선택하는 선택회로(20-1)를 포함하여 구성하는 발진 출력부(1)와: 엘-분주회로(21-1)와, 듀티제어회로(21-2)와, 위상비교회로(22)와, 전압제어발진회로(23)와, 엠-분주회로(24-1)와, 듀티제어회로(24-2)로 구성되어 발진출력부에서 입력된 클럭을 비교제어하는 비교제어부(2)와: 전압제어발진기(23)의 출력주파수를 분주하는 엔1, 엔2, 엔3(25-1, 25-2, 25-3)로 구성된 분주회로부(3)와; 3개의 클럭지연회로(26-1, 26-2, 26-3)로 구성되어, 분주회로부(25)에서 분주된 클럭지연시간을 1주기 시간만큼의 클럭지연시간을 조정하는 클럭지연회로부(26)를 포함하여 구성한다.
상기와 같이 구성된 위상동기루프회로에서 클럭지연보상 및 듀티제어장치는, 내부 발진회로(20)에서 발진된 출력(B1)과 외부로 부터 발진된 외부발진 클럭을 선택회로(20-1)에서 선택한 후 엘-분주회로(21-1)에서 분주한 출력(B2)을 듀티제어회로(21-2)에서 듀티비를 제어하여 위상비교검출회로(22)에 입력하며, 전압제어발진기(23)에서 발진된 클럭(B7)으로 분주한 출력(B6)을 듀티제어회로(24-2)에서 듀티비를 제어하며, 위상비교검출회로(22)에서 두개의 입력신호(B3, B4)를 비교한 위상비교검출회로(22)의 위상오차출력(B5)은 전압제어 발진회로(23)를 제어하고 전압제어 발진회로(23)는 다시 엠-분주기(24-1)와 듀티제어회로(24-2)를 통해 위상비교검출회로(22)로 귀환한다.
한편 위상비교검출회로(22)의 비교위상차전압(B5)은 전압제어발진기(23)를 제어함으로써 발진회로(20)와 동기하여 위상동기된 전압제어발진기(23)의 출력주파수(B7)를 1차분주(N1,N2), 2차분주(N3)함으로써 각각마다 다른 클럭지연시간을 가지므로 전압제어발진기출력(B7)의 1주기 시간만큼의 클럭지연시간을 조정하는 클럭지연보상수행회로를 부가한다.
상술한 바와 같이, 본발명에서는 정밀도판별, 주파수판별, 안정성판별등을 할 때 분주회로에서 분주되어진 신호를 듀티제어회로에서 듀티비를 조절가능하게 함으로써 제한적으로 위상비교검출회로를 쓸 수 밖에 없는 문제점과 위상비교검출회로의 위상비교되는 두개 클럭의 듀티비를 조정하므로써 제한적으로 위상비교제어회로를 쓸 수 밖에 없는 문제점을 해결하였으며; 지연시간의 오차는 시스템이 고속으로 동작할 때 시스템의 오동작 및 정밀도 등의 문제점을 클럭지연보상수행회로를 추가함으로써 클럭 지연 문제를 해결하였다.

Claims (5)

  1. 발진클럭을 발생하는 발진회로(20)와; 발진회로(20)에서 발진된 기준 클럭이 분주되는 분주회로(21)와; 분주회로(21)를 통과한 클럭이 입력되는 위상비교검출회로(22)와; 위상비교검출회로(22)에서 입력된 클럭을 제어 발진하는 전압제어발진기(23)와; 전압제어발진기(23)에서 발진된 클럭이 분주되는 분주회로(24-1)와; 분주회로(24-1)에서 분주된 클럭이 다시 위상비교검출회로(22)를 거쳐 전압제어발진회로(23)를 통과한 클럭이 입력 분주되는 적어도 하나 이상의 분주회로의 조합으로 이루어진 분주회로부(25)를 포함하여 구성된 영상신호 수신 시스템의 위상동기루프회로에 있어서,
    상기 발진회로(20)의 출력단과 엘-분주회로(21-1)입력단 사이에 발진회로(20)에서 발진된 출력과 외부로 부터 발진된 외부발진 클럭을 선택토록 하는 선택회로(20-1)를 설치하고; 엘-분주회로(21-1)의 출력단과 위상비교회로(22)의 입력단 사이에 듀티비를 제어하기 위해 제 1 듀티제어회로(21-2)를 설치하며; 엠-분주회로(24-1)의 출력단에 제2듀티회로(24-2)를 설치하여 위상비교검출회로(22)로 출력토록 하고; 위상비교검출회로(22)의 출력에 의해 제어되는 전압제어발진기(23)의 출력주파수를 분주하는 적어도 하나 이상의 분주회로(25-1, 25-2, 25-3, ----,)의 출력단에 분주회로 각각에 대응하는 클럭지연회로(26-1, 26-2, 26-3, ---,)를 연결 포함하여 구성함을 특징으로 하는 위상동기루프회로의 클럭지연보상 및 듀티제어 장치.
  2. 제 1항에 있어서,
    제 1 듀티제어회로(21-2)는 분주회로(21-1)에서 분주한 출력을 듀티제어되도록 함을 특징으로 하는 위상동기루프회로의 클럭지연보상 및 듀티제어 장치.
  3. 제 1항에 있어서,
    제 2 듀티제얼회호(24-2)는 전압제어 발진회로(23)에서 발진된 시스템 클럭을 분주회로(24-1)가 위상비교검출회로(22)의 비교주파수에 맞도록 하기 위해, 상기 시스템 클럭에서 분주한 출력의 듀티비를 제어함을 특징으로 하는 위상동기루프회로의 클럭지연보상 및 듀티제어 장치.
  4. 제 1항에 있어서,
    상기 클럭지연회로부(26)는 분주회로부(25)에서 출력된 각각의 신호의 클럭 지연시간이 다른 것을 보상토록 함을 특징으로 하는 위상동기 루프 회로의 클럭지연보상 및 듀티제어장치.
  5. 제 1항에 있어서,
    전압제어발진회로(23)의 출력은 분주회로(24-1)와 듀티제어회로(24-2)를 통해 위상비교검출회로(22)로 귀환함을 특징으로 하는 위상동기루프회로의 클럭지연보상 및 듀티제어장치.
KR1019940039868A 1994-12-30 1994-12-30 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 KR0138220B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940039868A KR0138220B1 (ko) 1994-12-30 1994-12-30 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
US08/464,324 US5568078A (en) 1994-12-30 1995-06-05 Clock delay compensating and duty controlling apparatus of a phase-locked loop
CN95121182A CN1067829C (zh) 1994-12-30 1995-12-29 锁相环路的时钟延迟补偿及占空控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039868A KR0138220B1 (ko) 1994-12-30 1994-12-30 위상동기루프회로의 클럭지연보상 및 듀티제어 장치

Publications (2)

Publication Number Publication Date
KR960028380A KR960028380A (ko) 1996-07-22
KR0138220B1 true KR0138220B1 (ko) 1998-05-15

Family

ID=19405849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039868A KR0138220B1 (ko) 1994-12-30 1994-12-30 위상동기루프회로의 클럭지연보상 및 듀티제어 장치

Country Status (3)

Country Link
US (1) US5568078A (ko)
KR (1) KR0138220B1 (ko)
CN (1) CN1067829C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335499B1 (ko) * 1999-12-30 2002-05-08 윤종용 지연시간차를 보상하는 폐루프 아날로그 동기화 지연 시간반영 기법 구조의 클락 발생회로

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774006A (en) * 1997-02-24 1998-06-30 Motorola, Inc. Clock generator and method for generating a clock signal
JP2923882B2 (ja) * 1997-03-31 1999-07-26 日本電気株式会社 クロック供給回路を備える半導体集積回路
US6002280A (en) * 1997-04-24 1999-12-14 Mitsubishi Semiconductor America, Inc. Adaptable output phase delay compensation circuit and method thereof
US5990713A (en) * 1998-02-05 1999-11-23 Harris Corporation Adjustable phase clock circuit using the same and related methods
JPH11346145A (ja) * 1998-05-29 1999-12-14 Nec Corp 多相クロック生成回路及び方法
US6415008B1 (en) 1998-12-15 2002-07-02 BéCHADE ROLAND ALBERT Digital signal multiplier
AU6201501A (en) 2000-04-24 2001-11-07 Huawei Technologies Co., Ltd. Delay clock pulse-width adjusting circuit for intermediate frequency or high frequency
US6973145B1 (en) * 2000-09-01 2005-12-06 Ut-Battelle, Llc Digital-data receiver synchronization method and apparatus
KR100432883B1 (ko) * 2001-12-18 2004-05-22 삼성전자주식회사 클럭 듀티/스큐 보정 기능을 갖는 위상 분주 회로
JP4385602B2 (ja) * 2003-01-10 2009-12-16 セイコーエプソン株式会社 共振制御装置
CN100490541C (zh) * 2005-09-07 2009-05-20 宏芯科技股份有限公司 降低视讯应用中锁相回路晃动的方法
US20080125060A1 (en) * 2006-07-05 2008-05-29 Via Technologies, Inc. Radio Frequency Transceiver
US7869541B2 (en) * 2006-11-17 2011-01-11 Broadcom Corporation Method and system for direct and polar modulation using a two input PLL
TWI439054B (zh) * 2007-03-30 2014-05-21 Mstar Semiconductor Inc 頻率合成器及頻率合成方法
JP4438857B2 (ja) * 2007-12-11 2010-03-24 ソニー株式会社 通信システム、受信装置、および受信方法
US7885030B2 (en) * 2008-07-07 2011-02-08 International Business Machines Corporation Methods and systems for delay compensation in global PLL-based timing recovery loops
CN101635504B (zh) * 2009-08-20 2012-10-10 杭州士兰微电子股份有限公司 频率抖动电路和方法及其在开关电源中的应用
US8462907B2 (en) * 2009-11-10 2013-06-11 Futurewei Technologies, Inc. Method and apparatus to reduce wander for network timing reference distribution

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008636A (en) * 1988-10-28 1991-04-16 Apollo Computer, Inc. Apparatus for low skew system clock distribution and generation of 2X frequency clocks
US5118975A (en) * 1990-03-05 1992-06-02 Thinking Machines Corporation Digital clock buffer circuit providing controllable delay
JP3490729B2 (ja) * 1991-12-20 2004-01-26 ゼロックス・コーポレーション 階層的テンプレート突合せによる画像の忠実性強化再生
JPH06309799A (ja) * 1993-04-21 1994-11-04 Matsushita Electric Ind Co Ltd 磁気記録再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335499B1 (ko) * 1999-12-30 2002-05-08 윤종용 지연시간차를 보상하는 폐루프 아날로그 동기화 지연 시간반영 기법 구조의 클락 발생회로

Also Published As

Publication number Publication date
CN1067829C (zh) 2001-06-27
US5568078A (en) 1996-10-22
KR960028380A (ko) 1996-07-22
CN1147178A (zh) 1997-04-09

Similar Documents

Publication Publication Date Title
KR0138220B1 (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
US5789947A (en) Phase comparator
US6515519B1 (en) Semiconductor integrated circuit device
JPH04505539A (ja) 位相ロック回路及び該位相ロック回路より成る周波数逓倍器
EP0766404A2 (en) Clock generator utilizing phase locked loop circuit
US5815694A (en) Apparatus and method to change a processor clock frequency
KR100256838B1 (ko) Pll 회로와 pll 회로용 노이즈 감소 방법
JPH10322200A (ja) 位相ロック検出回路
JP2877185B2 (ja) クロック発生器
JP2000148281A (ja) クロック選択回路
JP3527593B2 (ja) フェーズド・ロックド・ループ回路
JPS63304720A (ja) 位相同期化ル−プ回路
JPH10135826A (ja) Ｐｌｌ周波数シンセサイザ
KR200188170Y1 (ko) 클럭 발생기
JP3982095B2 (ja) 位相同期回路
JPH10289032A (ja) 半導体集積回路のクロック回路
JPH05199498A (ja) クロツク発生回路
JP3248453B2 (ja) 発振装置
JPH0458614A (ja) Ｐｌｌシンセサイザ
JP3857878B2 (ja) Ｐｌｌ回路
JPH09116432A (ja) 可変周波数発生装置およびその出力周波数制御方法
JPS5964928A (ja) 集積回路
KR20000015002U (ko) 주파수호핑시스템
JPH1174788A (ja) Ｐｌｌ回路
JPH03143020A (ja) デジタルｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080506

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee