JP3857878B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路 Download PDFInfo
- Publication number
- JP3857878B2 JP3857878B2 JP2001008063A JP2001008063A JP3857878B2 JP 3857878 B2 JP3857878 B2 JP 3857878B2 JP 2001008063 A JP2001008063 A JP 2001008063A JP 2001008063 A JP2001008063 A JP 2001008063A JP 3857878 B2 JP3857878 B2 JP 3857878B2
- Authority
- JP
- Japan
- Prior art keywords
- variable frequency
- signal
- frequency divider
- phase comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＰＬＬ回路に関する。
【０００２】
【従来の技術】
従来、この種の回路は例えば「ＳＡＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶＩＥＷ」、ＶＯＬ．１０、ＮＯ．１、ＦＥＢ．１９７８の第３２頁に示されている。しかし、この回路は、位相比較器１段型（位置比較器を１段しか用いないもの）であり、基準信号の１周期中に、位相比較を１回しか行わないので、ロックアップ時間（出力信号に同期する迄の時間）が短い第１の欠点がある。
【０００３】
この欠点を解消するために、特開平１０−１３５８２２号公報が提案されている。この公報によると、位相が互いに異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力信号を分周する複数（例えば４個）の分周器と、各分周器の帰還信号と各基準信号を比較する複数の位相比較器等が設けられている。
【０００４】
【発明が解決しようとする課題】
しかし上記公報の回路では、電力消費量が大きい第２の欠点がある。本発明者が、その原因を究明したところ、複数の分周器を設けているためである事が分った。また、ロックアップ時間を更に短縮するため、基準信号の１周期中に４回位相比較をするならば、４個の分周器が必要となり電力消費量が更に大きくなる。
【０００５】
また、比較的、多くのスペースを必要とする分周器を複数個用いるので、装置が大きくなり、コストが高くなり、ＬＳＩ化が困難となる第３の欠点がある。
【０００６】
本出願人は、これらの欠点を解消するために、特願２０００−７６２５０にて出願している。この出願によると、２個の可変分周器４、９を用いて、複数回の位相比較をさせている。しかし、可変分周器９の出力側と、位相比較器ＰＣ２との間に、アップカウンタと、デコーダと、オア回路と、アンド回路等を設け、回路が複雑になる第４の欠点がある。
【０００７】
故に、本発明はこの様な従来の欠点を考慮して、ロックアップ時間が早い、電力消費量が少ない、コストが安くＬＳＩ化し易い、回路構成が簡単な、ＰＬＬ回路を提供する。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、請求項１の本発明では、位相が異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力信号を各々分周し、各帰還信号を出力する複数の可変分周器と、各帰還信号と各基準信号を位相比較し、複数の位相比較信号を出力する位相比較器を備え、前記可変分周器の内、少なくとも２つの可変分周器に対し、異なる分周データが設定される。
【０００９】
請求項２の本発明では、前記可変分周器を構成する第１可変分周器に対し、分周データＮ（Ｎは設定周波数を基準周波数で割った値）が設定される。
【００１０】
請求項３の本発明では、前記可変分周器を構成する第２可変分周器に対し、分周データＮ／ｎ（ｎは前記基準信号の総数）が設定される。
【００１１】
請求項４の本発明では、１個の前記基準信号と、前記第１可変分周器が出力する１個の前記帰還信号を位相比較する第１位相比較器を設けた。
【００１２】
請求項５の本発明では、複数の前記基準信号が加算されて入力され、前記第２可変分周器が出力する複数の前記帰還信号が直接に入力される第２位相比較器を設けた。
【００１４】
【発明の実施の形態】
以下に、図１と図２に従い、本発明の実施の形態に係るＰＬＬ回路１を説明する。図１はＰＬＬ回路１のブロック図、図２はＰＬＬ回路１に用いられる各信号のタイムチャートである。
【００１５】
これらの図に於て、発生手段２は例えば、基準発振器ＯＳＣと、固定分周器Ｍと、リング式カウンタＲＩＣ等から成る。固定分周器Ｍは例えば分周比６４で分周するものであり、基準発振器ＯＳＣとリング式カウンタＲＩＣとの間に接続されている。固定分周器Ｍは、基準発振器ＯＳＣが出力する信号（発振周波数が例えば２５．６ＭＨｚ）を１４分周した信号（周波数が４００ＫＨｚ）を、リング式カウンタＲＩＣへ出力する。
【００１６】
リング式カウンタＲＩＣは例えば、１６個のフリップフロップ（図示せず）が接続されたものであり、上記４００ＫＨｚの信号の入力に応じて、１６個の基準信号ＦＲ１〜ＦＲ１６を出力する。
【００１７】
図２に示す様に、基準信号ＦＲ２は、基準信号ＦＲ１の１／１６周期だけ、基準信号ＦＲ１より遅延する。同様に、基準信号ＦＲＡ（Ａは２から１６までの整数）は（Ａ−１）／１６周期だけ、基準信号ＦＲ１より遅延する。この様にして基準信号ＦＲ１〜ＦＲ１６の各基準周波数は、４００ＫＨｚ÷１６＝２５ＫＨｚであり、所望のチャンネル・スペース（局間周波数）に一致する。上述の様に、発生手段２は、位相が異なる複数の基準信号ＦＲ１〜ＦＲ１６を発生する。
【００１８】
基準信号ＦＲ１は、第１位相比較器ＰＣ１の１入力側に入力される。基準信号ＦＲ２〜ＦＲ１６は各々、オアゲート３の入力側に入力され、オアゲート３の出力は第２位相比較器ＰＣ２の１入力側に入力される。即ち、１個の基準信号ＦＲ１は、第１位相比較器ＰＣ１に入力され、複数の基準信号ＦＲ２〜ＦＲ１６は、オアゲート３により加算され、その加算された信号は、第２位相比較器ＰＣ２に入力される。
【００１９】
第１可変分周器４は例えば、２係数プリスケラ５と、スワロカウンタＡ１と、コースカウンタＮ１等から構成されている。２係数プリスケラ５は例えば、分周比６４又は分周比６５の分周を行うものである。スワロカウンタＡ１には第１一致回路（図示せず）が接続され、コースカウンタＮ１には第２一致回路（図示せず）が接続されている。第１可変分周器４から出力されるロード信号Ｌ１は、スワロカウンタＡ１およびコースカウンタＮ１に印加されている。
【００２０】
例えば、使用者が設定周波数キー（図示せず）に於て、１．６５ＧＨｚを設定したとする。設定周波数キーに接続された制御部６（マイクロコンピュータ等から成る）は、第１可変分周器４の分周データＮを演算し、第１可変分周器４へ出力する。即ち、Ｎ＝１．６５×１０６ＫＨｚ÷２５ＫＨｚ＝６６０００となる（基準周波数が２５ＫＨｚだから）。即ち、第１可変分周器４は、設定周波数を基準周波数で割った値、分周データＮが設定される。
【００２１】
制御部６は、上記分周データＮに基づいて、スワロカウンタＡ１の運転回数Ｋ１と、コースカウンタＮ１の運転回数Ｋ２を演算し、設定する（例えばＫ１＝１６回、Ｋ２＝１０３１回）。この様に、第１可変分周器４をパルススワロカウンタにて構成分周数が２種類だけで切り替えられるので、伝搬遅延時間を小さくでき動作速度が向上する。
【００２２】
この様に、電圧制御発振器ＶＣＯの出力信号ＶＯをＮ分周された帰還信号ＦＰ１は、第１位相比較器ＰＣ１の他の入力側に入力される。
【００２３】
第１位相比較器ＰＣ１は、上記基準信号ＦＲ１と、上記帰還信号ＦＰ１を位相比較し、位相比較信号（ポンプアップ信号Ｕ１）と、位相比較信号（ポンプダウン信号Ｄ１）を第１チャージポンプＣＰ１へ出力する。即ち、第１位相比較器ＰＣ１は、１個の基準信号ＦＲ１と、第１可変分周器４が出力する１個の帰還信号ＦＰ１を位相比較する。
【００２４】
第１チャージポンプＣＰ１は、これらの位相比較信号Ｕ１、Ｄ１に基づき、誤差信号ＥＲ１を生成し、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ１を出力する。
【００２５】
ローパスフィルタＬＰＦは、誤差信号ＥＲ１の高周波成分をカットした制御電圧ＣＶを生成し、電圧制御発振器ＶＣＯへ出力する。これらの、発生手段２と、第１位相比較器ＰＣ１と、第１チャージポンプＣＰ１と、ローパスフィルタＬＰＦと、電圧制御発振器ＶＣＯと、第１可変分周器４等により、第１ＰＬＬ周波数シンセサイザ７が構成されている。
【００２６】
第２可変分周器８は例えば、２係数プリスケラ９と、スワロカウンタＡ２とコースカウンタＮ２等から構成されている。２係数プリスケラ９は例えば、分周比３２又は分周比３３の分周を行うものである。スワロカウンタＡ２には第１一致回路（図示せず）が接続され、コースカウンタＮ２には、第２一致回路（図示せず）が接続されている。第２可変分周器８から出力されるロード信号Ｌ２は、スワロカウンタＡ２およびコースカウンタＮ２に印加されている。
【００２７】
上述の様に、第１可変分周器４に分周データＮが与えられている。複数の基準信号ＦＲ１〜ＦＲ１６の総数をｎとして、第２可変分周器８に対し、例えばＮ／ｎが与えられる（設定される）。
【００２８】
例えばｎ＝１６個とするならば、制御部６は第２可変分周器８に対し、Ｎ／ｎ＝６６０００／１６＝４１２５を与える。制御部６は、上記分周データＮ／ｎに基づいて、スワロカウンタＡ１の運転回数Ｋ３と、コースカウンタＮ２の運転回数Ｋ４を演算し、設定する（例えば、Ｋ３＝２９回、Ｋ４＝１２８回）。
【００２９】
この様にして、第２可変分周器８は、電圧制御発振器ＶＣＯの出力信号ＶＯを分周データＮ／ｎ（例えば４１２５）にて分周し、１６個の帰還信号ｆｐ１、ＦＰ２〜ＦＰ１６を出力する（図２に於て、帰還信号ｆｐ１を図示せず）。
【００３０】
第２位相比較器ＰＣ２の１入力側には、発生手段２とオアゲート３により生成された複数の基準信号の中から、１個ずつの基準信号ＦＲ２〜ＦＲ１６が順に入力される。また、第２位相比較器ＰＣ２の他の入力側には、第２可変分周器８により生成された複数の帰還信号の中から、１個ずつの帰還信号ｆｐ１、ＦＰ２〜ＦＰ１６が順に入力される。即ち、第２位相比較器ＰＣ２には、複数の基準信号ＦＲ２〜ＦＲ１６が加算された信号が入力される。また、第２位相比較器ＰＣ２には、第２可変分周器８が出力する複数の帰還信号ｆｐ１、ＦＰ２〜ＦＰ１６が直接に（即ち、従来の様に、アップカウンタとデコーダとオア回路とアンド回路等の別部品を介する事なく）入力される。
【００３１】
第２位相比較器ＰＣ２は、各基準信号ＦＲ２〜ＦＲ１６と、各帰還信号ＦＰ２〜ＦＰ１６を各々位相比較し、位相比較信号（ポンプアップ信号Ｕ２〜Ｕ１６）と、位相比較信号（ポンプダウン信号Ｄ２〜Ｄ１６）を、第２チャージポンプＣＰ２へ出力する。なお、この時、第２位相比較器ＰＣ２に於て、帰還信号ｆｐ１に対応する基準信号ＦＲ１の入力がないため、帰還信号ｆｐ１に応答する位相比較信号は生成されない。
【００３２】
第２チャージポンプＣＰ２は、これらの位相比較信号Ｕ２〜Ｕ１６、Ｄ２〜Ｄ１６に基づき、誤差信号ＥＲ２を生成し、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ２を出力する。
【００３３】
ローパスフィルタＬＰＦは、誤差信号ＥＲ２の高周波成分をカットした制御電圧ＣＶを生成し、電圧制御発振器ＶＣＯへ出力する。これらの発生手段２と、オアゲート３と、第２位相比較器ＰＣ２と、第２チャージポンプＣＰ２と、ローパスフィルタＬＰＦと、電圧制御発振器ＶＣＯと、第２可変分周器８等により、第２ＰＬＬ周波数シンセサイザ１０が構成されている。
【００３４】
ロック検出器１１は、第１可変分周器４が出力する帰還信号ＦＰ１と、基準信号ＦＲ１が入力される。ロック検出器１１は例えば、アンドゲートと抵抗等から成る公知のものである。このＰＬＬ回路１が立上る時（サーチ時）は、電圧制御発振器ＶＣＯの出力信号ＶＯの周波数は、設定周波数と異なるので、帰還信号ＦＰ１と基準信号ＦＲ１は同期がとれていない。従って、この時、ロック検出器１１は制御部６に対し、Ｌｏ信号（非同期検出信号）を出力する。
【００３５】
ＰＬＬ回路１がロックした時（例えば、上記出力信号ＶＯの周波数が設定周波数の±３００Ｈｚ以内になった時）、帰還信号ＦＰ１と基準信号ＦＲ１は殆んど同期されている。この時、ロック検出器１１は制御部６に対し、Ｈｉ信号（同期検出信号）を出力する。この状態を「定常時」と表現する。
【００３６】
制御部６の各出力端子は、各々、第２可変分周器８と、第２位相比較器ＰＣ２と、第２チャージポンプＣＰ２に電気的接続されている。なお、ロック検出器１１は、第１位相比較器ＰＣ１に付属させて設けても良く、又は、第１位相比較器ＰＣ１と一体的に設けても良い。以上の部品により、ＰＬＬ回路１は構成されている。
【００３７】
以下に、このＰＬＬ回路１の特徴をまとめる。ＰＬＬ回路１に於て、位相が異なる複数の基準信号ＦＲ１〜ＦＲ１６を発生する発生手段２が設けられている。複数の可変分周器１２は、電圧制御発振器ＶＣＯの出力信号ＶＯを各々分周し、各帰還信号ＦＰ１〜ＦＰ１６を出力する。
【００３８】
位相比較器１３は各帰還信号ＦＰ１〜ＦＰ１６と、各基準信号ＦＲ１〜ＦＲ１６を各々、位相比較し、複数の位相比較信号（Ｕ１〜Ｕ１６、Ｄ１〜Ｄ１６）を出力する。
【００３９】
また、第１可変分周器４には、分周データＮ（Ｎは、出力信号ＶＯの設定周波数を基準周波数で割った値）が設定される。第１可変分周器４が出力する帰還信号ＦＰ１と、基準信号ＦＲ１は、ロック検出器１１に入力される。ロック検出器１１は、出力信号ＶＯが設定周波数に同期した事を検出する。
【００４０】
可変分周器１２を第１可変分周器４と、第２可変分周器８とにより構成する。第２可変分周器８には、分周データＮ／ｎ（ｎは、基準信号ＦＲ１〜ＦＲ１６の総数、１６個）が設定される。
【００４１】
上記説明では、Ｎ／ｎ＝４１２５となり、この値は整数であるので、分周データとして、そのまま設定される。例えば、出力信号ＶＯの設定周波数が７５５ＭＨｚの場合、Ｎ＝７５５×１０３ＫＨｚ／２５ＫＨｚ＝３０２００、Ｎ／ｎ＝３０２００／１６＝１８８７．５となる。この様にして、Ｎ／ｎが分数を含む場合（即ち、整数でない場合）分周データＮ／ｎは、この値１８８７．５に近い整数、即ち１８８７又は１８８８が分周データＮ／ｎとして設定される。
【００４２】
この様にして、可変分周器１２の内、少なくとも２つの可変分周器（上記説明では、第１可変分周器４と、第２可変分周器８を示す）に対し、異なる分周データ（上記説明では、ＮとＮ／ｎを示す）が設定される。
【００４３】
次に、図１と図２に従い、本ＰＬＬ回路１の動作を説明する。最初に、例えば使用者は設定周波数キーに於て、１．６５ＧＨｚを設定し、スタートキーを押したとする。
【００４４】
制御部６は第１可変分周器４に対し、分周データＮ＝６６０００を出力する。それと同時に、制御部６は第２可変分周器８に対し、Ｎ／ｎ＝６６０００／１６＝４１２５を出力する。
【００４５】
基準発振器ＯＳＣの信号２５．６ＭＨｚは固定分周器Ｍにより、４００ＫＨｚに分周され、発生手段２により、位相が異なる複数の基準信号ＦＲ１〜ＦＲ１６が出力される。基準信号ＦＲ１〜ＦＲ１６は、基準周波数が２５ＫＨｚであり、タイミングＴ１〜Ｔ１６にて各々、立上っている（図２参照）。
【００４６】
第１可変分周器４は、電圧制御発振器ＶＣＯからの出力信号ＶＯを、分周データＮ＝６６０００にて分周し、帰還信号ＦＰ１を生成し、帰還信号ＦＰ１（図２参照）を、第１位相比較器ＰＣ１へ出力する。
【００４７】
第２可変分周器８は出力信号ＶＯを、分周データＮ／ｎ＝４１２５にて分周し帰還信号ＦＰ２〜ＦＰ１６を生成し、帰還信号ＦＰ２〜ＦＰ１６（図２参照）を第２位相比較器ＰＣ２へ出力する。
【００４８】
第１位相比較器ＰＣ１は、基準信号ＦＲ１と帰還信号ＦＰ１を位相比較し、第１チャージポンプＣＰ１に対し、位相比較信号Ｕ１、Ｄ１を出力する。第１チャージポンプＣＰ１は、位相比較信号Ｕ１、Ｄ１に従い、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ１を出力する。ローパスフィルタＬＰＦは、誤差信号ＥＲ１に従い、電圧制御発振器ＶＣＯに対し、制御電圧ＣＶを出力する。
【００４９】
次に、第２位相比較器ＰＣ２は、基準信号ＦＲ２〜ＦＲ１６と、帰還信号ＦＰ２〜ＦＰ１６を各々位相比較し、第２チャージポンプＣＰ２に対し、位相比較信号Ｕ２〜Ｕ１６、Ｄ２〜Ｄ１６を出力する。
【００５０】
第２チャージポンプＣＰ２は、上記位相比較信号に従い、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ２を出力する。ローパスフィルタＬＰＦは、上記誤差信号ＥＲ２に従い、電圧制御発振器ＶＣＯに対し、制御電圧ＣＶを出力する。その結果、電圧制御発振器ＶＣＯから出力される出力信号ＶＯは、設定周波数に近づく。この様な、位相比較動作を繰り返す。
【００５１】
この構成により、基準信号ＦＲ１の１周期（ＴＲ）の間に、位相比較が１６回行われるため（図２参照）、従来の位相比較器１段型に比べて、ロックアップ時間（出力信号ＶＯが設定周波数に略同期するまでの時間）が、約１／１６倍に短縮される。
【００５２】
この様に、前記同期が検出されない場合（即ち、ロック検出器１１が制御部６に対し、Ｌｏ信号を出力しているサーチ時）、第１可変分周器４と、第１位相比較器ＣＰ１と、第１チャージポンプＣＰ１と、第２可変分周器８と、第２位相比較器ＣＰ２と、第２チャージポンプＣＰ２等は動作している。
【００５３】
この様にして、上記位相比較が繰返されると、出力信号ＶＯは、設定周波数に同期する。即ち、この時、出力信号ＶＯの周波数が、設定周波数の±３００Ｈｚ以内になる。この時（定常時）、ロック検出器１１は制御部６に対し、Ｈｉ信号（同期検出信号）を出力する。
【００５４】
定常時に、上記同期検出信号の入力により、制御部６は、第２可変分周器８を停止させ、第２位相比較器ＰＣ２を停止させ、第２チャージポンプＣＰ２を停止させる。
【００５５】
また、定常時に、制御部６は、第１可変分周器４のみの動作を継続させ、第１位相比較器ＰＣ１と第１チャージポンプＣＰ１の動作を継続させる。即ち、制御部６は、第１ＰＬＬ周波数シンセサイザ７の動作を継続させ、第２ＰＬＬ周波数シンセサイザ１０の動作を停止させる。
【００５６】
この様に、同期検出信号が入力されると（定常時）、制御部６は第１ＰＬＬ周波数シンセサイザ７の動作を継続させるので、分周、位相比較動作は正確に行われる。その結果、設定周波数１．６５ＧＨｚを持つ出力信号ＶＯを、安定して出力させる事ができる。
【００５７】
また、同期検出信号が入力されると（定常時）、制御部６は第２可変分周器８と第２位相比較器ＰＣ２と、第２チャージポンプＣＰ２の運転を停止させる。その結果、このＰＬＬ回路１の電力消費量は少なくなる。
【００５８】
上記動作の特徴を以下に、まとめる。出力信号ＶＯが設定周波数に同期した場合（定常時）、１つの可変分周器４のみを動作させ、他の可変分周器８の動作を停止する。
【００５９】
即ち、前記同期が検出されない場合（サーチ時）、第１可変分周器４および第２可変分周器８を動作させる。そして、前記同期が検出された場合（定常時）、第１可変分周器４のみを動作させ、第２可変分周器８の動作を停止させる。
【００６０】
【発明の効果】
請求項１の本発明では、位相が異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力信号を各々分周し、各帰還信号を出力する複数の可変分周器と、各帰還信号と各基準信号を位相比較し、複数の位相比較信号を出力する位相比較器を備え、前記可変分周器の内、少なくとも２つの可変分周器に対し、異なる分周データが設定される構成とする。この構成により、１つの可変分周器が正規の分周（例えば分周データＮ）をする事により、定常時に、設定周波数に正確に一致する出力信号を出力できる。また、他の可変分周器が例えばＮ／ｎにて分周する事により、サーチ時に、基準信号１周期の間に、複数回位相比較する事ができ、ロックアップ時間が早くなる。
【００６１】
請求項２の本発明では、前記可変分周器を構成する第１可変分周器に対して、分周データＮ（Ｎは設定周波数を基準周波数で割った値）が設定される構成とする。この様に、第１可変分周器に対し、分周データＮを設定するので、正確な分周が行える。その結果、設定周波数に正確に一致した出力信号を出力できる。
【００６２】
請求項３の本発明では、前記可変分周器を構成する第２可変分周器に対し、分周データＮ／ｎ（ｎは前記基準信号の総数）が設定される構成とする。この様に第２可変分周器に対し、分周データＮ／ｎを設定するので、第２可変分周器は、基準信号の１周期の間に、複数個の帰還信号を出力する。その結果、第２位相比較器は、基準信号の１周期の間に、位相比較を複数回行う事となり、ロックアップ時間が早くなる。更に、この様に、基準信号１周期の間に、複数回（例えば１６回）位相比較するのに、可変分周器を２個のみ設けるので、従来に比べ、可変分周器の数を減らせる。その結果、このＰＬＬ回路はコストが安く、ＬＳＩ化し易い。
【００６３】
請求項４の本発明では、１個の前記基準信号と、前記第１可変分周器が出力する１個の前記帰還信号を位相比較する第１位相比較器を設けた構成とする。この様に、第１位相比較器には、発生手段が発生する複数の基準信号の中から１個の基準信号が入力される。そして、第１位相比較器は、上記１個の基準信号と、第１可変分周器が出力する１個の帰還信号を位相比較するので、正確な位相比較が行える。その結果、定常時に、設定周波数に正確に一致する出力信号を出力できる。
【００６４】
請求項５の本発明では、複数の前記基準信号が加算されて入力され、前記第２可変分周器が出力する複数の前記帰還信号が直接に入力される第２位相比較器を設けた構成とする。この様に、第２位相比較器に対し、複数の基準信号が加算されて入力されるので、複数の基準信号を１個ずつ順次、第２位相比較器に入力できる。また、第２可変分周器が出力する複数の帰還信号は、第２位相比較器に対し、直接に入力される。その結果、従来の様に、可変分周器の出力側と、位相比較器との間に、アップカウンタと、デコーダと、オア回路と、アンド回路等が不要となる。故に、回路構成が簡単となり、コストが安く、かつＬＳＩ化し易くなる。
【００６５】
請求項６の本発明では、サーチ時に、前記第１可変分周器と前記第２可変分周器を共に動作させ、そして定常時に、前記第１可変分周器のみを動作させる構成とする。この様に、サーチ時に、両方の可変分周器を動作させるので、ロックアップ時間が早くなる。そして定常時に、第１可変分周器のみを動作させるので、このＰＬＬ回路の電力消費量は少なくなる。更に、定常時に、第１可変分周器は分周データＮ（Ｎは設定周波数を基準周波数で割った値）にて、出力信号を分周する。その結果、このＰＬＬ回路は定常時に、設定周波数に正確に一致する出力信号を、安定して出力する事ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＰＬＬ回路１のブロック図である。
【図２】上記ＰＬＬ回路１に用いられる各信号のタイムチャートである。
【符号の説明】
２ 発生手段
１２ 可変分周器
１３ 位相比較器
【発明の属する技術分野】
本発明はＰＬＬ回路に関する。
【０００２】
【従来の技術】
従来、この種の回路は例えば「ＳＡＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶＩＥＷ」、ＶＯＬ．１０、ＮＯ．１、ＦＥＢ．１９７８の第３２頁に示されている。しかし、この回路は、位相比較器１段型（位置比較器を１段しか用いないもの）であり、基準信号の１周期中に、位相比較を１回しか行わないので、ロックアップ時間（出力信号に同期する迄の時間）が短い第１の欠点がある。
【０００３】
この欠点を解消するために、特開平１０−１３５８２２号公報が提案されている。この公報によると、位相が互いに異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力信号を分周する複数（例えば４個）の分周器と、各分周器の帰還信号と各基準信号を比較する複数の位相比較器等が設けられている。
【０００４】
【発明が解決しようとする課題】
しかし上記公報の回路では、電力消費量が大きい第２の欠点がある。本発明者が、その原因を究明したところ、複数の分周器を設けているためである事が分った。また、ロックアップ時間を更に短縮するため、基準信号の１周期中に４回位相比較をするならば、４個の分周器が必要となり電力消費量が更に大きくなる。
【０００５】
また、比較的、多くのスペースを必要とする分周器を複数個用いるので、装置が大きくなり、コストが高くなり、ＬＳＩ化が困難となる第３の欠点がある。
【０００６】
本出願人は、これらの欠点を解消するために、特願２０００−７６２５０にて出願している。この出願によると、２個の可変分周器４、９を用いて、複数回の位相比較をさせている。しかし、可変分周器９の出力側と、位相比較器ＰＣ２との間に、アップカウンタと、デコーダと、オア回路と、アンド回路等を設け、回路が複雑になる第４の欠点がある。
【０００７】
故に、本発明はこの様な従来の欠点を考慮して、ロックアップ時間が早い、電力消費量が少ない、コストが安くＬＳＩ化し易い、回路構成が簡単な、ＰＬＬ回路を提供する。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、請求項１の本発明では、位相が異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力信号を各々分周し、各帰還信号を出力する複数の可変分周器と、各帰還信号と各基準信号を位相比較し、複数の位相比較信号を出力する位相比較器を備え、前記可変分周器の内、少なくとも２つの可変分周器に対し、異なる分周データが設定される。
【０００９】
請求項２の本発明では、前記可変分周器を構成する第１可変分周器に対し、分周データＮ（Ｎは設定周波数を基準周波数で割った値）が設定される。
【００１０】
請求項３の本発明では、前記可変分周器を構成する第２可変分周器に対し、分周データＮ／ｎ（ｎは前記基準信号の総数）が設定される。
【００１１】
請求項４の本発明では、１個の前記基準信号と、前記第１可変分周器が出力する１個の前記帰還信号を位相比較する第１位相比較器を設けた。
【００１２】
請求項５の本発明では、複数の前記基準信号が加算されて入力され、前記第２可変分周器が出力する複数の前記帰還信号が直接に入力される第２位相比較器を設けた。
【００１４】
【発明の実施の形態】
以下に、図１と図２に従い、本発明の実施の形態に係るＰＬＬ回路１を説明する。図１はＰＬＬ回路１のブロック図、図２はＰＬＬ回路１に用いられる各信号のタイムチャートである。
【００１５】
これらの図に於て、発生手段２は例えば、基準発振器ＯＳＣと、固定分周器Ｍと、リング式カウンタＲＩＣ等から成る。固定分周器Ｍは例えば分周比６４で分周するものであり、基準発振器ＯＳＣとリング式カウンタＲＩＣとの間に接続されている。固定分周器Ｍは、基準発振器ＯＳＣが出力する信号（発振周波数が例えば２５．６ＭＨｚ）を１４分周した信号（周波数が４００ＫＨｚ）を、リング式カウンタＲＩＣへ出力する。
【００１６】
リング式カウンタＲＩＣは例えば、１６個のフリップフロップ（図示せず）が接続されたものであり、上記４００ＫＨｚの信号の入力に応じて、１６個の基準信号ＦＲ１〜ＦＲ１６を出力する。
【００１７】
図２に示す様に、基準信号ＦＲ２は、基準信号ＦＲ１の１／１６周期だけ、基準信号ＦＲ１より遅延する。同様に、基準信号ＦＲＡ（Ａは２から１６までの整数）は（Ａ−１）／１６周期だけ、基準信号ＦＲ１より遅延する。この様にして基準信号ＦＲ１〜ＦＲ１６の各基準周波数は、４００ＫＨｚ÷１６＝２５ＫＨｚであり、所望のチャンネル・スペース（局間周波数）に一致する。上述の様に、発生手段２は、位相が異なる複数の基準信号ＦＲ１〜ＦＲ１６を発生する。
【００１８】
基準信号ＦＲ１は、第１位相比較器ＰＣ１の１入力側に入力される。基準信号ＦＲ２〜ＦＲ１６は各々、オアゲート３の入力側に入力され、オアゲート３の出力は第２位相比較器ＰＣ２の１入力側に入力される。即ち、１個の基準信号ＦＲ１は、第１位相比較器ＰＣ１に入力され、複数の基準信号ＦＲ２〜ＦＲ１６は、オアゲート３により加算され、その加算された信号は、第２位相比較器ＰＣ２に入力される。
【００１９】
第１可変分周器４は例えば、２係数プリスケラ５と、スワロカウンタＡ１と、コースカウンタＮ１等から構成されている。２係数プリスケラ５は例えば、分周比６４又は分周比６５の分周を行うものである。スワロカウンタＡ１には第１一致回路（図示せず）が接続され、コースカウンタＮ１には第２一致回路（図示せず）が接続されている。第１可変分周器４から出力されるロード信号Ｌ１は、スワロカウンタＡ１およびコースカウンタＮ１に印加されている。
【００２０】
例えば、使用者が設定周波数キー（図示せず）に於て、１．６５ＧＨｚを設定したとする。設定周波数キーに接続された制御部６（マイクロコンピュータ等から成る）は、第１可変分周器４の分周データＮを演算し、第１可変分周器４へ出力する。即ち、Ｎ＝１．６５×１０６ＫＨｚ÷２５ＫＨｚ＝６６０００となる（基準周波数が２５ＫＨｚだから）。即ち、第１可変分周器４は、設定周波数を基準周波数で割った値、分周データＮが設定される。
【００２１】
制御部６は、上記分周データＮに基づいて、スワロカウンタＡ１の運転回数Ｋ１と、コースカウンタＮ１の運転回数Ｋ２を演算し、設定する（例えばＫ１＝１６回、Ｋ２＝１０３１回）。この様に、第１可変分周器４をパルススワロカウンタにて構成分周数が２種類だけで切り替えられるので、伝搬遅延時間を小さくでき動作速度が向上する。
【００２２】
この様に、電圧制御発振器ＶＣＯの出力信号ＶＯをＮ分周された帰還信号ＦＰ１は、第１位相比較器ＰＣ１の他の入力側に入力される。
【００２３】
第１位相比較器ＰＣ１は、上記基準信号ＦＲ１と、上記帰還信号ＦＰ１を位相比較し、位相比較信号（ポンプアップ信号Ｕ１）と、位相比較信号（ポンプダウン信号Ｄ１）を第１チャージポンプＣＰ１へ出力する。即ち、第１位相比較器ＰＣ１は、１個の基準信号ＦＲ１と、第１可変分周器４が出力する１個の帰還信号ＦＰ１を位相比較する。
【００２４】
第１チャージポンプＣＰ１は、これらの位相比較信号Ｕ１、Ｄ１に基づき、誤差信号ＥＲ１を生成し、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ１を出力する。
【００２５】
ローパスフィルタＬＰＦは、誤差信号ＥＲ１の高周波成分をカットした制御電圧ＣＶを生成し、電圧制御発振器ＶＣＯへ出力する。これらの、発生手段２と、第１位相比較器ＰＣ１と、第１チャージポンプＣＰ１と、ローパスフィルタＬＰＦと、電圧制御発振器ＶＣＯと、第１可変分周器４等により、第１ＰＬＬ周波数シンセサイザ７が構成されている。
【００２６】
第２可変分周器８は例えば、２係数プリスケラ９と、スワロカウンタＡ２とコースカウンタＮ２等から構成されている。２係数プリスケラ９は例えば、分周比３２又は分周比３３の分周を行うものである。スワロカウンタＡ２には第１一致回路（図示せず）が接続され、コースカウンタＮ２には、第２一致回路（図示せず）が接続されている。第２可変分周器８から出力されるロード信号Ｌ２は、スワロカウンタＡ２およびコースカウンタＮ２に印加されている。
【００２７】
上述の様に、第１可変分周器４に分周データＮが与えられている。複数の基準信号ＦＲ１〜ＦＲ１６の総数をｎとして、第２可変分周器８に対し、例えばＮ／ｎが与えられる（設定される）。
【００２８】
例えばｎ＝１６個とするならば、制御部６は第２可変分周器８に対し、Ｎ／ｎ＝６６０００／１６＝４１２５を与える。制御部６は、上記分周データＮ／ｎに基づいて、スワロカウンタＡ１の運転回数Ｋ３と、コースカウンタＮ２の運転回数Ｋ４を演算し、設定する（例えば、Ｋ３＝２９回、Ｋ４＝１２８回）。
【００２９】
この様にして、第２可変分周器８は、電圧制御発振器ＶＣＯの出力信号ＶＯを分周データＮ／ｎ（例えば４１２５）にて分周し、１６個の帰還信号ｆｐ１、ＦＰ２〜ＦＰ１６を出力する（図２に於て、帰還信号ｆｐ１を図示せず）。
【００３０】
第２位相比較器ＰＣ２の１入力側には、発生手段２とオアゲート３により生成された複数の基準信号の中から、１個ずつの基準信号ＦＲ２〜ＦＲ１６が順に入力される。また、第２位相比較器ＰＣ２の他の入力側には、第２可変分周器８により生成された複数の帰還信号の中から、１個ずつの帰還信号ｆｐ１、ＦＰ２〜ＦＰ１６が順に入力される。即ち、第２位相比較器ＰＣ２には、複数の基準信号ＦＲ２〜ＦＲ１６が加算された信号が入力される。また、第２位相比較器ＰＣ２には、第２可変分周器８が出力する複数の帰還信号ｆｐ１、ＦＰ２〜ＦＰ１６が直接に（即ち、従来の様に、アップカウンタとデコーダとオア回路とアンド回路等の別部品を介する事なく）入力される。
【００３１】
第２位相比較器ＰＣ２は、各基準信号ＦＲ２〜ＦＲ１６と、各帰還信号ＦＰ２〜ＦＰ１６を各々位相比較し、位相比較信号（ポンプアップ信号Ｕ２〜Ｕ１６）と、位相比較信号（ポンプダウン信号Ｄ２〜Ｄ１６）を、第２チャージポンプＣＰ２へ出力する。なお、この時、第２位相比較器ＰＣ２に於て、帰還信号ｆｐ１に対応する基準信号ＦＲ１の入力がないため、帰還信号ｆｐ１に応答する位相比較信号は生成されない。
【００３２】
第２チャージポンプＣＰ２は、これらの位相比較信号Ｕ２〜Ｕ１６、Ｄ２〜Ｄ１６に基づき、誤差信号ＥＲ２を生成し、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ２を出力する。
【００３３】
ローパスフィルタＬＰＦは、誤差信号ＥＲ２の高周波成分をカットした制御電圧ＣＶを生成し、電圧制御発振器ＶＣＯへ出力する。これらの発生手段２と、オアゲート３と、第２位相比較器ＰＣ２と、第２チャージポンプＣＰ２と、ローパスフィルタＬＰＦと、電圧制御発振器ＶＣＯと、第２可変分周器８等により、第２ＰＬＬ周波数シンセサイザ１０が構成されている。
【００３４】
ロック検出器１１は、第１可変分周器４が出力する帰還信号ＦＰ１と、基準信号ＦＲ１が入力される。ロック検出器１１は例えば、アンドゲートと抵抗等から成る公知のものである。このＰＬＬ回路１が立上る時（サーチ時）は、電圧制御発振器ＶＣＯの出力信号ＶＯの周波数は、設定周波数と異なるので、帰還信号ＦＰ１と基準信号ＦＲ１は同期がとれていない。従って、この時、ロック検出器１１は制御部６に対し、Ｌｏ信号（非同期検出信号）を出力する。
【００３５】
ＰＬＬ回路１がロックした時（例えば、上記出力信号ＶＯの周波数が設定周波数の±３００Ｈｚ以内になった時）、帰還信号ＦＰ１と基準信号ＦＲ１は殆んど同期されている。この時、ロック検出器１１は制御部６に対し、Ｈｉ信号（同期検出信号）を出力する。この状態を「定常時」と表現する。
【００３６】
制御部６の各出力端子は、各々、第２可変分周器８と、第２位相比較器ＰＣ２と、第２チャージポンプＣＰ２に電気的接続されている。なお、ロック検出器１１は、第１位相比較器ＰＣ１に付属させて設けても良く、又は、第１位相比較器ＰＣ１と一体的に設けても良い。以上の部品により、ＰＬＬ回路１は構成されている。
【００３７】
以下に、このＰＬＬ回路１の特徴をまとめる。ＰＬＬ回路１に於て、位相が異なる複数の基準信号ＦＲ１〜ＦＲ１６を発生する発生手段２が設けられている。複数の可変分周器１２は、電圧制御発振器ＶＣＯの出力信号ＶＯを各々分周し、各帰還信号ＦＰ１〜ＦＰ１６を出力する。
【００３８】
位相比較器１３は各帰還信号ＦＰ１〜ＦＰ１６と、各基準信号ＦＲ１〜ＦＲ１６を各々、位相比較し、複数の位相比較信号（Ｕ１〜Ｕ１６、Ｄ１〜Ｄ１６）を出力する。
【００３９】
また、第１可変分周器４には、分周データＮ（Ｎは、出力信号ＶＯの設定周波数を基準周波数で割った値）が設定される。第１可変分周器４が出力する帰還信号ＦＰ１と、基準信号ＦＲ１は、ロック検出器１１に入力される。ロック検出器１１は、出力信号ＶＯが設定周波数に同期した事を検出する。
【００４０】
可変分周器１２を第１可変分周器４と、第２可変分周器８とにより構成する。第２可変分周器８には、分周データＮ／ｎ（ｎは、基準信号ＦＲ１〜ＦＲ１６の総数、１６個）が設定される。
【００４１】
上記説明では、Ｎ／ｎ＝４１２５となり、この値は整数であるので、分周データとして、そのまま設定される。例えば、出力信号ＶＯの設定周波数が７５５ＭＨｚの場合、Ｎ＝７５５×１０３ＫＨｚ／２５ＫＨｚ＝３０２００、Ｎ／ｎ＝３０２００／１６＝１８８７．５となる。この様にして、Ｎ／ｎが分数を含む場合（即ち、整数でない場合）分周データＮ／ｎは、この値１８８７．５に近い整数、即ち１８８７又は１８８８が分周データＮ／ｎとして設定される。
【００４２】
この様にして、可変分周器１２の内、少なくとも２つの可変分周器（上記説明では、第１可変分周器４と、第２可変分周器８を示す）に対し、異なる分周データ（上記説明では、ＮとＮ／ｎを示す）が設定される。
【００４３】
次に、図１と図２に従い、本ＰＬＬ回路１の動作を説明する。最初に、例えば使用者は設定周波数キーに於て、１．６５ＧＨｚを設定し、スタートキーを押したとする。
【００４４】
制御部６は第１可変分周器４に対し、分周データＮ＝６６０００を出力する。それと同時に、制御部６は第２可変分周器８に対し、Ｎ／ｎ＝６６０００／１６＝４１２５を出力する。
【００４５】
基準発振器ＯＳＣの信号２５．６ＭＨｚは固定分周器Ｍにより、４００ＫＨｚに分周され、発生手段２により、位相が異なる複数の基準信号ＦＲ１〜ＦＲ１６が出力される。基準信号ＦＲ１〜ＦＲ１６は、基準周波数が２５ＫＨｚであり、タイミングＴ１〜Ｔ１６にて各々、立上っている（図２参照）。
【００４６】
第１可変分周器４は、電圧制御発振器ＶＣＯからの出力信号ＶＯを、分周データＮ＝６６０００にて分周し、帰還信号ＦＰ１を生成し、帰還信号ＦＰ１（図２参照）を、第１位相比較器ＰＣ１へ出力する。
【００４７】
第２可変分周器８は出力信号ＶＯを、分周データＮ／ｎ＝４１２５にて分周し帰還信号ＦＰ２〜ＦＰ１６を生成し、帰還信号ＦＰ２〜ＦＰ１６（図２参照）を第２位相比較器ＰＣ２へ出力する。
【００４８】
第１位相比較器ＰＣ１は、基準信号ＦＲ１と帰還信号ＦＰ１を位相比較し、第１チャージポンプＣＰ１に対し、位相比較信号Ｕ１、Ｄ１を出力する。第１チャージポンプＣＰ１は、位相比較信号Ｕ１、Ｄ１に従い、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ１を出力する。ローパスフィルタＬＰＦは、誤差信号ＥＲ１に従い、電圧制御発振器ＶＣＯに対し、制御電圧ＣＶを出力する。
【００４９】
次に、第２位相比較器ＰＣ２は、基準信号ＦＲ２〜ＦＲ１６と、帰還信号ＦＰ２〜ＦＰ１６を各々位相比較し、第２チャージポンプＣＰ２に対し、位相比較信号Ｕ２〜Ｕ１６、Ｄ２〜Ｄ１６を出力する。
【００５０】
第２チャージポンプＣＰ２は、上記位相比較信号に従い、ローパスフィルタＬＰＦに対し、誤差信号ＥＲ２を出力する。ローパスフィルタＬＰＦは、上記誤差信号ＥＲ２に従い、電圧制御発振器ＶＣＯに対し、制御電圧ＣＶを出力する。その結果、電圧制御発振器ＶＣＯから出力される出力信号ＶＯは、設定周波数に近づく。この様な、位相比較動作を繰り返す。
【００５１】
この構成により、基準信号ＦＲ１の１周期（ＴＲ）の間に、位相比較が１６回行われるため（図２参照）、従来の位相比較器１段型に比べて、ロックアップ時間（出力信号ＶＯが設定周波数に略同期するまでの時間）が、約１／１６倍に短縮される。
【００５２】
この様に、前記同期が検出されない場合（即ち、ロック検出器１１が制御部６に対し、Ｌｏ信号を出力しているサーチ時）、第１可変分周器４と、第１位相比較器ＣＰ１と、第１チャージポンプＣＰ１と、第２可変分周器８と、第２位相比較器ＣＰ２と、第２チャージポンプＣＰ２等は動作している。
【００５３】
この様にして、上記位相比較が繰返されると、出力信号ＶＯは、設定周波数に同期する。即ち、この時、出力信号ＶＯの周波数が、設定周波数の±３００Ｈｚ以内になる。この時（定常時）、ロック検出器１１は制御部６に対し、Ｈｉ信号（同期検出信号）を出力する。
【００５４】
定常時に、上記同期検出信号の入力により、制御部６は、第２可変分周器８を停止させ、第２位相比較器ＰＣ２を停止させ、第２チャージポンプＣＰ２を停止させる。
【００５５】
また、定常時に、制御部６は、第１可変分周器４のみの動作を継続させ、第１位相比較器ＰＣ１と第１チャージポンプＣＰ１の動作を継続させる。即ち、制御部６は、第１ＰＬＬ周波数シンセサイザ７の動作を継続させ、第２ＰＬＬ周波数シンセサイザ１０の動作を停止させる。
【００５６】
この様に、同期検出信号が入力されると（定常時）、制御部６は第１ＰＬＬ周波数シンセサイザ７の動作を継続させるので、分周、位相比較動作は正確に行われる。その結果、設定周波数１．６５ＧＨｚを持つ出力信号ＶＯを、安定して出力させる事ができる。
【００５７】
また、同期検出信号が入力されると（定常時）、制御部６は第２可変分周器８と第２位相比較器ＰＣ２と、第２チャージポンプＣＰ２の運転を停止させる。その結果、このＰＬＬ回路１の電力消費量は少なくなる。
【００５８】
上記動作の特徴を以下に、まとめる。出力信号ＶＯが設定周波数に同期した場合（定常時）、１つの可変分周器４のみを動作させ、他の可変分周器８の動作を停止する。
【００５９】
即ち、前記同期が検出されない場合（サーチ時）、第１可変分周器４および第２可変分周器８を動作させる。そして、前記同期が検出された場合（定常時）、第１可変分周器４のみを動作させ、第２可変分周器８の動作を停止させる。
【００６０】
【発明の効果】
請求項１の本発明では、位相が異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力信号を各々分周し、各帰還信号を出力する複数の可変分周器と、各帰還信号と各基準信号を位相比較し、複数の位相比較信号を出力する位相比較器を備え、前記可変分周器の内、少なくとも２つの可変分周器に対し、異なる分周データが設定される構成とする。この構成により、１つの可変分周器が正規の分周（例えば分周データＮ）をする事により、定常時に、設定周波数に正確に一致する出力信号を出力できる。また、他の可変分周器が例えばＮ／ｎにて分周する事により、サーチ時に、基準信号１周期の間に、複数回位相比較する事ができ、ロックアップ時間が早くなる。
【００６１】
請求項２の本発明では、前記可変分周器を構成する第１可変分周器に対して、分周データＮ（Ｎは設定周波数を基準周波数で割った値）が設定される構成とする。この様に、第１可変分周器に対し、分周データＮを設定するので、正確な分周が行える。その結果、設定周波数に正確に一致した出力信号を出力できる。
【００６２】
請求項３の本発明では、前記可変分周器を構成する第２可変分周器に対し、分周データＮ／ｎ（ｎは前記基準信号の総数）が設定される構成とする。この様に第２可変分周器に対し、分周データＮ／ｎを設定するので、第２可変分周器は、基準信号の１周期の間に、複数個の帰還信号を出力する。その結果、第２位相比較器は、基準信号の１周期の間に、位相比較を複数回行う事となり、ロックアップ時間が早くなる。更に、この様に、基準信号１周期の間に、複数回（例えば１６回）位相比較するのに、可変分周器を２個のみ設けるので、従来に比べ、可変分周器の数を減らせる。その結果、このＰＬＬ回路はコストが安く、ＬＳＩ化し易い。
【００６３】
請求項４の本発明では、１個の前記基準信号と、前記第１可変分周器が出力する１個の前記帰還信号を位相比較する第１位相比較器を設けた構成とする。この様に、第１位相比較器には、発生手段が発生する複数の基準信号の中から１個の基準信号が入力される。そして、第１位相比較器は、上記１個の基準信号と、第１可変分周器が出力する１個の帰還信号を位相比較するので、正確な位相比較が行える。その結果、定常時に、設定周波数に正確に一致する出力信号を出力できる。
【００６４】
請求項５の本発明では、複数の前記基準信号が加算されて入力され、前記第２可変分周器が出力する複数の前記帰還信号が直接に入力される第２位相比較器を設けた構成とする。この様に、第２位相比較器に対し、複数の基準信号が加算されて入力されるので、複数の基準信号を１個ずつ順次、第２位相比較器に入力できる。また、第２可変分周器が出力する複数の帰還信号は、第２位相比較器に対し、直接に入力される。その結果、従来の様に、可変分周器の出力側と、位相比較器との間に、アップカウンタと、デコーダと、オア回路と、アンド回路等が不要となる。故に、回路構成が簡単となり、コストが安く、かつＬＳＩ化し易くなる。
【００６５】
請求項６の本発明では、サーチ時に、前記第１可変分周器と前記第２可変分周器を共に動作させ、そして定常時に、前記第１可変分周器のみを動作させる構成とする。この様に、サーチ時に、両方の可変分周器を動作させるので、ロックアップ時間が早くなる。そして定常時に、第１可変分周器のみを動作させるので、このＰＬＬ回路の電力消費量は少なくなる。更に、定常時に、第１可変分周器は分周データＮ（Ｎは設定周波数を基準周波数で割った値）にて、出力信号を分周する。その結果、このＰＬＬ回路は定常時に、設定周波数に正確に一致する出力信号を、安定して出力する事ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＰＬＬ回路１のブロック図である。
【図２】上記ＰＬＬ回路１に用いられる各信号のタイムチャートである。
【符号の説明】
２ 発生手段
１２ 可変分周器
１３ 位相比較器
Claims (5)
- 位相が異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力信号を各々分周し、各帰還信号を出力する複数の可変分周器と、各帰還信号と各基準信号を位相比較し、複数の位相比較信号を出力する位相比較器を備え、前記可変分周器の内、少なくとも２つの可変分周器に対し、異なる分周デ−タが設定される事を特徴とするＰＬＬ回路。
- 前記可変分周器を構成する第１可変分周器に対し、分周デ−タＮ（Ｎは設定周波数を基準周波数で割つた値）が設定される事を特徴とする請求項１のＰＬＬ回路。
- 前記可変分周器を構成する第２可変分周器に対し、分周デ−タＮ／ｎ（ｎは前記基準信号の総数）が設定される事を特徴とする請求項２のＰＬＬ回路。
- １個の前記基準信号と、前記第１可変分周器が出力する１個の前記帰還信号を位相比較する第１位相比較器を設けた事を特徴とする請求項３のＰＬＬ回路。
- 複数の前記基準信号が加算されて入力され、前記第２可変分周器が出力する複数の前記帰還信号が直接に入力される第２位相比較器を設けた事を特徴とする請求項４のＰＬＬ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008063A JP3857878B2 (ja) | 2001-01-16 | 2001-01-16 | Ｐｌｌ回路 |
| US10/250,671 US6894571B2 (en) | 2001-01-15 | 2002-01-15 | Phase locked loop circuit with selectable variable frequency dividers |
| PCT/JP2002/000211 WO2002056476A1 (fr) | 2001-01-15 | 2002-01-15 | Circuit pll (boucle a verrouillage de phase) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001008063A JP3857878B2 (ja) | 2001-01-16 | 2001-01-16 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217717A JP2002217717A (ja) | 2002-08-02 |
| JP3857878B2 true JP3857878B2 (ja) | 2006-12-13 |
Family
ID=18875718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001008063A Expired - Lifetime JP3857878B2 (ja) | 2001-01-15 | 2001-01-16 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3857878B2 (ja) |
-
2001
- 2001-01-16 JP JP2001008063A patent/JP3857878B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217717A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147561A (en) | Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain | |
| US20100214031A1 (en) | Spectrum spread clock generation device | |
| JPH0993100A (ja) | 位相比較器 | |
| US7372340B2 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
| JP2817676B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| JPH09312567A (ja) | Ｐｌｌ周波数シンセサイザの制御回路 | |
| JP3857878B2 (ja) | Ｐｌｌ回路 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| US6853222B2 (en) | Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons | |
| JP3281820B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3869661B2 (ja) | Ｐｌｌ回路 | |
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| CN100353673C (zh) | 锁相环频率合成器 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
| JP3857879B2 (ja) | Ｐｌｌ回路 | |
| JP3653446B2 (ja) | Ｐｌｌ回路 | |
| JP3527593B2 (ja) | フェーズド・ロックド・ループ回路 | |
| JP2000196448A (ja) | 位相同期回路 | |
| JP3702148B2 (ja) | Ｐｌｌ装置 | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP3561657B2 (ja) | 可変分周装置 | |
| JPH11195982A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |