JPH08237310A

JPH08237310A - 信号発生器

Info

Publication number: JPH08237310A
Application number: JP6501595A
Authority: JP
Inventors: Masayasu Sugimori; 正康杉森
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1995-02-28
Filing date: 1995-02-28
Publication date: 1996-09-13

Abstract

(57)【要約】【目的】周波数を微少なステップで設定でき、高速に
周波数を切り換えられる信号発生器を提供する。【構成】変調データからＩ信号、Ｑ信号を生成するＩ
Ｑ変換部１１と、Ｉ信号、Ｑ信号を基に直交変調を行う
直交変調器３Ｂの間に位相回転生成部１２を設け、低周
波発振部１３で発振させた微少周波数相当分の位相回転
成分をＩ信号、Ｑ信号に加えることにより、微少周波数
ステップでの周波数設定を可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号発生器に関し、特
に、π／４シフトＱＰＳＫ、ＧＭＳＫ、１６ＱＡＭなど
のデジタル変調方式を採用した無線通信機の試験などに
おいて使用される、出力信号の周波数を微少ステップで
変更することができる信号発生器に関するものである。

【０００２】

【従来の技術】従来の信号発生器の構成例を図４に示
す。この従来例では、π／４シフトＱＰＳＫ、ＧＭＳ
Ｋ、１６ＱＡＭなどの変調方式を用いるデジタル移動体
通信方式に対応できるよう、変調部に直交変調回路方式
を採用している。図４において、２１は変調データ生成
部、２２は変調部、２３は出力部、２４は第１のシンセ
サイザ部、２５は第２のシンセサイザ部、２６は変調デ
ータ、２７は変調用ローカル信号、２８は変調信号、２
９は出力用ローカル信号、２Ａは出力信号を表す。

【０００３】この従来例においては、変調データ生成部
２１で生成された、論理１と０のデジタルデータからな
る変調データ２６は、変調部２２で中間周波数帯の変調
用ローカル信号２７に変調をかけるために用いられ、こ
れにより変調信号２８が生成される。生成された中間周
波数帯の変調信号２８は、出力部２３で出力用ローカル
信号２９と合成されて高周波帯の出力信号２Ａとなる。
また、変調用ローカル信号２４と出力用ローカル信号２
９は、それぞれ第１のシンセサイザ部２４と第２のシン
セサイザ部２５によって生成される。

【０００４】次に、図４の各構成要素を詳細に説明す
る。変調データ生成部２１としては、信号発生器の対応
する変調方式が周波数変調や振幅変調などのアナログ変
調方式の場合には、１ｋＨｚ程度の低周波正弦波発振器
が使われるが、この対応する変調方式がπ／４シフトＱ
ＰＳＫ変調やＧＭＳＫ変調などのデジタル変調方式対応
の場合は、ＰＮ９段などの疑似ランダムパターン発生器
が使用される。

【０００５】変調部２２は、上記の通り、直交変調回路
方式が用いられる。変調部２２の構成例を図５に示し
た。この構成において、変調データ２６はＩＱ変換回路
３１によってＩ信号３６とＱ信号３７に変換される。こ
こで、変調データ２６からＩ信号３６、Ｑ信号３７への
変換規則は、π／４シフトＱＰＳＫなどの変調方式によ
って定まる。

【０００６】また、変調用ローカル信号２７は、乗算回
路３２によって上記のＩ信号３６と乗算されてＩ変調信
号３８が生成されると共に、位相変換回路３４によって
９０゜位相のずれた位相変換信号３Ａが生成される。位
相変換信号３Ａは、乗算回路３３によって上記のＱ信号
３７と乗算されてＱ変調信号３９が生成される。更に、
Ｉ変調信号３８とＱ変調信号３９は、加算回路３５によ
って加算され、変調信号２８として、変調部２２から出
力される。なお、乗算回路３２、乗算回路３３、位相変
換回路３４、加算回路３５によって、直交変調器３Ｂが
構成される。また、変調用ローカル信号２７は、一般に
１００ＭＨｚから２００ＭＨｚ程度の中間周波数帯の正
弦波信号が用いられるので、変調信号２８も同じ中間周
波数帯で変調のかかった信号となる。

【０００７】図６に、出力部２３の構成例を示した。変
調信号２８は、ミキサー回路４１によって出力用ローカ
ル信号２９と合成されて高周波変調信号４３となり、更
にレベル変換回路４２により必要な信号レベルまで増幅
され、出力信号２Ａとして出力される。ここで、出力信
号２Ａの周波数は、変調信号２８の周波数と出力用ロー
カル信号２９の周波数を加えた周波数となる。従って、
出力信号２Ａとして必要な周波数から、中間周波数帯で
ある変調信号２８の周波数を引いたものが、出力用ロー
カル信号２９の周波数となる。

【０００８】また、第１のシンセサイザ部２４および第
２のシンセサイザ部２５は、一般的には、ＰＬＬ（フェ
ーズ・ロックド・ループ：位相同期ループ）を用いた周
波数シンセサイザ方式のものが用いられる。この場合に
おいて、第１のシンセサイザ部２４は変調用ローカル信
号２７を出力するため発振周波数は固定となるように構
成され、また、第２のシンセサイザ部２５は、出力信号
２Ａの周波数に対応した出力用ローカル信号２９を出力
するため、発振周波数を変更できるように構成される。

【０００９】次に、この従来例において、出力信号２Ａ
の周波数を変更する手順を説明する。上記のように、出
力信号２Ａの周波数は変調信号２８の周波数と出力用ロ
ーカル信号２９の周波数の和となり、また、従来方式で
は変調信号２８の周波数は変調用ローカル信号２７の周
波数で固定である。このため、出力信号２Ａの周波数を
変更するときは、出力用ローカル信号２９の周波数を変
更する必要がある。ここで、出力用ローカル信号２９の
周波数を変更する手順を説明するために、第２のシンセ
サイザ部２５の構成例を図７に示した。第２のシンセサ
イザ部２５は、一般的なＰＬＬ方式による周波数シンセ
サイザであり、位相比較器５１、ループフィルタ５２、
電圧制御発振器５３、分周器５４より構成される。

【００１０】この構成において、出力用ローカル信号２
９は、分周器５４によって分周されて分周信号５８とな
る。このとき、分周器５４は、あらかじめマイクロプロ
セッサなどの制御回路から設定された、分周データ５９
によって定まる分周比で、出力用ローカル信号２９を分
周する。従って、分周信号５８の周波数は、出力用ロー
カル信号２９の周波数を分周器５４の分周比で除した周
波数となる。

【００１１】また、分周信号５８は、位相比較器５１で
基準信号５５と位相比較が行われ、位相比較器５１から
は、２つの信号の位相の遅れ・進みに応じた比較信号５
６が出力される。比較信号５６は、低域通過フィルタで
あるループフィルタ５２によって低周波成分のみが抽出
され、制御信号５７として電圧制御発振器５３に供給さ
れる。電圧制御発振器５３は、制御信号５７の電圧レベ
ルによって、発振周波数が変わり、分周信号５８と基準
信号５１が同じ周波数、同じ位相になるように制御され
る。

【００１２】従って、基準信号５５の周波数をｆ_re、分
周器５４の分周比をｎとすると、出力用ローカル信号２
９の周波数ｆ_loは下式（１）で表される。従って、この
出力用ローカル信号２９の周波数、つまり従来の信号発
生器の出力信号２Ａの周波数は、分周比ｎを変えること
によって、基準信号５５の周波数の整数倍のステップで
変更することができる。

【００１３】

【数１】

【００１４】

【発明が解決しようとする課題】ところで、従来の信号
発生器では、出力周波数を変更する場合において、変更
できる周波数のステップが上記のように基準信号５５の
周波数の整数倍に限られるという制限がある。このた
め、出力周波数を微少なステップで変更しようとした場
合には、基準信号として十分低い周波数の信号を使う必
要がある。よって、従来は、基準信号５５を分周器で分
周して周波数を下げた後、位相比較器５１に供給する構
成を採る必要があった。例えば、基準信号５５の周波数
が１０ＭＨｚの場合、１０００分の１の分周器で分周す
ることにより、出力周波数を１０ｋＨｚステップで変更
できるようになる。

【００１５】しかしながら、上記のような分周技術を用
いた場合においても、従来の信号発生器は、基本的に、
周波数の設定ステップに下限があることに変わりはな
く、更に微少なステップで出力周波数を設定しようとす
れば、基準信号５５の周波数を更に低くせざるを得な
い。

【００１６】また、第２のシンセサイザ部２５におい
て、分周データ５９を変更して設定周波数を変更した場
合、出力用ローカル信号２９が設定後の周波数に切り替
わって安定するまでの時間（ロックアップ時間）は、ほ
ぼ基準信号５５の周期に比例する。従って、基準信号５
５の周波数を下げると、それに反比例してロックアップ
時間は長くなることになる。例えば、出力周波数を１Ｈ
ｚステップで設定できるように、基準信号５５の周波数
を１Ｈｚにすると、ロックアップ時間が１０秒以上かか
ってしまう。

【００１７】このため、高速での周波数切換えが必要な
用途においては、基準信号５５の周波数をあまり下げる
ことができないと問題もある。

【００１８】本発明は、微少なステップで周波数を設定
でき、周波数の切換えを高速で行うことが可能な信号発
生器を提供することを目的とする。

【００１９】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、所定の周波数の信号を発振する信号
発生器において、変調データを入力して変調方式に応じ
たＩ信号とＱ信号を出力するＩＱ変換部と、低周波信号
を生成する低周波発振部と、前記Ｉ信号、Ｑ信号および
低周波信号を入力して位相回転を施しＩ’信号とＱ’信
号を出力する位相回転生成部と、前記Ｉ’信号、Ｑ’信
号と変調用ローカル信号を入力して直交変調を行い変調
信号を出力する直交変調器とからなる変調部を有してな
る、構成とした。

【００２０】

【作用】本発明では、微少なステップで周波数を変更す
る場合において従来のように出力用ローカル信号ではな
くて変調信号の周波数を変える方式をとる。その際、Ｐ
ＬＬ方式周波数シンセサイザの出力信号である変調用ロ
ーカル信号の周波数は一定のままで、変調部の構成を変
更することで微少ステップでの周波数変更を可能として
いる。

【００２１】つまり、変調部においてＩ信号とＱ信号に
よって直交変調を行う際に、Ｉ信号とＱ信号のそれぞれ
にお互いに同期した位相の回転成分を加えることによ
り、周波数のずれの成分を加え、これらＩ信号とＱ信号
を使って直交変調を行うことにより、変調用ローカル信
号の周波数から微少周波数分だけずれた周波数の変調信
号を生成する。これにより、微少なステップで周波数設
定ができ、短いロックアップ時間で、つまり高速で、周
波数を切り換えることができる。

【００２２】

【実施例】以下、本発明の実施例を説明する。図１に、
実施例の信号発生器を構成する変調部２２の基本的な構
成を示した。この変調部２２は、図４の従来例の変調部
２２に相当するもので、変調データからＩ信号、Ｑ信号
を生成するＩＱ変換部１１、位相回転生成部１２、Ｉ信
号、Ｑ信号を基に直交変調を行う直交変調器３Ｂ、並び
に低周波発振部１３で構成され、低周波発振部１３で発
振させた微少周波数相当分の位相回転成分を位相回転生
成部１２においてＩ信号、Ｑ信号に加える構成のもので
あり、以下に詳しく説明する。

【００２３】ＩＱ変換部１１は、論理１と０からなるデ
ジタルデータである変調データ２６を入力し、Ｉ信号３
６およびＱ信号３７を生成する。ここで、変調データ２
６からＩ信号３６およびＱ信号３７への変換規則は、π
／４シフトＱＰＳＫ、１６ＱＡＭなどの変調方式によっ
て定まっている。なお、ＩＱ変換部１１は、図５におけ
るＩＱ変換回路３１と同じ構成である。

【００２４】また、直交変調器３Ｂは、図５における直
交変調器３Ｂと同じ構成であり、Ｉ’信号１７、Ｑ’信
号１８および変調用ローカル信号２７を入力して、変調
信号２８を出力する。

【００２５】そして、図１の変調部２２では、ＩＱ生成
部１１と直交変調器３Ｂの間に、微少周波数を付加する
ための位相回転生成部１２および低周波発振部１３を追
加し、Ｉ信号３６とＱ信号３７に位相回転成分、即ち、
微少周波数成分を付加し、Ｉ’信号１７とＱ’信号１８
に変換している。

【００２６】次に、位相回転生成部１２と低周波発振部
１３について説明する。低周波発振部１３は、付加した
い微少周波数Δｆを発振周波数とする低周波信号１９を
生成する低周波発振器である。即ち、低周波発振部１３
は、下式（２）および下式（３）で表される低周波信号
１９を生成する。ここで、ｘ_LFa（ｔ）、ｘ_LFb（ｔ）
は低周波信号１９を示す。

【００２７】

【数２】

【００２８】

【数３】

【００２９】位相回転生成部１２は、低周波信号１９を
入力として、下式（４）および（５）の操作を行うこと
により、Ｉ信号３６とＱ信号３７に微少周波数Δｆに相
当する位相回転を付加し、Ｉ’信号１７とＱ’信号１８
を生成する。ここで、ｘ_I（ｔ）、ｘ_I'（ｔ）、ｘ
_Q（ｔ）、ｘ_Q'（ｔ）はそれぞれ、Ｉ信号３６、Ｉ’信
号１７、Ｑ信号３７、Ｑ’信号１８を表す。ここで、式
４および式５の演算を施すことは、Ｉ信号３６とＱ信号
３７において２π・Δｆ・ｔ分だけ位相を回転させる処
理を行ったことに相当する。

【００３０】

【数４】

【００３１】

【数５】

【００３２】そして、上記のＩ’信号１７およびＱ’信
号１８を直交変調部３Ｂに入力し、変調用ローカル信号
２７に対して直交変調を行うことで、直交変調器の出力
である変調信号２８は下式（６）で表される信号とな
る。ここで、ｘ（ｔ）は変調信号２８を、ｆ_loは変調用
ローカル信号２７の周波数を表す。そして、式（６）か
ら導かれる結論は、直交変調器３Ｂにおいて、Ｉ’信号
１７、Ｑ’信号１８の代わりにそれぞれＩ信号３６、Ｑ
信号３７を入力し、変調用ローカル信号２７として周波
数ｆ_loの代わりに（ｆ_lo＋Δｆ）を入力したことを意味
する。これは、微少周波数Δｆだけずれた周波数で変調
を行ったことと等価である。

【００３３】

【数６】

【００３４】本発明の具体的な実施例を図２に示した。
図２において、６１は位相生成回路、６２はシフトレジ
スタ、６３はカウンタ、６４はＲＯＭ、６５は入力ポー
トＡ、６６は入力ポートＢ、６７はＤＳＰ、６８はメモ
リ、６９は出力ポートＡ、６Ａは出力ポートＢ、６Ｂは
ＤＡ（デジタル−アナログ）変換器Ａ、６ＣはＤＡ変換
器Ｂ、６ＤはローパスフィルタＡ、６Ｅはローパスフィ
ルタＢ、６Ｆはスプリッタ、６Ｇは第１のダブルバラン
スドミキサ、６Ｈは第２のダブルバランスドミキサ、６
Ｉはコンバイナ、６Ｊはサンプリングクロック、６Ｋは
データクロック、６ＬはＤＳＰＩ／Ｏバス、６Ｍはメ
モリバスを表す。また、２６、２７、２８は図１と同様
に、それぞれ変調データ、変調用ローカル信号、変調信
号を表す。

【００３５】図２の構成においては、位相生成回路６
１、シフトレジスタ６２、カウンタ６３、ＲＯＭ６４に
よってＩＱ変換部１１が構成される。また、入力ポート
Ａ６５、入力ポートＢ６６、ＤＳＰ６７、メモリ６８、
出力ポートＡ６９、出力ポートＢ６Ａ、ＤＡ変換器Ａ６
Ｂ、ＤＡ変換器Ｂ６Ｃ、ローパスフィルタＡ６Ｄ、ロー
パスフィルタＢ６Ｅによって、位相回転生成部１２と低
周波発振部１３が構成される。更に、スプリッタ６Ｆ、
第１のダブルバランスドミキサ６Ｇ、第２のダブルバラ
ンスドミキサ６Ｈ、コンバイナ６Ｉによって、直交変調
器３Ｂが構成される。

【００３６】次に、図２の実施例の動作を説明する。な
お、ここでは、π／４シフトＱＰＳＫ変調方式を例にし
て説明する。

【００３７】位相生成回路６１に、１と０のデジタル信
号からなる変調データ２６を入力した場合、位相生成回
路６１は、データの値に応じて０度、４５度、９０度、
１３５度、１８０度、２２５度、２７０度、３１５度の
位相情報を生成する。また、変調データ２６はシフトレ
ジスタ６２にも入力され、データクロック６Ｋによって
取り込まれる。データクロック６Ｋは、変調データ２６
のデータ転送レートと等しい周波数のクロック信号であ
り、サンプリングクロック６Ｊをカウンタ６３で分周し
て得られる。即ち、カウンタ６３の分周比をｎとする
と、サンプリングクロック６Ｊは変調データ２６のデー
タ転送レートのｎ倍の周波数のクロック信号である。

【００３８】ここで、ＲＯＭ６４には、入力データの位
相情報、過去の入力データのビット列、データ・シンボ
ル間の時間情報に応じたＩ信号、Ｑ信号のデータが予め
書き込まれている。そして、上記の位相生成回路６１、
シフトレジスタ６２、カウンタ６３の出力値をアドレス
情報として入力することで、それに応じたＩ信号、Ｑ信
号の値がデータ端子から出力される。これにより、これ
らの回路によりＩＱ変換部１１の動作を行わせることが
できる。

【００３９】ＲＯＭ６４の出力信号は、入力ポートＡ６
５、入力ポートＢ６６に接続される。ＤＳＰ６７は、サ
ンプリングクロック６Ｊを割込信号として入力してい
る。このため、サンプリングクロックが入力される度、
即ちＲＯＭ６４からの出力信号であるＩ信号、Ｑ信号が
更新される度に、割込が発生し、割込処理プログラムが
実行される。この割込処理プログラムにより、Ｉ信号、
Ｑ信号に対して位相回転処理が施される。

【００４０】ＤＳＰ６７により実行される位相回転処理
のフローチャートを、図３に示した。まず、割込がはい
ると、ＤＳＰ６７は入力ポートＡ６５、入力ポートＢ６
６から、Ｉ信号、Ｑ信号を取り込む（処理Ｓ７１）。続
いて、割込を受け付けた回数をカウントするソフトウェ
ア・カウンタを＋１する（処理Ｓ７２）。ここで、この
カウンタは、割込が発生する度に＋１されることになる
ため、このカウント値にサンプリングクロックの周期を
乗ずることにより、実時間ｔを求めることができる。次
に、ＤＳＰ６７は、このｔの値を基に、ｃｏｓ（２π・
Δｆ・ｔ）および、ｓｉｎ（２π・Δｆ・ｔ）の値を求
める（処理Ｓ７３）。次いで、これらの値と処理７１で
読み込んだＩ信号、Ｑ信号の値を基に、ｘ_I'（ｔ）、ｘ
_Q'（ｔ）の値を計算する（処理Ｓ７４）。

【００４１】ここで、ｘ_I'（ｔ）、ｘ_Q'（ｔ）の値は、
それぞれ式４および式５によって求める。また、これら
の処理を行うにあたり、ＤＳＰ６７は一時的に保存する
データやプログラムを、メモリバス６Ｍを介してメモリ
６８にアクセスする。そして、最後に、求めたｘ
_I'（ｔ）、ｘ_Q'（ｔ）の値を、それぞれ出力ポートＡ６
９、出力ポートＢ６Ａに書き込み（処理Ｓ７５）、割込
プログラムを終了する。

【００４２】そして、出力ポートＡ６９、出力ポートＢ
６Ａに書き込まれたデータは、それぞれＤＡ変換器Ａ６
Ｂ、ＤＡ変換器Ｂ６Ｃでアナログ信号に変換された後、
ローパスフィルタＡ６Ｄ、ローパスフィルタＢ６Ｅでス
ムージング処理され、Ｉ’信号、Ｑ’信号となる。

【００４３】以上の処理によって、位相回転生成部１２
および低周波発振部１３の処理が実行されたことにな
る。尚、図３における、処理Ｓ７２、処理Ｓ７３は図１
における低周波発振部１３の動作に、その他の部分が位
相回転生成部１２の動作に、それぞれ相当する。

【００４４】また、ローパスフィルタＡ６Ｄ、ローパス
フィルタＢ６Ｅから出力されたＩ’信号、Ｑ’信号は、
それぞれダブルバランスドミキサ６Ｇ、ダブルバランス
ドミキサ６ＨのＩＦ端子に入力され、各ローカル信号と
乗算される。各ダブルバランスドミキサのローカル信号
には、変調用ローカル信号２７をスプリッタ６Ｆによっ
て＋４５度と−４５度に位相シフトした信号が入力され
る。従って、ダブルバランスドミキサＡ６Ｇとダブルバ
ランスドミキサＢ６Ｈのローカル信号の位相差は９０度
となる。さらに、第１のダブルバランスドミキサ６Ｇと
第２のダブルバランスドミキサ６ＨのＲＦ端子からの出
力信号は、コンバイナ６Ｉによって加算され、変調信号
２８を出力する。

【００４５】このように、ダブルバランスドミキサＡ６
Ｇ、ダブルバランスドミキサＢ６Ｈ、スプリッタ６Ｆ、
コンバイナ６Ｉによって、図１および図５の直交変調器
３Ｂを構成していることがわかる。そして、図２の実施
例においては、以上の動作を行うことにより、図１で示
した機能を実現する。

【００４６】なお、図２の実施例では、Ｉ信号とＱ信号
の処理をＤＳＰ６７という１つのＤＳＰで行っている
が、サンプリングクロック６Ｊの周波数が高くて処理し
きれない場合にはＩ信号用とＱ信号用の２つのＤＳＰを
用いても良い。また逆に、サンプリングクロック６Ｊの
周波数が低く、ＤＳＰ６７の処理能力に余裕がある場合
は、図１におけるＩＱ変換部１１の処理もＤＳＰ６７上
のプログラムで実行させることもできる。その場合に
は、図２における位相生成回路６１、シフトレジスタ６
２、カウンタ６３、ＲＯＭ６４などが不要となり、さら
に回路構成が簡略化できる。

【００４７】

【発明の効果】本発明の信号発生器は、微少なステップ
で周波数を設定できるものである。この周波数設定は、
理論上、下限のないものである。そして、このように微
少なステップで周波数を切り換えた場合でも、ロックア
ップ時間が長くならず、高速での周波数切換えが可能と
なる。また、従来のようにＰＬＬループを用いていない
ので、その分だけ回路構成が簡単になるという効果もあ
る。

【図面の簡単な説明】

【図１】本発明の信号発生器の基本的な構成を示したブ
ロック図である。

【図２】本発明の信号発生器のより具体的な構成を示し
たブロック図である。

【図３】図２の実施例においてＤＳＰにより実行される
位相回転処理のフローチャートである。

【図４】従来の信号発生器の構成を示したブロック図で
ある。

【図５】図４の信号発生器の変調部の構成例を示したブ
ロック図である。

【図６】図４の信号発生器の出力部の構成例を示したブ
ロック図である。

【図７】図４の信号発生器のシンセサイザ部の構成例を
示したブロック図である。

【符号の説明】

１１ＩＱ変換部１２位相回転生成部１３低周波発振部２１変調データ生成部２２変調部２３出力部２４第１のシンセサイザ部２５第２のシンセサイザ部２６変調データ３１ＩＱ変換回路３２、３３乗算回路３４位相変換回路３５加算回路３Ｂ直交変調器４１ミキサー回路４２レベル変換回路５１位相比較器５２ループフィルタ５３電圧制御発振器５４分周器５９分周データ６１位相生成回路６２シフトレジスタ６３カウンタ６４ＲＯＭ６５入力ポートＡ６６入力ポートＢ６７ＤＳＰ６８メモリ

Claims

【特許請求の範囲】

【請求項１】所定の周波数の信号を発振する信号発生
器において、変調データを入力して変調方式に応じたＩ信号とＱ信号
を出力するＩＱ変換部(11)と、低周波信号を生成する低周波発振部(13)と、前記Ｉ信号、Ｑ信号および低周波信号を入力して位相回
転を施しＩ’信号とＱ’信号を出力する位相回転生成部
(12)と、前記Ｉ’信号、Ｑ’信号と変調用ローカル信号を入力し
て直交変調を行い変調信号を出力する直交変調器(3B)と
からなる変調部(22)を有してなることを特徴とする微少
周波数可変信号発生器。