JPH02149155A - ディジタル復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は直交乗算回路を備えるディジタル復調回路に係
り、特に直交乗算回路の広帯域化技術に関する。

（従来の技術） ディジタル変調方式の１つであるＰＳＫ　（位相シフト
キーインク）方式は、例えばＦＤＭＡ　（周波数分割多
元接続）　−Ｓ　ＣＰ　Ｃ（Ｓｉｎｇｌｅ　Ｃｈａｎｎ
ｅｌＰｅｒ　Ｃａｒｒｉｅｒ）システムにおいて採用さ
れているが、そのＰＳＫ信号として例えば４−ＰＳＫ信
号は第４図に示すようになっている。即ち、４−ＰＳＫ
信号は、基準搬送波をディジタル信号で２相位相変調し
たＰチャネルの信号と、基準搬送波と直交関係にある直
交搬送波をディジタル信号で２相位相変調しなＱチャネ
ルの信号とを合成したものである。つまり、第４図にお
いて、４−ＰＳＫ信号は互いに直交するＰ軸とＱ軸に対
し４５゛傾斜した信号ベクトルで示され、この信号ベク
トルのＱ軸への投影点Ｅ、同ＦがＱチャネルの信号を与
える。

このようなＰＳＫ信号の復調方式には、遅延検波方式等
もあるが、第５図（ａ　）（ｂ　）に概略示すような方
式が知られている。第５図（ａ）に示す同期検波方式は
、Ｐ　Ｓ　Ｋ信号を一方の入力とする２つの乗算回路６
１．同６２にお、いて、その一方の乗算回路６１では他
方の入力に基準搬送波の再生搬送波信号を与えて前記Ｐ
チャネルの復調信号を得、他方の乗算回路では他方の入
力に再生搬送波信号の位相をπ／２移相器６３でπ／２
宛移相した信号を与えて前記Ｑチャネルの復調信号を得
る方式である。また、第５図（ｂ）に示す方式は、いわ
ゆる準同期検波方式と呼ばれるもので、前記再生搬送波
信号の代わりに発振器６６の出力信号を用いる点が異な
る。即ち、発振器６６の出力信号はＰＳＫ信号の搬送波
と同期関係になくそれに近いものであるから、２つの乗
算回路６４．同６５から準同期直交復調信号ＣＰ’　、
Ｑ’　）が得られ、後段の位相同期回路６７にて位相同
期処理が行われ本来の直交復調信号（Ｐ、Ｑ＞が得られ
る。

ここに、２つの乗算回路（直交乗算回路）の他方の入力
信号の周波数の位相差が正しくπ／２であれば、例えば
Ｑ軸上のアイパターンは第７図（ａ＞に示す如くアイが
最も開いたものとなり、２値の信号（Ｅ、Ｆ）が符号量
干渉なく正しく復調される。逆に、位相差がπ／２から
ずれて例えば（１ｐ（第６図にＱ′軸として示すように
第■−■象限側に傾くと、この傾いたＱ′軸に投影され
る信号点はＡ、Ｂ、Ｃ，Ｄの４つとなり、このときのア
イパターンは第７図（ｂ）に示す如くアイの開きが小さ
くなる。これは符号量干渉が生じ正しく復調されないこ
とを示すものである。

ところで、例えばＦＤＭＡ−９ＣＰＣシステムでは、複
数の回線があり、それぞれ異なる搬送波である。そして
、通信は常に特定の回線を使用するとは限らずシステム
内の任意の回線が選択使用される。従って、復調回路で
は、同期検波方式では再生搬送波は使用回線の搬送波に
応じたものとなり、また準同期検波方式では発振器６６
としてシンセサイザ等を用い使用回線の搬送波の周波数
に応じた周波数を発生できるようにしている。

要するに、この種の復調回路では、任意の回線で正しく
復調動作をすることを要するから、前記直交性は当該シ
ステムとして使用可能な全周波数帯域において確保され
ていることが本来的に要求される。

（発明が解決しようとする課題） しかしながら、前記直交性を全周波数帯域に渡って維持
することは、いかにπ／２移相器等を厳密に製作しても
ハードウェアの不完全性等を回避できないので、極めて
困難である。従って、従来では、比較的直交関係が保た
れる狭い周波数範囲でシステムを運用せざるを得す、シ
ステムとして使用可能な全周波数帯域を有効に利用でき
ないという問題がある。

なお、前記直交性のずれの問題は、直交乗算回路を用い
る限り、Ｑ　Ａ　Ｍ　（Ｑｕａｄｒａｔｕｒｅ　Ａ＋ｅ
ｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｏ　）復調回路にお
いても同様に生ずることは明らかである。

本発明は、このような問題に鑑みなされたもので、その
目的は、前記直交性のずれを自動的に零にできるように
し、以て広い周波数範囲に渡って正しい復調動作をなし
得るディジタル復調回路を提供することにある。

（課題を解決するための手段） 前記目的を達成するために、本発明のディジタル復調回
路は次の如き構成を有する。

即ち、本発明のディジタル復調回路は、一方の入力が受
信ディジタル被変調信号で他方の入力が再生搬送波信号
または搬送波周波数に準同期した準同期搬送波信号のい
ずれかである第１の乗算回路と；　前記再生搬送波信号
または前記準同期搬送波信号の位相をπ／２宛移相する
π／２移相器と；　制御信号に基づき前記π／２移相器
の出力信号を位相調整して出力する可変移相器と；　−
方の入力が前記受信ディジタル被変調信号で他方の入力
が前記可変位相器の出力信号である第２の乗算回路と；
　前記再生搬送波信号を用いる場合には前記第１および
第２の乗算回路の出力たる２系列の直交復調信号に基づ
いて、または前記準同期搬送波信号を用いる場合には前
記第１および第２の乗算回路の後段における位相同期復
調処理で形成される２系列の直交復調信号に基づいて信
号位相平面上の少なくとも第１象限と第■象限または第
■象限と第■象限のいずれか一方の組合わせに係る象限
を判定しその判定した組合わせ象限における軸に投影さ
れる信号点に対応したロードクロック信号を発生する象
限判定回路と；　前記２系列の直交復調信号の一方の信
号列であって前記象限判定回路が判定対象とする組合わ
せ象限における前記軸に対応した信号列を受けてその軸
に投影される各信号点の信号値をそれに対応した前記ロ
ードクロック信号に従ってそれぞれ格納しその格納した
信号値間の差値を求める誤差検出回路と；　前記誤差検
出回路の出力を受けてろ波処理等をし前記制御信号を形
成出力する信号形成回路と；　を備えていることを特徴
とするものである。

（作　用） 次に、前記の如く構成される本発明のディジタル復調回
路の作用を説明する。

受信ディジタル被変調信号にはＱＡＭ信号とＰＳＫ信号
とがあるが、例えば４−ＰＳＫ信号とすれば、２系列の
直交復調信号間に直交位相誤差がある場合には、その位
相平面上の信号ベクトルは前記第６図に示すよう１こな
る。

そこで、２系列の直交復調信号に基づいて例えば第１象
限と第■象限を判定し、その判定した第１象限と第■象
限において直交位相誤差分傾斜したＱ′軸に投影される
信号点Ａ、同Ｂそれぞれに対応したロードクロック信号
を発生する（象限判定回路）。

そして、２系列の直交復調信号のうちのＱチャネルの信
号中前記信号点Ａ、同Ｂの各信号値をロードクロック信
号に従って格納し、その信号値の差を求める（誤差検出
回路）。ここで求められた差値は信号点Ａと同日のレベ
ル差であって、これは取りも直さず直交位相誤差を与え
る。

従って、誤差検出回路の出力たる差値が零となるように
可変移相器の位相量を制御すれば、２系列の直交復調信
号間の直交位相誤差は広い周波数範囲に渡って常に零と
なるようにすることができる。

斯くして、本発明によれば、直交乗算回路の広帯域化を
図ることができるので、従来維持困難であった広帯域に
おける直交性を容易にかつ確実に確保することができる
。このとき、従来においては、特にπ／２移相器は相当
に厳格な精度が要求されていたが、本発明の適用によっ
てその要件を緩和でき、従って原価低減を図ることが可
能となる。

（実　　施　　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は、本発明の一実施例に係るディジタル復調回路
を示す、第１図において、従来の同期検波方式（第５図
（ａ　＞）のディジタル復調回路は、（第１の）乗算回
路１と、（第２の）乗算回路２と、π／２移相器３と、
搬送波・クロック再生回路４と、可変周波数発振回路５
とで構成されるが、この構成において本第１実施例に係
るディジタル復調回路は、象限判定回路６と、誤差検出
回路７と、信号形成回路たるＤ／Ａ変換回路８および低
域ろ波回路９と、可変位相器１０とを設けたものである
。

受信ディジタル被変調信号にはＱＡＭ信号やＰＳＫ信号
等があるが、本実施例では従来例に準じてＰＳＫ信号と
し、これは乗算回路１と同２の一方の入力信号となって
いる。

乗算回路１の他方の入力信号およびπ／２移相器３の入
力信号たる再生搬送波信号は可変周波数発振回路５から
供給される。そして、π／２移相器３の出力信号は可変
移相器１０にて後述するように移相制御されて乗算回路
２の他方の入力信号となる０乗算回路１．同２の出力信
号たるＰチャネルおよびＱチャネルの復調信号は搬送波
・クロック再生回路４と象限判定回路６へ供給され、ま
たＱチャネル復調信号は誤差検出回路７へ供給される。

搬送波・クロック再生回路４は、再生した搬送波信号を
可変周波数発振回路５へ出力し、また再生したクロック
信号を象限判定回路６と誤差検出回路７とへ出力する。

なお、再生したデータ信号は外部へ送出される。

可変周波数発振回路５は、前記再生された搬送波信号が
入力する電圧制御発振回路５１と、任意の回線の使用搬
送波の周波数と概略等しい周波数の信号を発生するシン
セサイザ５２と、これら両者の出力信号を乗算操作する
ミキサー５３と、ミキサー５３の出力信号にろ液処理を
施し前記乗算回路１およびπ／２移相器３に対する再生
搬送波信号を形成出力する帯域ろ波回路５４とで構成さ
れる。つまり、この可変周波数発振回路５は、当該無線
通信システムが例えば前記ＦＤＭＡ−ＳＣＰＣ方式のも
のである場合、回線は周波数分割して割り当てられるが
、システムとして割り当てられた全回線の搬送波の周波
数の信号をそれぞれ出力できるのであり、出力信号周波
数はシンセサイザ５２によって定められ、入力搬送波周
波数との位相周期は電圧制御発振回路５１にて行われる
。

象限判定回路６と誤差検出回路７は例えば第２図に示す
ように構成される０図中上段が象限判定回路、図中下段
が誤差検出回路にそれぞれ対応している。第２図におい
て、Ｐチャネル復調信号は極性判定回路２２θへ、Ｑチ
ャネル復調信号は極性判定回路２２１とＡ／Ｄ変換回路
２２２へそれぞれ与えられる。

極性判定回路２２０と同２２１は、再生クロック信号に
基づいて復調信号をサンプリングし、その信号極性の正
負を判定する。ここで、極性判定回路２２０は、Ｐチャ
ネル復調信号の極性が負のとき“１”を、正のとき０”
をそれぞれ出力するものとし、また極性判定回路２２１
は、Ｑチャネル復調信号の極性が正のとき“１″を、負
のとき“０”をそれぞれ出力するものとする。

極性判定回路２２０の出力は、論理積回路２２４の一方
の入力へ与えられるとともに、インバータ２２３を介し
て論理積回路２２５の一方の入力へ与えられる。また、
極性判定回路２２！の出力は、論理積回路２２４と同２
２５の他方の入力へ与えられる。そして、論理積回路２
２４の出力は論理積回路２２６の一方の入力へ、論理積
回路２２５の出力は論理積回路２２７の一方の入力へそ
れぞれ与えられる。論理積回路２２６と同２２７は、他
方の入力にインバータ２２８を介して再生クロック信号
が与えられ、対応するシフトレジスタ２２９．同２３０
に対しロードクロック信号を出力する。

要するに、極性判定回路２２０の出力が“１″で、極性
判定回路２２！の出力が“１”のとき、つまり、受信信
号ベクトルが第■象限にあるとき、論理積回路２２４の
出力が°°１”となり、その象限が判定され、ロードク
ロック信号がシフトレジスタ２２９に対し出力される。

また、極性判定回路２２０の出力が“０”で、極性判定
回路２２！の出力が“１”のとき、つまり、受信信号ベ
クトルが第１象限にあるとき、論理積回路２２５の出力
が“１”となり、その象限が判定され、ロードクロック
信号がシフトレジスタ２３０に対し出力される。

換言すれば、象限判定回路６では、第■象限と第■象限
に在る受信信号ベクトルを判定し、両象限における基準
軸（第６図に示すＱ軸またはＱ′軸）上の信号点に対応
したロードクロック信号を発生しているのである。

次に、Ａ／Ｄ変換回路２２２は、Ｑチャネル復調信号を
再生クロック信号に従ってにビットのディジタル信号へ
変換し、それを前記シフトレジスタ２２９、同２３０へ
与える。その結果、シフトレジスタ２２９は論理積回路
２２６が出力するロードクロック信号に従って、またシ
フトレジスタ２３Ｇは論理積回路２２７が出力するロー
ドクロック信号に従って入力ディジタル信号を取り込む
ことになる。

ここに、論理積回路２２６が出力するロードクロック信
号は第■象限にある受信信号ベクトルについてのＱ軸ま
たはＱ′軸上の信号点（ＥまたはＡ〉に対するものであ
り、また論理積回路２２７が出力するロードクロック信
号は第Ｉ象限にある受信信号ベクトルについてのＱ軸ま
たはＱ′軸上の信号点（ＥまたはＢ）に対するものであ
る。つまり、基準軸がＱ軸であるときは、両シフトレジ
スタに取り込まれる信号値は共にＥであるが（第４図参
照）、基準軸がＱ′軸であるときは、シフトレジスタ２
２９には信号値Ａが取り込まれ、シフトレジスタ２３０
には信号値Ｂが取り込まれることになる。

そして、次段の減算回路２３１では、両シフトレジスタ
の出力値間の差を求めるのであるが、両シフトレジスタ
の出力値が共にＥであれば差は零である。つまり、基準
軸はＱ軸であって直交位相誤差はない、一方、シフトレ
ジスタ２２９の出力値がＡで、シフトレジスタ２３０の
出力値がＢのときは、両者の差値（Ａ−Ｂ）が存在する
。つまり、基準軸はＱ′軸であって直交位相誤差がある
。この差値が取りも直さず直交位相誤差の大きさを与え
、また差値がプラスのときはＱ′軸は第■象限側に傾斜
し、マイナスのときは第１象限側に傾斜していると判断
することができる。

従って、この減算回路２３１の出力値は直交位相誤差を
与えるから、その誤差電圧（ディジタル値）をＤ／Ａ変
換回路８にてアナログ化し、低域ろ波回路９にて雑音お
よびパターンジッタ等を抑圧したアナログ制御電圧を可
変移相器１０へ与え、誤差検出信号が零となるようにπ
／２移相器３の出力信号周波数の位相を制御して乗算回
路２の他方の入力へ与えれば、乗算回路１と同２間の直
交性を極めて広い周波数範囲に渡って保持できることに
なる。

次に、第３図は本発明の他の実施例に係るディジタル復
調回路を示す、第３図において、従来の準同期検波方式
（第５図（ｂ））のディジタル復調回路は、（第１の）
乗算回路３１と、（第２の）乗算回路３２と、π／２移
相器３３と、シンセサイザ３４と、Ａ／Ｄ変換回路３５
と、同３６と、ディジタル回路たる複素乗算回路３７と
、ディジタル回路たる搬送波・クロック再生回路３８と
、ディジタル回路の動作クロックを発生するクロック発
生回路３９とで構成されるが、この構成において本第２
実施例に係るディジタル復調回路は、前述した第１実施
例と同様に、象限判定回路６と、誤差検出回路７と、信
号形成回路たるＤ／Ａ変換回路８および低域ろ波回路９
と、可変位相器１０とを設けたものである。

本発明に係る部分は、前述したので、以下従来回路部分
の動作概要を説明する。

シンセサイザ３４は、前記シンセサイザ５２と同様に、
希望信号の周波数と概略等しい周波数の搬送波信号を発
生する。これは乗算回路３１の他方の入力信号となると
ともに、π／２移相器３３、可変移相器ｌＯを介して乗
算回路３２の他方の入力信号となる。

つまり、乗算回路３１と同３２からなる直交乗算回路で
は、入力されたＰＳＫ信号内の希望信号の角周波数ω。

に略等しい角周波数ω′。の搬送波信号を発生するシン
セサイザ３４によって希望信号を準同期直交復調する。

この準同期直交復調信号（Ｐ’　、Ｑ”）はＡ／Ｄ変換
回路（３５，３６）にてにビット（ｋ＝６〜１６）のデ
ィジタル信号列へ変換される。そして、このディジタル
信号列は複素乗算回路３７および搬送波・タロツク再生
回路３８における位相同期処理に付され、複素乗算回路
３７から同期復調、された直交復調信号（Ｐ。

Ｑ）が得られる。

ＰチャネルとＱチャネルの復調信号は象限判定回路６へ
与えられ、Ｑチャネルの復調信号は誤差検出回路７へ与
えられる。また、搬送波・クロック再生回路３８で再生
されたクロック信号はＡ／Ｄ変換回路（３５，３６＞へ
与えられると共に、象限判定回路６と誤差検出回路７へ
与えられる。

従って、本発明に係る部分は前述したように所要の動作
をなし得ることになる。なお、Ｑチャネル復調信号はデ
ィジタルは号であるから、誤差検出回路７では第２図に
示したＡ／Ｄ変換回路２２２は不要となる。

ここに、本実施例では、Ｑ軸に対する位相誤差を零にす
るようにしたが、Ｐ軸に対する位相誤差を対象としても
よい、この場合には、象限判定回路は第１象限と第■象
限を判定するようにし、誤差検出回路はＰチャネルの復
調信号から誤差検出を行えば良い。

また、可変移相器１０は、アナログ制御型を用いたので
、Ｄ／Ａ変換回路８を設けたが、ディジタル制御型を用
いれば不要とすることができる。

一方、現実のシステムでは、雑音やパターンジ・フタは
不可避であるから、低域ろ波回路９は制御性を確保する
意味で必要である。

（発明の効果） 以上説明したように、本発明のディジタル復調回路によ
れば、直交位相誤差を検出し、それが零となるように直
交乗算回路を制御するようにしたので、直交乗算回路の
広帯域化を図ることができ、従来維持困難であった広帯
域における直交性を容易にかつ確実に確保することがで
きる効果がある。

このとき、従来においては、特にπ／２移相器は相当に
厳格な精度が要求されていたが、本発明の適用によって
その要件を緩和でき、従って原価低減を図ることが可能
となる効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るディジタル復調回路の
構成ブロック図、第２図は象限判定回路および誤差検出
回路の一例を示す構成ブロック図、第３図は本発明の他
の実施例に係るディジタル復調回路の構成ブロック図、
第４図はＰＳＫ信号の位相平面上の信号ベクトル図、第
５図は従来のディジタル復調回路の概略構成ブロック図
、第６図は直交位相誤差がある場合の直交復調信号の位
相平面上の信号ベクトル図、第７図は直交位相誤差がな
い場合（同図（ａ））と直交位相誤差がある場合（同図
（ｂ））のアイパターンを示す図である。 １　２．３１．３２・・・・・・乗算回路、　３，３３
・・・・・・π／２移相器、　４．３８・・・・・・搬
送波・クロック再生回路、　５・・・・・・可変周波数
発振回路、６・・・・・・象限判定回路、　７・・・・
・・誤差検出回路、８・・・・・・Ｄ／Ａ変換回路、　
９・・・・・・低域ろ波回路、１０・・・・・・可変移
相器、　３４・・・・・・シンセサイザ、３５．３６・
・・・・・Ａ／Ｄ１Ｒ換回路、　３７・・・・・・複素
乗算回路、　３９・・・・・・クロック発生回路。 代理人　弁理士　　八　幡　　義　博 本禿旭月の１５゛タル榎ｊ１ヨが♂−のＡ（威ダ虫１）
第３　区 に Ｆ ＰＳＫ信号の＆相平テよの信号’Ｙ７）ルＰ２ρ−・社
復調イ訂　　ｒ：　ａ’−・−Ｌ晒猷橿調信号ネヒ」ミ
／）デージ゛タル腹ま司回路の羞２本、力啄メ（捌第　
６　区 直交復調糟８ａ泣相手面玉の傅号公りトル番　　ｆ　　
（

Claims (1)

【特許請求の範囲】
1. 一方の入力が受信ディジタル被変調信号で他方の入力が
   再生搬送波信号または搬送波周波数に準同期した準同期
   搬送波信号のいずれかである第１の乗算回路と；前記再
   生搬送波信号または前記準同期搬送波信号の位相をπ／
   ２宛移相するπ／２移相器と；制御信号に基づき前記π
   ／２移相器の出力信号を位相調整して出力する可変移相
   器と；一方の入力が前記受信ディジタル被変調信号で他
   方の入力が前記可変位相器の出力信号である第２の乗算
   回路と；前記再生搬送波信号を用いる場合には前記第１
   および第２の乗算回路の出力たる２系列の直交復調信号
   に基づいて、または前記準同期搬送波信号を用いる場合
   には前記第１および第２の乗算回路の後段における位相
   同期復調処理で形成される２系列の直交復調信号に基づ
   いて信号位相平面上の少なくとも第 I 象限と第II象限
   または第 I 象限と第IV象限のいずれか一方の組合わせ
   に係る象限を判定しその判定した組合わせ象限における
   軸に投影される信号点に対応したロードクロック信号を
   発生する象限判定回路と；前記２系列の直交復調信号の
   一方の信号列であって前記象限判定回路が判定対象とす
   る組合わせ象限における前記軸に対応した信号列を受け
   てその軸に投影される各信号点の信号値をそれに対応し
   た前記ロードクロック信号に従ってそれぞれ格納しその
   格納した信号値間の差値を求める誤差検出回路と；前記
   誤差検出回路の出力を受けてろ波処理等をし前記制御信
   号を形成出力する信号形成回路と；を備えていることを
   特徴とするディジタル復調回路。