JP3369291B2 - 位相誤差検出回路およびクロック再生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＳＫ方式やＱＡＭ方式
などのデジタル伝送用直交変・復調方式で変調された信
号（デジタル直交変調信号）を復調する際、復調に必要
なクロック信号を再生する位相誤差検出回路およびクロ
ック再生回路に関する。

【０００２】［発明の概要］本発明はＰＳＫ方式やＱＡ
Ｍ方式などのデジタル伝送用直交変・復調方式において
クロック再生を行なうクロック再生回路およびこのクロ
ック再生回路で使用される位相誤差検出回路に関するも
のであり、直交復調して得られるＩ信号、Ｑ信号をＡ／
Ｄ変換し、これによって得られたサンプル列に基づいて
位相誤差信号を生成し、これを制御信号としてＰＬＬを
かけてクロック信号を再生することにより、温度変化や
経年変化などの影響を受けない、安定したクロック再生
を可能にするものである。

【０００３】

【従来の技術】ＰＳＫ方式やＱＡＭ方式などのデジタル
伝送用直交変・復調方式で変調されたデジタル直交変調
信号を復調する場合、クロック再生回路によって前記デ
ジタル直交変調信号を直交復調して得られたＩ信号、Ｑ
信号を処理してクロック信号を再生し、このクロック信
号に基づいて前記デジタル直交変調信号に含まれている
情報を再生する。

【０００４】この場合、前記クロック再生回路はデジタ
ル直交変調信号を直交復調して得られるＩ信号、Ｑ信号
を各々、２乗して２乗信号を生成する２つの２乗回路
と、これらの各２乗回路から出力される各２乗信号を加
算して２乗和信号を生成する加算回路と、入力されたフ
ィードバック信号の電圧値に応じた発振周波数で発振す
るＶＣＯ（電圧制御型発振器）と、前記加算回路から出
力される２乗和信号と前記ＶＣＯから出力される信号
（クロック信号）とを乗算して位相誤差信号を生成する
乗算回路と、この乗算回路から出力される位相誤差信号
をローパスフィルタリングしてフィードバック信号を生
成し、これを前記ＶＣＯにフィードバックするループフ
ィルタ回路とを備えている。

【０００５】そして、デジタル直交変調信号を直交復調
して得られるＩ信号、Ｑ信号を取り込むとともに、前記
乗算回路、ループフィルタ回路、ＶＣＯによって構成さ
れるＰＬＬ回路によって前記Ｉ信号、Ｑ信号の位相とＶ
ＣＯから出力されるクロック信号の位相とが一致するよ
うに前記ＶＣＯの発振周波数を調整しながら、このＶＣ
Ｏの発振動作によって得られた再生クロック信号をＡ／
Ｄ変換回路に供給し、前記デジタル直交変調信号をＡ／
Ｄ変換させる。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来のクロック再生回路においては、次に述べるよう
な問題があった。

【０００７】すなわち、Ａ／Ｄ変換回路の入力側の信号
（Ｉ信号、Ｑ信号）に基づいて、ＰＬＬ回路を動作させ
て再生クロック信号を生成し、これを前記Ａ／Ｄ変換回
路に供給して、デジタル直交変調信号をＡ／Ｄ変換させ
るようにしているので、クロック再生回路から出力され
る再生クロック信号の位相と、前記Ａ／Ｄ変換回路に入
力されるデジタル直交変調信号のシンボル点の位相とが
ずれてしまうことがあった。

【０００８】そこで、このような回路では、クロック再
生回路の出力側に位相調整回路を設け、この位相調整回
路によって前記クロック再生回路から出力される再生ク
ロック信号の位相を調整してこの再生クロック信号の位
相と、前記Ａ／Ｄ変換回路に入力されるデジタル直交変
調信号のシンボル点の位相とを一致させることも考えら
れるが、このような回路構成にしても、温度変化や経年
変化などによって回路特性が変化したとき、再生クロッ
ク信号の位相と、前記Ａ／Ｄ変換回路に入力されるデジ
タル直交変調信号のシンボル点の位相とがずれてしまう
という問題があった。

【０００９】また、従来のクロック再生回路では、回路
を構成している各２乗回路や加算回路、乗算回路、ルー
プフィルタ回路などがアナログ信号方式であるため、回
路全体をＬＳＩ化することが難しく、受信機の小型化、
低価格化に不向きであるという問題があった。

【００１０】本発明は上記の事情に鑑み、温度変化や経
年変化などによって回路特性が変化しても、再生クロッ
ク信号の位相と、前記Ａ／Ｄ変換回路に入力されるデジ
タル直交変調信号のシンボル点の位相とがずれないよう
にすることができるとともに、デジタル信号処理を使用
することにより、回路のＬＳＩ化を容易にして受信機の
小型化、低価格化を容易にすることができる位相誤差検
出回路およびクロック再生回路を提供することを目的と
している。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに本発明は、請求項１では、直交変調信号を取込み、
この直交変調信号の伝送シンボルレート位相と、可変周
波数発振器の発振動作によって得られた再生クロック信
号の位相とを比較し、これらのずれに対応する位相誤差
信号を生成する位相誤差検出回路において、伝送シンボ
ルレートの２倍の周波数で前記直交変調信号を復調して
得られるＩ信号、Ｑ信号をＡ／Ｄ変換して得られたＩ信
号データ、Ｑ信号データを各々、平均化して２乗した
後、この２乗演算によって得られる各平均化２乗信号デ
ータを加算して平均化２乗和信号データを生成する平均
化２乗和信号データ生成回路と、前記伝送シンボルレー
トの２倍の周波数で前記平均化２乗和信号データ生成回
路から出力される平均化２乗和信号データを取り込ん
で、これを遅延させながら、遅延前の平均化２乗和信号
データと遅延済み平均化２乗和信号データとの差分デー
タを生成するとともに、前記差分データのうち、前記伝
送シンボルレートのシンボル点とその両隣りのシンボル
点との平均化２乗和信号データ間の差分データを選択
し、これを位相誤差信号データとして出力する位相誤差
信号データ生成回路とを備えたことを特徴としている。
請求項２では、前記請求項１の位相誤差検出回路によっ
て得られた位相誤差信号データをローパスフィルタリン
グするデジタルフィルタ回路と、このデジタルフィルタ
回路から出力される位相誤差信号データをＤ／Ａ変換し
て位相誤差信号を生成するＤ／Ａ変換回路と、このＤ／
Ａ変換回路から出力される位相誤差信号に基づいた周波
数で発振して再生クロック信号を生成する可変周波数発
振器とを備えたことを特徴としている。請求項３では、
前記請求項１の位相誤差検出回路によって得られた位相
誤差信号データをＤ／Ａ変換して位相誤差信号を生成す
るＤ／Ａ変換回路と、このＤ／Ａ変換回路から出力され
る位相誤差信号をローパスフィルタリングするループフ
ィルタ回路と、このループフィルタ回路から出力される
位相誤差信号に基づいた周波数で発振して再生クロック
信号を生成する可変周波数発振器とを備えたことを特徴
としている。

【００１２】

【００１３】

【００１４】

【００１５】

【作用】上記構成において、請求項１では、平均化２乗
和信号データ生成回路によって伝送シンボルレートの２
倍の周波数で前記直交変調信号を復調して得られるＩ信
号、Ｑ信号に対し、Ａ／Ｄ変換して得られたＩ信号デー
タ、Ｑ信号データが各々、平均化されて２乗された後、
この２乗演算によって得られる各平均化２乗信号データ
が加算されて平均化２乗和信号データが生成され、位相
誤差信号データ生成回路によって前記伝送シンボルレー
トの２倍の周波数で前記平均化２乗和信号データ生成回
路から出力される平均化２乗和信号データが取り込ま
れ、これが遅延されながら、遅延前の平均化２乗和信号
データと遅延済み平均化２乗和信号データとの差分デー
タが生成されるとともに、前記差分データのうち、前記
伝送シンボルレートのシンボル点とその両隣りのシンボ
ル点との平均化２乗和信号データ間の差分データが選択
され、これが位相誤差信号データとして出力される。ま
た、請求項２では、デジタルフィルタ回路によって前記
請求項１の位相誤差検出回路で得られた位相誤差信号デ
ータがローパスフィルタリングされ、Ｄ／Ａ変換回路に
よって前記デジタルフィルタ回路から出力される位相誤
差信号データがＤ／Ａ変換されて位相誤差信号が生成さ
れるとともに、可変周波数発振器によって前記Ｄ／Ａ変
換回路から出力される位相誤差信号に基づいた周波数の
再生クロック信号が生成される。また、請求項３では、
Ｄ／Ａ変換回路によって前記請求項１の位相誤差検出回
路で得られた位相誤差信号データがＤ／Ａ変換されて位
相誤差信号が生成され、ループフィルタ回路によって前
記Ｄ／Ａ変換回路から出力される位相誤差信号がローパ
スフィルタリングされるとともに、可変周波数発振器に
よって前記ループフィルタ回路から出力される位相誤差
信号に基づいた周波数の再生クロック信号が生成され
る。

【００１６】

【００１７】

【００１８】

【００１９】

【実施例】図１は本発明による位相誤差検出回路の一実
施例を示すブロック図である。

【００２０】この図に示す位相誤差検出回路１ａは、２
乗和信号データ生成回路２ａと、位相誤差信号データ生
成回路３ａとを備えており、デジタル直交変調信号（例
えば、４相または８相のＰＳＫ変調信号）を直交復調し
て得られるＩ信号、Ｑ信号をシンボルレートの４倍の周
波数（例えば、シンボルレートが３０ＭＨｚの場合には
３０ＭＨｚ×４）でＡ／Ｄ変換して得られたＩ信号デー
タ、Ｑ信号データが入力される毎に、これらを取り込ん
で２乗和を演算し、この演算動作によって得られた今回
の２乗和信号データと、前々回の２乗和信号データとの
差を演算して位相誤差信号データを生成し、これを出力
する。

【００２１】２乗和信号データ生成回路２ａは、直交復
調して得られるＩ信号をシンボルレートの４倍の周波数
でＡ／Ｄ変換して得られたＩ信号データを取り込んで、
これを２乗し、２乗信号データを生成する２乗回路４
と、直交復調して得られるＱ信号をシンボルレートの４
倍の周波数でＡ／Ｄ変換して得られたＱ信号データを取
り込んで、これを２乗し、２乗信号データを生成する２
乗回路５と、これらの各２乗回路４、５から出力される
各２乗信号データを取り込んで加算し、２乗和信号デー
タを生成する加算回路６とを備えている。

【００２２】そして、この２乗和信号データ生成回路２
ａは、直交復調して得られるＩ信号、Ｑ信号をシンボル
レートの４倍の周波数でＡ／Ｄ変換して得られたＩ信号
データと、Ｑ信号データとが入力される毎に、これらを
取り込んで各々、２乗するとともに、この２乗演算によ
って得られる各２乗信号データを加算して２乗和信号デ
ータを生成し、これを位相誤差信号データ生成回路３ａ
に供給する。

【００２３】位相誤差信号データ生成回路３ａは、ＶＣ
Ｏ（図示は省略する）によって得られたシンボルレート
の４倍の周波数を持つ再生クロック信号に基づいて前記
２乗和信号データ生成回路２ａから出力される２乗和信
号データを取り込んで遅延するラッチ回路７と、前記再
生クロック信号に基づいて前記ラッチ回路７から出力さ
れる遅延された２乗和信号データを取り込んで更に遅延
するラッチ回路８と、このラッチ回路８から出力される
前々回の２乗和信号データと前記２乗和信号データ生成
回路２ａから出力される今回の２乗和信号データとの差
を演算して差分データを生成する減算回路９と、前記再
生クロック信号を取り込んで、これを１／４分周し、前
記シンボルレートと同じ周波数のクロック信号を生成す
る１／４分周回路１０と、この１／４分周回路１０から
出力されるクロック信号に基づいて前記減算回路９から
出力される差分データを取り込んでこれを位相誤差信号
データとして出力するラッチ回路１１とを備えている。

【００２４】そして、この位相誤差信号データ生成回路
３ａは、前記ＶＣＯによって得られたシンボルレートの
４倍の周波数を持つ再生クロック信号に基づいて、前記
２乗和信号データ生成回路２ａから出力される２乗和信
号データを取り込んで、これを順次、遅延させながら、
今回の２乗和信号データと、前々回の２乗和信号データ
とに基づいて差分データを生成するとともに、前記再生
クロック信号を１／４分周したクロック信号に基づい
て、前記差分データのうち、シンボル点の両隣りにある
信号点間の差分データを選択し、これを位相誤差信号デ
ータとして出力する。

【００２５】次に、図２および図３に示す動作概念図を
参照しながら、この位相誤差検出回路１ａの動作を説明
する。

【００２６】まず、デジタル直交変調信号を直交復調す
ることにより、図２に示す波形形状（アイパターン）の
Ｉ信号、Ｑ信号が得られ、これがシンボルレートの４倍
の周波数に対応する点、すなわち二重丸点、白丸点、白
三角点、黒丸点でサンプリングされてＡ／Ｄ変換され、
これがＩ信号データおよびＱ信号データとして２乗和信
号データ生成回路２ａに供給される。

【００２７】そして、この２乗和信号データ生成回路２
ａによって前記Ｉ信号データと、前記Ｑ信号データとが
入力される毎に、これらＩ信号データと、Ｑ信号データ
とが各々、２乗されるとともに、この２乗演算によって
得られる各２乗信号データが加算されて２乗和信号デー
タが生成され、これが位相誤差信号データ生成回路３ａ
に供給される。

【００２８】次いで、位相誤差信号データ生成回路３ａ
によって、ＶＣＯで得られたシンボルレートの４倍の周
波数を持つ再生クロック信号に基づき、前記２乗和信号
データ生成回路２ａから出力される２乗和信号データが
取り込まれ、これが順次、遅延されつつ、今回の２乗和
信号データと、前々回の２乗和信号データとに基づき、
差分データが生成されるとともに、前記再生クロック信
号が１／４分周されたクロック信号に基づき、前記差分
データのうち、シンボル点に対応した差分データが選択
され、これが位相誤差信号データとして出力される。

【００２９】ここで、図２に示す如くＩ信号、Ｑ信号の
アイパターンが最も開口している点（シンボル点）に二
重丸点が対応しているとき、このシンボル点と、ＶＣＯ
から出力される再生クロック信号との位相が一致してい
れば、時間平均的に見ると図３（ａ）に示す如く、加算
回路６から出力される２乗和信号データのシンボル点
（二重丸点）の両隣りの信号点（白丸点、黒丸点）のレ
ベルが同一になり、またシンボル点と、ＶＣＯから出力
される再生クロック信号との位相が一致していなけれ
ば、図３（ｂ）に示す如く加算回路６から出力される２
乗和信号データのシンボル点（二重丸点）の両隣りの信
号点（白丸点、黒丸点）のレベルが位相誤差に応じた値
だけずれる。

【００３０】そして、位相誤差信号データ生成回路３ａ
の減算回路９によってこれら各信号点のレベル差が抽出
され、前記再生クロック信号が１／４分周されたクロッ
ク信号によって動作するラッチ回路１１によってシンボ
ル点（二重丸点）の両隣りの信号点（白丸点、黒丸点）
以外のレベル差、例えば二重丸点と、白三角点とのレベ
ル差などが除去され、これによって得られた差分データ
が位相誤差信号データとしてＰＬＬ回路（図示は省略す
る）に供給され、このＰＬＬ回路によって前記Ａ／Ｄ変
換回路に入力される入力信号のシンボル点と、再生クロ
ック信号の位相とが一致するような再生クロック信号が
生成される。

【００３１】このようにこの実施例においては、直交復
調して得られるＩ信号、Ｑ信号をシンボルレートの４倍
の周波数でＡ／Ｄ変換して得られたＩ信号データ、Ｑ信
号データが入力される毎に、これらを取り込んで２乗和
を演算し、この演算動作によって得られた今回の２乗和
信号データと、前々回の２乗和信号データとの差を演算
して位相誤差信号データを生成し、これを出力するよう
にしたので、温度変化や経年変化などによって回路特性
が変化しても、再生クロック信号の位相と、前記Ａ／Ｄ
変換回路に入力されるデジタル直交変調信号のシンボル
点の位相とがずれないようにする位相誤差信号データを
生成することができる。

【００３２】図４は本発明による位相誤差検出回路の他
の実施例を示すブロック図である。なお、この図におい
て、図１の各部と同じ部分には、同じ符号が付してあ
る。

【００３３】この図に示す位相誤差検出回路１ｂは、平
均化２乗和信号データ生成回路２ｂと、位相誤差信号デ
ータ生成回路３ｂとを備えており、直交復調して得られ
るＩ信号、Ｑ信号をシンボルレートの２倍の周波数でＡ
／Ｄ変換して得られたＩ信号データ、Ｑ信号データが入
力される毎に、これらを取り込んで各々、２信号点のレ
ベルを平均化した後、２乗和を演算し、この演算動作に
よって得られた今回の平均化２乗和信号データと、前回
の平均化２乗和信号データとの差を演算して位相誤差信
号データを生成し、これを出力する。

【００３４】平均化２乗和信号データ生成回路２ｂは、
ＶＣＯ（図示は省略する）によって得られたシンボルレ
ートの２倍の周波数を持つ再生クロック信号に基づい
て、直交復調して得られるＩ信号をシンボルレートの２
倍の周波数でＡ／Ｄ変換して得られたＩ信号データを取
り込んで、遅延させるラッチ回路１５と、このラッチ回
路１５から出力される前回のＩ信号データと前記ラッチ
回路１５に入力される今回のＩ信号データとを加算して
平均化Ｉ信号データを生成する加算回路１６と、この加
算回路１６から出力される平均化Ｉ信号データを２乗し
て平均化２乗信号データを生成する２乗回路４とを備え
ている。

【００３５】さらに、この平均化２乗和信号データ生成
回路２ｂは、前記ＶＣＯによって得られたシンボルレー
トの２倍の周波数を持つ再生クロック信号に基づいて、
直交復調して得られるＱ信号をシンボルレートの２倍の
周波数でＡ／Ｄ変換して得られたＱ信号データを取り込
んで、遅延させるラッチ回路１７と、このラッチ回路１
７から出力される前回のＱ信号データと前記ラッチ回路
１７に入力される今回のＱ信号データとを加算して平均
化Ｑ信号データを生成する加算回路１８と、この加算回
路１８から出力される平均化Ｑ信号データを２乗して平
均化２乗信号データを生成する２乗回路５と、これらの
各２乗回路４、５から出力される各平均化２乗信号デー
タを取り込んで加算し、平均化２乗和信号データを生成
する加算回路６とを備えている。

【００３６】そして、直交復調して得られるＩ信号、Ｑ
信号をシンボルレートの２倍の周波数でＡ／Ｄ変換して
得られたＩ信号データと、Ｑ信号データとが入力される
毎に、これらを取り込んで各々、遅延しながら、今回の
Ｉ信号データと前回のＩ信号データとを平均化して平均
化Ｉ信号データを生成し、これを２乗して平均化２乗信
号データを生成するとともに、今回のＱ信号データと前
回のＱ信号データとを平均化して平均化Ｑ信号データを
生成し、これを２乗して平均化２乗信号データを生成し
た後、これらの２乗演算によって得られる各平均化２乗
信号データを加算して平均化２乗和信号データを生成
し、これを位相誤差信号データ生成回路３ｂに供給す
る。

【００３７】位相誤差信号データ生成回路３ｂは、前記
ＶＣＯによって得られたシンボルレートの２倍の周波数
を持つ再生クロック信号に基づいて、前記平均化２乗和
信号データ生成回路２ｂから出力される平均化２乗和信
号データを取り込んで遅延するラッチ回路７と、このラ
ッチ回路７から出力される前回の平均化２乗和信号デー
タと前記平均化２乗和信号データ生成回路２ｂから出力
される今回の平均化２乗和信号データとの差を演算して
差分データを生成する減算回路９と、前記再生クロック
信号を取り込んで、これを１／２分周し、前記シンボル
レートと同じ周波数のクロック信号を生成する１／２分
周回路１９と、この１／２分周回路１９から出力される
クロック信号に基づいて前記減算回路９から出力される
差分データを取り込んでこれを位相誤差信号データとし
て出力するラッチ回路１１とを備えている。

【００３８】そして、前記ＶＣＯによって得られたシン
ボルレートの２倍の周波数を持つ再生クロック信号に基
づいて、前記平均化２乗和信号データ生成回路２ｂから
出力される平均化２乗和信号データを取り込んで、これ
を遅延させながら、今回の平均化２乗和信号データと、
前回の平均化２乗和信号データとに基づいて差分データ
を生成するとともに、前記再生クロック信号を１／２分
周したクロック信号に基づいて前記差分データのうち、
シンボル点の両隣りにある１／４周期離れた点間の差分
データを選択し、これを位相誤差信号データとして出力
する。

【００３９】このようにこの実施例では、前記Ａ／Ｄ変
換回路によってＩ信号、Ｑ信号をシンボルレートの２倍
の周波数を持つ再生クロック信号でサンプリングしてい
るので、Ｉ信号、Ｑ信号のシンボル点から１／４周期離
れた信号点の値を直接、求めることができないものの、
シンボル点から１／２周期離れた信号点の値を平均化し
て平均データ（前記シンボル点から１／４周期離れた信
号点の値とほぼ同じ値のデータ）を得ることができ、こ
れによって上述した実施例と同様に、温度変化や経年変
化などによって回路特性が変化しても、再生クロック信
号の位相と、前記Ａ／Ｄ変換回路に入力されるデジタル
直交変調信号のシンボル点の位相とがずれないようにす
る位相誤差信号データを生成することができる。

【００４０】また、この実施例においては、前記Ａ／Ｄ
変換回路によってＩ信号、Ｑ信号をシンボルレートの２
倍の周波数を持つ再生クロック信号でサンプリングして
いるので、シンボルレートが高いときでも、低速のＡ／
Ｄ変換回路で、Ｉ信号、Ｑ信号をサンプリングすること
ができ、これによってシンボルレートが高くても、ハー
ドウェアの実現を容易にすることができる。

【００４１】図５は本発明によるクロック再生回路の一
実施例を示すブロック図である。

【００４２】この図に示すクロック再生回路２０ａは、
入力された再生クロック信号に基づいて、直交復調して
得られるＩ信号を取り込んでＡ／Ｄ変換し、Ｉ信号デー
タを生成するＡ／Ｄ変換回路２１と、入力された再生ク
ロック信号に基づいて、直交復調して得られるＱ信号を
取り込んでＡ／Ｄ変換し、Ｑ信号データを生成するＡ／
Ｄ変換回路２２と、図１に示す位相誤差検出回路１ａま
たは図４に示す位相誤差検出回路１ｂと同様に構成さ
れ、前記各Ａ／Ｄ変換回路２１、２２から出力されるＩ
信号データ、Ｑ信号データを取り込んで位相誤差信号デ
ータを生成する位相誤差検出回路１と、この位相誤差検
出回路１から出力される位相誤差信号データを取り込ん
でローパスフィルタリングするＩＩＲ型デジタルフィル
タ回路２３と、このＩＩＲ型デジタルフィルタ回路２３
から出力されるローパスフィルタリング済みの位相誤差
信号データをＤ／Ａ変換して位相誤差信号を生成するＤ
／Ａ変換回路２４と、このＤ／Ａ変換回路２４から出力
される位相誤差信号の電圧値に基づいた発振周波数で発
振して再生クロック信号を生成するＶＣＯ２５と、この
ＶＣＯ２５から出力される再生クロック信号を取り込ん
で前記各Ａ／Ｄ変換回路２１、２２に分配するクロック
分配回路２６とを備えている。

【００４３】そして、このクロック再生回路２０では、
ＶＣＯ２５が発振してシンボルレートの２倍または４倍
の周波数を持つ再生クロック信号が生成され、これがク
ロック分配回路２６によって各Ａ／Ｄ変換回路２１、２
２に分配され、これらの各Ａ／Ｄ変換回路２１、２２に
よって直交復調で得られるＩ信号、Ｑ信号がＡ／Ｄ変換
されてＩ信号データ、Ｑ信号データが生成されるととも
に、位相誤差検出回路１によって前記Ｉ信号データ、Ｑ
信号データに基づき、位相誤差信号データが生成され、
これがＩＩＲ型デジタルフィルタ回路２３によってロー
パスフィルタリングされた後、Ｄ／Ａ変換回路２４によ
ってＤ／Ａ変換されて、ＶＣＯ２５にフィードバックさ
れる。

【００４４】これによって、この実施例では、ＶＣＯ２
５によって生成される再生クロック信号の位相と、各Ａ
／Ｄ変換回路２１、２２から入力されるＩ信号、Ｑ信号
のシンボル点の位相とがずれているとき、位相誤差信号
検出回路１によってこれが検出されて位相誤差信号デー
タの値が変更され、ＶＣＯ２５によって生成される再生
クロック信号の位相と、各Ａ／Ｄ変換回路２１、２２か
ら出力されるＩ信号データ、Ｑ信号データのシンボル点
の位相とが一致するように、前記ＶＣＯ２５の発振周波
数が調整される。

【００４５】このようにこの実施例においては、図１に
示す位相誤差検出回路１ａまたは図４に示す位相誤差検
出回路１ｂと同様に構成された位相誤差検出回路１によ
って各Ａ／Ｄ変換回路２１、２２から出力されるＩ信号
データ、Ｑ信号データを取り込んで位相誤差信号データ
を生成するとともに、ＩＩＲ型デジタルフィルタ回路２
３によって前記位相誤差信号データをローパスフィルタ
リングした後、Ｄ／Ａ変換回路２４によってＤ／Ａ変換
し、ＶＣＯ２５にフィードバックするようにしたので、
温度変化や経年変化などによって回路特性が変化して
も、再生クロック信号の位相と、前記Ａ／Ｄ変換回路２
１、２２に入力されるデジタル直交変調信号のシンボル
点の位相とがずれないようにすることができるととも
に、ＩＩＲ型デジタルフィルタ回路２３を使用している
ことにより、信号処理の主だった部分をデジタル化する
ことができ、これによって回路のＬＳＩ化を容易にして
受信機の小型化、低価格化を容易にすることができる。

【００４６】図６は本発明によるクロック再生回路の他
の実施例を示すブロック図である。なお、この図におい
て、図５の各部と同じ部分には、同じ符号が付してあ
る。

【００４７】この図に示すクロック再生回路２０ｂは、
入力された再生クロック信号に基づいて、直交復調して
得られるＩ信号を取り込んでＡ／Ｄ変換し、Ｉ信号デー
タを生成するＡ／Ｄ変換回路２１と、入力された再生ク
ロック信号に基づいて、直交復調して得られるＱ信号を
取り込んでＡ／Ｄ変換し、Ｑ信号データを生成するＡ／
Ｄ変換回路２２と、図１に示す位相誤差検出回路１ａま
たは図４に示す位相誤差検出回路１ｂと同様に構成さ
れ、前記各Ａ／Ｄ変換回路２１、２２から出力されるＩ
信号データ、Ｑ信号データを取り込んで位相誤差信号デ
ータを生成する位相誤差検出回路１と、この位相誤差検
出回路１から出力される位相誤差信号データを取り込
み、これをＤ／Ａ変換して位相誤差信号を生成するＤ／
Ａ変換回路２７と、このＤ／Ａ変換回路２７から出力さ
れる位相誤差信号を取り込んでローパスフィルタリング
するアナログ方式のループフィルタ回路２８と、このル
ープフィルタ回路２８から出力される位相誤差信号の電
圧値に基づいた発振周波数で発振して再生クロック信号
を生成するＶＣＯ２５と、このＶＣＯ２５から出力され
る再生クロック信号を取り込んで前記各Ａ／Ｄ変換回路
２１、２２に分配するクロック分配回路２６とを備えて
いる。

【００４８】そして、このクロック再生回路２０ｂで
は、ＶＣＯ２５が発振してシンボルレートの２倍または
４倍の周波数を持つ再生クロック信号が生成され、これ
がクロック分配回路２６によって各Ａ／Ｄ変換回路２
１、２２に分配され、これらの各Ａ／Ｄ変換回路２１、
２２によって直交復調で得られるＩ信号、Ｑ信号がＡ／
Ｄ変換されてＩ信号データ、Ｑ信号データが生成される
とともに、位相誤差検出回路１によって前記Ｉ信号デー
タ、Ｑ信号データに基づき、位相誤差信号データが生成
され、これがＤ／Ａ変換回路２７によってＤ／Ａ変換さ
れて位相誤差信号にされた後、アナログ方式のループフ
ィルタ回路２８によってローパスフィルタリングされ
て、ＶＣＯ２５にフィードバックされる。

【００４９】これによって、この実施例では、ＶＣＯ２
５によって生成される再生クロック信号の位相と、各Ａ
／Ｄ変換回路２１、２２から出力されるＩ信号データ、
Ｑ信号データのシンボル点の位相とがずれているとき、
位相誤差信号検出回路１によってこれが検出されて位相
誤差信号データの値が変更され、このＶＣＯ２５によっ
て生成される再生クロック信号の位相と、各Ａ／Ｄ変換
回路２１、２２から出力されるＩ信号データ、Ｑ信号デ
ータのシンボル点の位相とが一致するように、前記ＶＣ
Ｏ２５の発振周波数が調整される。

【００５０】このようにこの実施例においては、図１に
示す位相誤差検出回路１ａまたは図４に示す位相誤差検
出回路１ｂと同様に構成された位相誤差検出回路１によ
って各Ａ／Ｄ変換回路２１、２２から出力されるＩ信号
データ、Ｑ信号データを取り込んで位相誤差信号データ
を生成するとともに、Ｄ／Ａ変換回路２７によって前記
位相誤差信号データをＤ／Ａ変換した後、ループフィル
タ回路２８によってローパスフィルタリングし、ＶＣＯ
２５にフィードバックするようにしたので、温度変化や
経年変化などによって回路特性が変化しても、再生クロ
ック信号の位相と、前記Ａ／Ｄ変換回路２１、２２に入
力されるデジタル直交変調信号のシンボル点の位相とが
ずれないようにすることができるとともに、アナログ方
式のループフィルタ回路２８を使用していることによ
り、図５に示す回路に比べて回路規模を小さくすること
ができ、これによって受信機の小型化、低価格化を容易
にすることができる。

【００５１】また、上述した各実施例においては、４相
または８相のＰＳＫ変調信号を取り込んで再生クロック
信号を生成するようにしているが、他の変調信号、例え
ばＱＡＭ方式などの変調信号に対しても、原理的に同様
な方法で処理することができる。

【００５２】

【発明の効果】以上説明したように本発明によれば、請
求項１では、温度変化や経年変化などによって回路特性
が変化しても、再生クロック信号の位相と、前記Ａ／Ｄ
変換回路に入力されるデジタル直交変調信号のシンボル
点の位相とがずれないようにすることができるととも
に、デジタル信号処理を使用することにより、回路のＬ
ＳＩ化を容易にして受信機の小型化、低価格化を容易に
することができ、さらにシンボルレートが高いときで
も、低速のＡ／Ｄ変換回路で、Ｉ信号、Ｑ信号をサンプ
リングすることができ、これによってシンボルレートが
高いときでも、ハードウェアの実現を容易にすることが
できる。また、請求項２では、温度変化や経年変化など
によって回路特性が変化しても、再生クロック信号の位
相と、前記Ａ／Ｄ変換回路に入力されるデジタル直交変
調信号のシンボル点の位相とがずれないようにすること
ができるとともに、ＩＩＲ型デジタルフィルタ回路を使
用することにより、信号処理の主だった部分をデジタル
化することができ、これによって回路のＬＳＩ化を容易
にして受信機の小型化、低価格化を容易にすることがで
きる。また、請求項３では、温度変化や経年変化などに
よって回路特性が変化しても、再生クロック信号の位相
と、前記Ａ／Ｄ変換回路に入力されるデジタル直交変調
信号のシンボル点の位相とがずれないようにすることが
できるとともに、アナログ方式のループフィルタ回路を
使用することにより、請求項２に示す回路に比べて回路
規模を小さくすることができ、これによって受信機の小
型化、低価格化を容易にすることができる。

【００５３】

【００５４】

【００５５】

【図面の簡単な説明】

【図１】本発明による位相誤差検出回路の一実施例を示
すブロック図である。

【図２】図１に示す位相誤差検出回路に入力されるＩ信
号およびＱ信号の波形と各信号点との関係例を示す動作
概念図である。

【図３】図１に示す位相誤差検出回路の加算回路から出
力される２乗和信号データの一例を示す動作概念図であ
る。

【図４】本発明による位相誤差検出回路の他の実施例を
示すブロック図である。

【図５】本発明によるクロック再生回路の一実施例を示
すブロック図である。

【図６】本発明によるクロック再生回路の他の実施例を
示すブロック図である。

【符号の説明】

１、１ａ、１ｂ 位相誤差検出回路 ２ａ ２乗和信号データ生成回路 ２ｂ 平均化２乗和信号データ生成回路 ３ａ、３ｂ 位相誤差信号データ生成回路 ４、５ ２乗回路 ６、１６、１８ 加算回路 ７、８、１１、１５、１７ ラッチ回路 ９ 減算回路 １０ １／４分周回路 １９ １／２分周回路 ２０ａ、２０ｂ クロック再生回路 ２１、２２ Ａ／Ｄ変換回路 ２３ ＩＩＲ型デジタルフィルタ回路 ２４、２７ Ｄ／Ａ変換回路 ２５ ＶＣＯ ２６ クロック分配回路 ２８ ループフィルタ回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 直交変調信号を取込み、この直交変調信
   号の伝送シンボルレート位相と、可変周波数発振器の発
   振動作によって得られた再生クロック信号の位相とを比
   較し、これらのずれに対応する位相誤差信号を生成する
   位相誤差検出回路において、 伝送シンボルレートの２倍の周波数で前記直交変調信号
   を復調して得られるＩ信号、Ｑ信号をＡ／Ｄ変換して得
   られたＩ信号データ、Ｑ信号データを各々、平均化して
   ２乗した後、この２乗演算によって得られる各平均化２
   乗信号データを加算して平均化２乗和信号データを生成
   する平均化２乗和信号データ生成回路と、 前記伝送シンボルレートの２倍の周波数で前記平均化２
   乗和信号データ生成回路から出力される平均化２乗和信
   号データを取り込んで、これを遅延させながら、遅延前
   の平均化２乗和信号データと遅延済み平均化２乗和信号
   データとの差分データを生成するとともに、前記差分デ
   ータのうち、前記伝送シンボルレートのシンボル点とそ
   の両隣りのシンボル点との平均化２乗和信号データ間の
   差分データを選択し、これを位相誤差信号データとして
   出力する位相誤差信号データ生成回路と、 を備えたことを特徴とする位相誤差検出回路。
2. 【請求項２】 前記請求項１の位相誤差検出回路によっ
   て得られた位相誤差信号データをローパスフィルタリン
   グするデジタルフィルタ回路と、 このデジタルフィルタ回路から出力される位相誤差信号
   データをＤ／Ａ変換して位相誤差信号を生成するＤ／Ａ
   変換回路と、 このＤ／Ａ変換回路から出力される位相誤差信号に基づ
   いた周波数で発振して再生クロック信号を生成する可変
   周波数発振器と、 を備えたことを特徴とするクロック再生回路。
3. 【請求項３】 前記請求項１の位相誤差検出回路によっ
   て得られた位相誤差信号データをＤ／Ａ変換して位相誤
   差信号を生成するＤ／Ａ変換回路と、 このＤ／Ａ変換回路から出力される位相誤差信号をロー
   パスフィルタリングするループフィルタ回路と、 このループフィルタ回路から出力される位相誤差信号に
   基づいた周波数で発振して再生クロック信号を生成する
   可変周波数発振器と、 を備えたことを特徴とするクロック再生回路。