JP3252670B2 - Ｐｓｋ搬送波信号再生装置 - Google Patents
Ｐｓｋ搬送波信号再生装置Info
- Publication number
- JP3252670B2 JP3252670B2 JP23142895A JP23142895A JP3252670B2 JP 3252670 B2 JP3252670 B2 JP 3252670B2 JP 23142895 A JP23142895 A JP 23142895A JP 23142895 A JP23142895 A JP 23142895A JP 3252670 B2 JP3252670 B2 JP 3252670B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase difference
- converter
- baseband
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、デジタル通信の
受信において、受信したＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）搬送波信号から直交２成分の基底帯
域信号を復調する際の基準搬送波信号を再生するＰＳＫ
搬送波信号再生装置に関するものである。
受信において、受信したＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）搬送波信号から直交２成分の基底帯
域信号を復調する際の基準搬送波信号を再生するＰＳＫ
搬送波信号再生装置に関するものである。
【０００２】
【従来の技術】従来から受信されたＰＳＫ搬送波信号、
例えば４相ＰＳＫ搬送波信号を同期検波するための基準
搬送波信号の再生には、旧来の逓倍方式に代えて、コス
タスループ方式が多く用いられている。図２は、公開特
許公報 昭６３−２１５１４０に示された従来のコスタ
スループ方式のＰＳＫ搬送波信号再生回路の構成図であ
る。図において、入力端子１に入力された４相ＰＳＫ搬
送波信号は２路に分岐され、それぞれミキサ２ａ，２ｂ
に入力される。この一方のミキサ２ａにはＶＣＯ８の出
力が直接に、また他方のミキサ２ｂにはＶＣＯ８の出力
が９０゜移相器９を介して入力されており、入力端子１
より入力された４相ＰＳＫ搬送波信号は、この直交する
ＶＣＯ８出力によってそれぞれ同期検波される。これら
ミキサ２ａ，２ｂの検波出力は、ローパスフィルタ（Ｌ
ＰＦ）３ａ，３ｂによってそれぞれ高調波成分が除去さ
れ、直交した２成分の基底帯域変調信号（Ｉ／Ｑ信号）
となる。
例えば４相ＰＳＫ搬送波信号を同期検波するための基準
搬送波信号の再生には、旧来の逓倍方式に代えて、コス
タスループ方式が多く用いられている。図２は、公開特
許公報 昭６３−２１５１４０に示された従来のコスタ
スループ方式のＰＳＫ搬送波信号再生回路の構成図であ
る。図において、入力端子１に入力された４相ＰＳＫ搬
送波信号は２路に分岐され、それぞれミキサ２ａ，２ｂ
に入力される。この一方のミキサ２ａにはＶＣＯ８の出
力が直接に、また他方のミキサ２ｂにはＶＣＯ８の出力
が９０゜移相器９を介して入力されており、入力端子１
より入力された４相ＰＳＫ搬送波信号は、この直交する
ＶＣＯ８出力によってそれぞれ同期検波される。これら
ミキサ２ａ，２ｂの検波出力は、ローパスフィルタ（Ｌ
ＰＦ）３ａ，３ｂによってそれぞれ高調波成分が除去さ
れ、直交した２成分の基底帯域変調信号（Ｉ／Ｑ信号）
となる。
【０００３】そして、この基底帯域変調信号はＡ／Ｄ変
換器４ａ，４ｂに入力され、その変調信号の帯域の２倍
以上の周波数によってそれぞれ標本化・量子化され、デ
ジタル信号に変換されて位相差検出器５に出力される。
位相差検出器５にはその量子化データ（デジタル信号）
に応じた位相情報が予めＲＯＭ等に記憶されており、Ａ
／Ｄ変換器４ａ，４ｂから出力されるデジタル信号をア
ドレスとして位相情報をそれぞれ読み出し、その両位相
情報からデジタル位相差信号を演算出力する。この位相
差信号は、Ｄ／Ａ変換器６にてアナログ信号に変換され
た後、ループフィルタ（ＬＰＦ）７を通してＶＣＯ８の
制御信号として出力される。ＶＣＯ８は制御信号電圧に
応じた発振周波数の信号を発振し、これを同期検波にお
ける基準搬送波信号としてミキサ２ａに、また９０゜位
相器９を介してミキサ２ｂにそれぞれ出力する。
換器４ａ，４ｂに入力され、その変調信号の帯域の２倍
以上の周波数によってそれぞれ標本化・量子化され、デ
ジタル信号に変換されて位相差検出器５に出力される。
位相差検出器５にはその量子化データ（デジタル信号）
に応じた位相情報が予めＲＯＭ等に記憶されており、Ａ
／Ｄ変換器４ａ，４ｂから出力されるデジタル信号をア
ドレスとして位相情報をそれぞれ読み出し、その両位相
情報からデジタル位相差信号を演算出力する。この位相
差信号は、Ｄ／Ａ変換器６にてアナログ信号に変換され
た後、ループフィルタ（ＬＰＦ）７を通してＶＣＯ８の
制御信号として出力される。ＶＣＯ８は制御信号電圧に
応じた発振周波数の信号を発振し、これを同期検波にお
ける基準搬送波信号としてミキサ２ａに、また９０゜位
相器９を介してミキサ２ｂにそれぞれ出力する。
【０００４】このように、ミキサ２ーＬＰＦ３ーＡ／Ｄ
変換器４ー位相差検出器５ーＤ／Ａ変換器６ーＬＰＦ７
ーＶＣＯ８にて形成されるＰＬＬの閉ループ制御によっ
てＶＣＯ８の発振周波数がロックされ、基準搬送波信号
が再生出力される。
変換器４ー位相差検出器５ーＤ／Ａ変換器６ーＬＰＦ７
ーＶＣＯ８にて形成されるＰＬＬの閉ループ制御によっ
てＶＣＯ８の発振周波数がロックされ、基準搬送波信号
が再生出力される。
【０００５】
【発明が解決しようとする課題】上記の従来技術は、直
交する基底帯域変調信号の位相差検出をデジタル化処理
した点で優れたものと考えれるが、Ａ／Ｄ変換の量子化
周波数（サンプリング周波数）を基底帯域変調信号の２
倍以上の周波数で行っているために、Ａ／Ｄ変換器に高
速度処理のものが要求される。すなわち、従来のように
サンプリング周波数が基底帯域変調信号よりも高い場合
においては、Ａ／Ｄ変換器の変換処理速度の上限は、被
変換信号である基底帯域変調信号の周波数（ビットレー
ト）そのものよりもそのサンプリング周波数によって決
められる。したがって、この従来の技術では基底帯域変
調信号のビットレートが高くなるに応じてＡ／Ｄ変換器
のサンプリング信号の周波数も高くなり、高速度仕様の
Ａ／Ｄ変換器が必要となるという問題があった。
交する基底帯域変調信号の位相差検出をデジタル化処理
した点で優れたものと考えれるが、Ａ／Ｄ変換の量子化
周波数（サンプリング周波数）を基底帯域変調信号の２
倍以上の周波数で行っているために、Ａ／Ｄ変換器に高
速度処理のものが要求される。すなわち、従来のように
サンプリング周波数が基底帯域変調信号よりも高い場合
においては、Ａ／Ｄ変換器の変換処理速度の上限は、被
変換信号である基底帯域変調信号の周波数（ビットレー
ト）そのものよりもそのサンプリング周波数によって決
められる。したがって、この従来の技術では基底帯域変
調信号のビットレートが高くなるに応じてＡ／Ｄ変換器
のサンプリング信号の周波数も高くなり、高速度仕様の
Ａ／Ｄ変換器が必要となるという問題があった。
【０００６】また、これらＡ／Ｄ変換器の後段に接続さ
れる位相差検出器についても、その読出・演算動作はＡ
／Ｄ変換器のサンプリング周期と同期して行われるの
で、基底帯域変調信号のビットレートが高くなるとＡ／
Ｄ変換器の場合と同様にその読出・演算処理には高速の
ものが要求される。
れる位相差検出器についても、その読出・演算動作はＡ
／Ｄ変換器のサンプリング周期と同期して行われるの
で、基底帯域変調信号のビットレートが高くなるとＡ／
Ｄ変換器の場合と同様にその読出・演算処理には高速の
ものが要求される。
【０００７】この発明は上記のような問題を解決するた
めになされたもので、従来の回路構成を大幅に変更する
ことなく、高ビットレートの基底帯域変調信号に対応、
すなわち変調速度の高速化が図れるＰＳＫ搬送波信号再
生装置を得ることを目的とする。
めになされたもので、従来の回路構成を大幅に変更する
ことなく、高ビットレートの基底帯域変調信号に対応、
すなわち変調速度の高速化が図れるＰＳＫ搬送波信号再
生装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明の請求項１に係
るＰＳＫ搬送波信号再生装置は、入力されるＰＳＫ搬送
波信号を２つの基準搬送波信号で同期検波して直交２成
分の基底帯域信号を出力する同期検波手段と、上記基底
帯域信号の周波数に同期したクロック信号を生成するク
ロック発生器と、このクロック発生器により生成したク
ロック信号を１／Ｎに分周して上記基底帯域信号の周波
数よりも低い周波数のサンプリング信号を生成する分周
器と、上記基底帯域信号の周波数よりも低い周波数にお
いて動作するＡ／Ｄ変換器であって、上記分周器により
生成したサンプリング信号により上記直交２成分の基底
帯域信号をそれぞれサンプリングし、デジタル信号に変
換するＡ／Ｄ変換器と、このＡ／Ｄ変換器によりデジタ
ル化した直交２成分の基底帯域信号がそれぞれ入力さ
れ、その位相差を検出する位相差検出手段と、この位相
差検出手段により検出した位相差信号をアナログ制御信
号に変換し、このアナログ制御信号によって制御された
発振周波数信号を上記２つの基準搬送波信号として上記
同期検波手段に出力するフェーズロックドループ手段と
を備えたものである。
るＰＳＫ搬送波信号再生装置は、入力されるＰＳＫ搬送
波信号を２つの基準搬送波信号で同期検波して直交２成
分の基底帯域信号を出力する同期検波手段と、上記基底
帯域信号の周波数に同期したクロック信号を生成するク
ロック発生器と、このクロック発生器により生成したク
ロック信号を１／Ｎに分周して上記基底帯域信号の周波
数よりも低い周波数のサンプリング信号を生成する分周
器と、上記基底帯域信号の周波数よりも低い周波数にお
いて動作するＡ／Ｄ変換器であって、上記分周器により
生成したサンプリング信号により上記直交２成分の基底
帯域信号をそれぞれサンプリングし、デジタル信号に変
換するＡ／Ｄ変換器と、このＡ／Ｄ変換器によりデジタ
ル化した直交２成分の基底帯域信号がそれぞれ入力さ
れ、その位相差を検出する位相差検出手段と、この位相
差検出手段により検出した位相差信号をアナログ制御信
号に変換し、このアナログ制御信号によって制御された
発振周波数信号を上記２つの基準搬送波信号として上記
同期検波手段に出力するフェーズロックドループ手段と
を備えたものである。
【０００９】また、この発明の請求項２に係るＰＳＫ搬
送波信号再生装置は、請求項１に係るＰＳＫ搬送波信号
再生装置において、上記分周器における分周比Ｎを２の
ｎ乗（ｎは２以上の正数）としたものである。
送波信号再生装置は、請求項１に係るＰＳＫ搬送波信号
再生装置において、上記分周器における分周比Ｎを２の
ｎ乗（ｎは２以上の正数）としたものである。
【００１０】
【発明の実施の形態】以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の一実施例によるＰＳ
Ｋ搬送波信号再生装置を示す回路構成図であり、図にお
いて、１はＰＳＫ搬送波信号が入力される入力端子、２
ａおよび２ｂはこの入力端子１より分路入力されるＰＳ
Ｋ搬送波信号と、直交する２つの基準搬送波信号（ＣＯ
Ｓ波およびＳＩＮ波）をそれぞれ乗算して同期検波する
ミキサ、３ａおよび３ｂはこれらの同期検波における高
調波等の不要波をそれぞれ除去し、直交２成分の基底帯
域変調信号（Ｉ／Ｑ信号）を出力するローパスフィルタ
（ＬＰＦ）で、このＬＰＦ３ａ、３ｂから出力される基
底帯域変調信号は、図示しないデータ処理回路にも送出
されている。
ついて説明する。図１はこの発明の一実施例によるＰＳ
Ｋ搬送波信号再生装置を示す回路構成図であり、図にお
いて、１はＰＳＫ搬送波信号が入力される入力端子、２
ａおよび２ｂはこの入力端子１より分路入力されるＰＳ
Ｋ搬送波信号と、直交する２つの基準搬送波信号（ＣＯ
Ｓ波およびＳＩＮ波）をそれぞれ乗算して同期検波する
ミキサ、３ａおよび３ｂはこれらの同期検波における高
調波等の不要波をそれぞれ除去し、直交２成分の基底帯
域変調信号（Ｉ／Ｑ信号）を出力するローパスフィルタ
（ＬＰＦ）で、このＬＰＦ３ａ、３ｂから出力される基
底帯域変調信号は、図示しないデータ処理回路にも送出
されている。
【００１１】４ａおよび４ｂは、ＬＰＦ３ａ、３ｂから
出力される基底帯域変調信号をそれぞれデジタル信号に
変換するＡ／Ｄ変換器、５はデジタル変換されたＩ信号
とＱ信号の位相差に応じたデジタル位相差信号を出力す
る位相差検出器で、この位相差検出器５は、ＲＯＭある
いはＳーＲＡＭ等の半導体記憶素子により構成され、Ａ
／Ｄ変換器４ａおよび４ｂの出力レベル値に応じた位相
情報が予め記憶されている。６は位相差検出器５から出
力されるデジタル位相差信号をアナログ制御信号に変換
するＤ／Ａ変換器、７はこのＤ／Ａ変換された制御信号
の高調波成分を除去するローパスフィルタ（ＬＰＦ）、
８はこのＬＰＦ７の出力を制御電圧として、その電圧に
応じた発振周波数信号を発振出力する電圧制御発振器
（ＶＣＯ）で、この発振出力信号は一方のミキサ２ａ
に、また他方のミキサ２ｂには９０゜位相器９を介して
同期検波用の基準搬送波信号としてそれぞれ出力され
る。
出力される基底帯域変調信号をそれぞれデジタル信号に
変換するＡ／Ｄ変換器、５はデジタル変換されたＩ信号
とＱ信号の位相差に応じたデジタル位相差信号を出力す
る位相差検出器で、この位相差検出器５は、ＲＯＭある
いはＳーＲＡＭ等の半導体記憶素子により構成され、Ａ
／Ｄ変換器４ａおよび４ｂの出力レベル値に応じた位相
情報が予め記憶されている。６は位相差検出器５から出
力されるデジタル位相差信号をアナログ制御信号に変換
するＤ／Ａ変換器、７はこのＤ／Ａ変換された制御信号
の高調波成分を除去するローパスフィルタ（ＬＰＦ）、
８はこのＬＰＦ７の出力を制御電圧として、その電圧に
応じた発振周波数信号を発振出力する電圧制御発振器
（ＶＣＯ）で、この発振出力信号は一方のミキサ２ａ
に、また他方のミキサ２ｂには９０゜位相器９を介して
同期検波用の基準搬送波信号としてそれぞれ出力され
る。
【００１２】１０はＬＰＦ３ａ、３ｂから出力される基
底帯域変調信号の周波数に同期したクロック信号を生成
するクロック発生器、１１はクロック信号を１／Ｎに分
周し、それをＡ／Ｄ変換器４ａ，４ｂおよびＤ／Ａ変換
器６のサンプリング信号として出力する分周器である。
底帯域変調信号の周波数に同期したクロック信号を生成
するクロック発生器、１１はクロック信号を１／Ｎに分
周し、それをＡ／Ｄ変換器４ａ，４ｂおよびＤ／Ａ変換
器６のサンプリング信号として出力する分周器である。
【００１３】次に、動作を図について説明する。図にお
いて、入力端子１に入力された４相ＰＳＫ搬送波信号は
２路に分路され、それぞれミキサ２ａ，２ｂに入力され
る。この一方のミキサ２ａにはＶＣＯ８の出力が、また
他方のミキサ２ｂにはＶＣＯ８の出力が９０゜移相器９
を介して入力されており、ＰＳＫ搬送波信号は直交する
これらＶＣＯ８の発振出力信号によってそれぞれ同期検
波される。これらミキサ２ａ，２ｂの検波出力は、ＬＰ
Ｆ３ａ，３ｂによってそれぞれ高調波成分が除去され、
直交した２成分の基底帯域変調信号（Ｉ／Ｑ信号）とな
る。
いて、入力端子１に入力された４相ＰＳＫ搬送波信号は
２路に分路され、それぞれミキサ２ａ，２ｂに入力され
る。この一方のミキサ２ａにはＶＣＯ８の出力が、また
他方のミキサ２ｂにはＶＣＯ８の出力が９０゜移相器９
を介して入力されており、ＰＳＫ搬送波信号は直交する
これらＶＣＯ８の発振出力信号によってそれぞれ同期検
波される。これらミキサ２ａ，２ｂの検波出力は、ＬＰ
Ｆ３ａ，３ｂによってそれぞれ高調波成分が除去され、
直交した２成分の基底帯域変調信号（Ｉ／Ｑ信号）とな
る。
【００１４】そして、この基底帯域変調信号はＡ／Ｄ変
換器４ａ，４ｂに入力され、分周器１１より供給される
サンプリング信号によってサンプリングされ、そのサン
プリングタイミングにおける基底帯域変調信号のレベル
値がデジタル信号に変換されて位相検出器５に出力され
る。位相差検出器５ではＡ／Ｄ変換器４ａ，４ｂより出
力されるデジタル信号値をアドレスとして対応する位相
情報をそれぞれ読み出し、その両位相情報からデジタル
位相差信号を演算出力する。このデジタル位相差信号は
Ｄ／Ａ変換器６に入力され、Ａ／Ｄ変換器４ａ，４ｂの
場合と同様に分周器１１より供給されるサンプリング信
号にてサンプリングされ、アナログ位相差信号に変換さ
れる。このアナログ位相差信号は、フェーズロックドル
ープを形成するＬＰＦ７を通してＶＣＯ８の制御信号と
して出力され、ＶＣＯ８は制御信号電圧に応じた発振周
波数の信号を発振する。この発振出力信号をを同期検波
における基準搬送波信号としてミキサ２ａ、および９０
゜位相器９を介してミキサ２ｂにそれぞれ出力すること
により、ＰＬＬの制御ループが機能してＶＣＯ８の発振
周波数がロックされ、基準搬送波信号が再生出力され
る。
換器４ａ，４ｂに入力され、分周器１１より供給される
サンプリング信号によってサンプリングされ、そのサン
プリングタイミングにおける基底帯域変調信号のレベル
値がデジタル信号に変換されて位相検出器５に出力され
る。位相差検出器５ではＡ／Ｄ変換器４ａ，４ｂより出
力されるデジタル信号値をアドレスとして対応する位相
情報をそれぞれ読み出し、その両位相情報からデジタル
位相差信号を演算出力する。このデジタル位相差信号は
Ｄ／Ａ変換器６に入力され、Ａ／Ｄ変換器４ａ，４ｂの
場合と同様に分周器１１より供給されるサンプリング信
号にてサンプリングされ、アナログ位相差信号に変換さ
れる。このアナログ位相差信号は、フェーズロックドル
ープを形成するＬＰＦ７を通してＶＣＯ８の制御信号と
して出力され、ＶＣＯ８は制御信号電圧に応じた発振周
波数の信号を発振する。この発振出力信号をを同期検波
における基準搬送波信号としてミキサ２ａ、および９０
゜位相器９を介してミキサ２ｂにそれぞれ出力すること
により、ＰＬＬの制御ループが機能してＶＣＯ８の発振
周波数がロックされ、基準搬送波信号が再生出力され
る。
【００１５】このような動作により、ＶＣＯ８の発振出
力信号が基準搬送波として再生されるのであるが、ここ
で、Ａ／Ｄ変換器４ａ，４ｂおよびＤ／Ａ変換器６は、
基底帯域変調信号の周波数よりも低い周波数すなわち１
／Ｎに分周された周波数のサンプリング信号によりＡ／
Ｄ変換しているので、後段の位相差検出器５を含むデジ
タル処理系の動作速度を実質的に１／Ｎに低下させるこ
とができ、より高速の変調速度、すなわち基底帯域変調
信号の周波数がＡ／Ｄ変換器４ａ，４ｂの動作域を越え
るＰＳＫ搬送波信号再生装置にも適用することができ
る。また、この場合基底帯域変調信号の周波数（例えば
数百ＫＨｚ以上）に比べてＬＰＦ７のカットオフ周波数
（例えば数百Ｈｚ以下）は十分に低いため、サンプリン
グ周波数を１／Ｎに低くしても、ＰＬＬのループ動作上
影響はほとんどない。
力信号が基準搬送波として再生されるのであるが、ここ
で、Ａ／Ｄ変換器４ａ，４ｂおよびＤ／Ａ変換器６は、
基底帯域変調信号の周波数よりも低い周波数すなわち１
／Ｎに分周された周波数のサンプリング信号によりＡ／
Ｄ変換しているので、後段の位相差検出器５を含むデジ
タル処理系の動作速度を実質的に１／Ｎに低下させるこ
とができ、より高速の変調速度、すなわち基底帯域変調
信号の周波数がＡ／Ｄ変換器４ａ，４ｂの動作域を越え
るＰＳＫ搬送波信号再生装置にも適用することができ
る。また、この場合基底帯域変調信号の周波数（例えば
数百ＫＨｚ以上）に比べてＬＰＦ７のカットオフ周波数
（例えば数百Ｈｚ以下）は十分に低いため、サンプリン
グ周波数を１／Ｎに低くしても、ＰＬＬのループ動作上
影響はほとんどない。
【００１６】以上の説明では、分周器の分周比Ｎを任意
の数としたが、これを２のｎ乗（ｎ＝１以上の正数）す
なわちＮ＝２，４，８，・・・とすることにより、分周
器１１が簡単に構成できるだけでなく、Ａ／Ｄ変換器４
ａ，４ｂおよび位相差検出器５を含むデジタル処理系の
設計が容易なものとなる。
の数としたが、これを２のｎ乗（ｎ＝１以上の正数）す
なわちＮ＝２，４，８，・・・とすることにより、分周
器１１が簡単に構成できるだけでなく、Ａ／Ｄ変換器４
ａ，４ｂおよび位相差検出器５を含むデジタル処理系の
設計が容易なものとなる。
【００１７】
【発明の効果】以上のように、この発明によれば、基底
帯域変調信号に同期したクロック信号を１／Ｎに分周
し、これを基底帯域変調信号のＡ／Ｄ変換のサンプリン
グ信号とし、かつこのサンプリング周期でデジタル位相
差を検出するよう構成している。これにより、デジタル
回路で形成されるＡ／Ｄ変換器、位相差検出器の処理速
度を従来の１／Ｎに低下させることができるので、Ａ／
Ｄ変換器、位相差検出器は従来のものに比べて低速仕様
のものでも良く、また、基底帯域変調信号の周波数の要
求が高くなっても、従来のＡ／Ｄ変換器、位相差検出器
をそのまま使用できるという効果を奏する。
帯域変調信号に同期したクロック信号を１／Ｎに分周
し、これを基底帯域変調信号のＡ／Ｄ変換のサンプリン
グ信号とし、かつこのサンプリング周期でデジタル位相
差を検出するよう構成している。これにより、デジタル
回路で形成されるＡ／Ｄ変換器、位相差検出器の処理速
度を従来の１／Ｎに低下させることができるので、Ａ／
Ｄ変換器、位相差検出器は従来のものに比べて低速仕様
のものでも良く、また、基底帯域変調信号の周波数の要
求が高くなっても、従来のＡ／Ｄ変換器、位相差検出器
をそのまま使用できるという効果を奏する。
【図１】 この発明の実施例によるＰＳＫ搬送波信号再
生回路の回路構成を示すブロック図である。
生回路の回路構成を示すブロック図である。
【図２】 従来のＰＳＫ搬送波信号再生回路の回路構
成を示すブロック図である。
成を示すブロック図である。
１ 入力端子、２ａ，２ｂ ミキサ、３ａ、３ｂ ＬＰ
Ｆ、４ａ、４ｂ Ａ／Ｄ変換器、５ 位相差検出器、６
Ｄ／Ａ変換器、７ ＬＦ、８ ＶＣＯ、９
Ｆ、４ａ、４ｂ Ａ／Ｄ変換器、５ 位相差検出器、６
Ｄ／Ａ変換器、７ ＬＦ、８ ＶＣＯ、９
Claims (2)
- 【請求項１】 入力されるＰＳＫ搬送波信号を２つの基
準搬送波信号で同期検波して直交２成分の基底帯域信号
を出力する同期検波手段と、上記基底帯域信号の周波数
に同期したクロック信号を生成するクロック発生器と、
このクロック発生器により生成したクロック信号を１／
Ｎに分周して上記基底帯域信号の周波数よりも低い周波
数のサンプリング信号を生成する分周器と、上記基底帯
域信号の周波数よりも低い周波数において動作するＡ／
Ｄ変換器であって、上記分周器により生成したサンプリ
ング信号により上記直交２成分の基底帯域信号をそれぞ
れサンプリングし、デジタル信号に変換するＡ／Ｄ変換
器と、このＡ／Ｄ変換器によりデジタル化した直交２成
分の基底帯域信号がそれぞれ入力され、その位相差を検
出する位相差検出手段と、この位相差検出手段により検
出した位相差信号をアナログ制御信号に変換し、このア
ナログ制御信号によって制御された発振周波数信号を上
記２つの基準搬送波信号として上記同期検波手段に出力
するフェーズロックドループ手段とを備えたことを特徴
とするＰＳＫ搬送波信号再生装置。 - 【請求項２】 上記分周器における分周比Ｎを２のｎ乗
（ｎは２以上の正数）としたことを特徴とする請求項１
に記載のＰＳＫ搬送波信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23142895A JP3252670B2 (ja) | 1995-09-08 | 1995-09-08 | Ｐｓｋ搬送波信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23142895A JP3252670B2 (ja) | 1995-09-08 | 1995-09-08 | Ｐｓｋ搬送波信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983597A JPH0983597A (ja) | 1997-03-28 |
| JP3252670B2 true JP3252670B2 (ja) | 2002-02-04 |
Family
ID=16923422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23142895A Expired - Fee Related JP3252670B2 (ja) | 1995-09-08 | 1995-09-08 | Ｐｓｋ搬送波信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3252670B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098202A (ja) * | 2001-09-25 | 2003-04-03 | Ando Electric Co Ltd | 位相遅延特性測定装置及び測定方法 |
| KR100498490B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기 |
-
1995
- 1995-09-08 JP JP23142895A patent/JP3252670B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0983597A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
| JP2557426B2 (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| JPH0677737A (ja) | 位相検波器及びこれに用いる位相検波方式 | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| JP2005210436A (ja) | キャリア周波数検出方法 | |
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JPH05300183A (ja) | 搬送波再生回路 | |
| JPH0541717A (ja) | デジタル変調波の復調装置 | |
| JPH11146028A (ja) | 搬送波再生回路 | |
| JPS61273038A (ja) | クロツク同期回路 | |
| JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
| JP2000106578A (ja) | Ｐｓｋ変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JPH05336185A (ja) | ディジタル直交検波復調器 | |
| EP0709992B1 (en) | Costas loop | |
| JPH04360345A (ja) | 搬送波再生回路 | |
| JP2943625B2 (ja) | 搬送波再生方式 | |
| JPH0465912A (ja) | デシメーション回路 | |
| JP3427408B2 (ja) | クロック再生回路 | |
| JPS63119306A (ja) | 同期検波回路 | |
| JPS6154303B2 (ja) | ||
| JPH04262649A (ja) | 最小偏位変調波復調回路 | |
| JPS60167552A (ja) | 周波数シフトキ−イング信号復調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |