JPS61273038A - クロツク同期回路 - Google Patents
クロツク同期回路Info
- Publication number
- JPS61273038A JPS61273038A JP60114518A JP11451885A JPS61273038A JP S61273038 A JPS61273038 A JP S61273038A JP 60114518 A JP60114518 A JP 60114518A JP 11451885 A JP11451885 A JP 11451885A JP S61273038 A JPS61273038 A JP S61273038A
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- signal
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック同期回路に関し、特にディジタル搬送
波伝送方式における復調装置に用いるクロック同期回路
に関する。
波伝送方式における復調装置に用いるクロック同期回路
に関する。
ディジタル搬送波伝送方式に用いられる復調装置におい
て、復調された信号をディジタル信号に変換するために
はクロック信号が必要である。このクロック信号を再生
する従来の技術について図面を参照して説明する。
て、復調された信号をディジタル信号に変換するために
はクロック信号が必要である。このクロック信号を再生
する従来の技術について図面を参照して説明する。
第２図は、かかるクロック信号再生手段の従来例の一つ
であるクロック同期回路２を用いる復調装置を示すブロ
ック図である。
であるクロック同期回路２を用いる復調装置を示すブロ
ック図である。
第２図に示す復調装置は、多値直交変調されているＩＰ
信信号管内部で再生した基準搬送波により同期検波して
ベースバンド信号Ｂｐ−Ｂｑを出力する直交検波器ｌと
、ベースバンド信号Ｂｐ・Ｂｑからクロック信号ＣＩを
再生するクロック同期回路２と、ベースバンド信号Ｂｐ
−Ｂｑをクロック信号ＣＩでサンプリング整形してデー
タ信号Ｄｐ−Ｄｑを出力するＡ−Ｄ変換器３，４とを具
備して構成されている。
信信号管内部で再生した基準搬送波により同期検波して
ベースバンド信号Ｂｐ−Ｂｑを出力する直交検波器ｌと
、ベースバンド信号Ｂｐ・Ｂｑからクロック信号ＣＩを
再生するクロック同期回路２と、ベースバンド信号Ｂｐ
−Ｂｑをクロック信号ＣＩでサンプリング整形してデー
タ信号Ｄｐ−Ｄｑを出力するＡ−Ｄ変換器３，４とを具
備して構成されている。
クロック同期回路２は、ベースバンド信号Ｂｐ・Ｂｑを
全波整流する全波整流器２０１．２０２と、それらの出
力を合成する合成器２０３と、その出力を狭帯域Ｆ波す
るタンク回路２０４と、その出力を振幅制限するリミッ
タ２０５と、その出力およびクロック信号ＣＩを位相比
較する位相比較器２０６と、その出力を低域Ｆ波する低
域Ｐ波器２０７と、その出力により位相が制御されるク
ロック信号Ｃ１を発生する電圧制御発振器２０８とを備
えて構成されている。
全波整流する全波整流器２０１．２０２と、それらの出
力を合成する合成器２０３と、その出力を狭帯域Ｆ波す
るタンク回路２０４と、その出力を振幅制限するリミッ
タ２０５と、その出力およびクロック信号ＣＩを位相比
較する位相比較器２０６と、その出力を低域Ｆ波する低
域Ｐ波器２０７と、その出力により位相が制御されるク
ロック信号Ｃ１を発生する電圧制御発振器２０８とを備
えて構成されている。
以下動作について説明する。
多値のベースバンド信号を全波整流器などで非線形操作
することによりクロック成分が抽出されるので、合成器
２０３の出力にはクロック成分が抽出されている。この
クロック成分にはジッタを含んでいるので、タンク回路
２０４でこのジッタをある程度抑圧する。タンク回路２
０４出力のジッタにはＡＭ成分とＰＭ成分とがある。こ
のＡＭ成分が後続する部分の不完全さによってＰＭ成分
に変換されてジッタのＰＭ成分が増大するのを防止する
ために、！Ｊミ、り２０４でＡＭ成分を抑圧する。ＩＪ
ミッタ２０４出力と電圧制御発振器２０８出力とが位
相比較器２０６で位相比較され、その出力が低域Ｆ波器
２０７を介して電圧制御発振器２０８の出力位相を制御
するので、電圧制御発振器２０８の出力であるクロック
信号Ｃ１はリミッタ２０５の出力に位相同期する。
することによりクロック成分が抽出されるので、合成器
２０３の出力にはクロック成分が抽出されている。この
クロック成分にはジッタを含んでいるので、タンク回路
２０４でこのジッタをある程度抑圧する。タンク回路２
０４出力のジッタにはＡＭ成分とＰＭ成分とがある。こ
のＡＭ成分が後続する部分の不完全さによってＰＭ成分
に変換されてジッタのＰＭ成分が増大するのを防止する
ために、！Ｊミ、り２０４でＡＭ成分を抑圧する。ＩＪ
ミッタ２０４出力と電圧制御発振器２０８出力とが位
相比較器２０６で位相比較され、その出力が低域Ｆ波器
２０７を介して電圧制御発振器２０８の出力位相を制御
するので、電圧制御発振器２０８の出力であるクロック
信号Ｃ１はリミッタ２０５の出力に位相同期する。
従来のクロック同期回路が備えるリミッタの特性として
ＡＭ／ＰＭ変換量の少いことが求められるが、現在の技
術ではＡＭ／ＰＭ変換量の少いリミッタを実現すること
は難しい。その−例として高速のＩＣゲートを用いる方
法があるが、この東男手段も高価であるし微妙な調整を
必要とする欠点がある。
ＡＭ／ＰＭ変換量の少いことが求められるが、現在の技
術ではＡＭ／ＰＭ変換量の少いリミッタを実現すること
は難しい。その−例として高速のＩＣゲートを用いる方
法があるが、この東男手段も高価であるし微妙な調整を
必要とする欠点がある。
本発明の目的は、リミッタ回路を用いることなくジッタ
の少いクロック信号を得ることができ、かつ回路規模を
小さくして経済的に実現できるクロック同期回路を提供
することにある。
の少いクロック信号を得ることができ、かつ回路規模を
小さくして経済的に実現できるクロック同期回路を提供
することにある。
本発明のクロック同期回路は、入力信号を非線形操作す
る非線形操作手段と、前記非線形操作手段の出力を狭帯
域ｐ波するＦ技手段と、前記Ｆ技手段の出力をクロック
信号によりサンプリングして２値の信号を出力するサン
プリング手段と、前記サンプリング手段の出力により位
相または周波数が制御される前記クロック信号を発生す
る電圧制御発振手段とを備えて構成される。
る非線形操作手段と、前記非線形操作手段の出力を狭帯
域ｐ波するＦ技手段と、前記Ｆ技手段の出力をクロック
信号によりサンプリングして２値の信号を出力するサン
プリング手段と、前記サンプリング手段の出力により位
相または周波数が制御される前記クロック信号を発生す
る電圧制御発振手段とを備えて構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図（ａ）ｔｉ、本発明の第１の実施例であるクロッ
ク同期回路２１を用いる復調装置を示すブロック図であ
る。第１図（ａ）において、第２図におけると同じ部分
には同じ参照符号をつけである。
ク同期回路２１を用いる復調装置を示すブロック図であ
る。第１図（ａ）において、第２図におけると同じ部分
には同じ参照符号をつけである。
第１図（ａ）に示す復調装置は、ＩＰ信信号管入力しベ
ースバンド信号Ｂｐ−Ｂｑを出力する直交検波器ｘとｓ
ベースバンド信号Ｂｐ、Ｂｑからクロック信号Ｃ２を再
生するクロック同期回路２１と、ベースバンド信号Ｂｐ
−Ｂｑをクロック信号Ｃ３でサンプリング整形してデー
タ信号Ｄｐ−Ｄｑを出力するＡ−Ｄ変換器３，４とを具
備して構成されている。
ースバンド信号Ｂｐ−Ｂｑを出力する直交検波器ｘとｓ
ベースバンド信号Ｂｐ、Ｂｑからクロック信号Ｃ２を再
生するクロック同期回路２１と、ベースバンド信号Ｂｐ
−Ｂｑをクロック信号Ｃ３でサンプリング整形してデー
タ信号Ｄｐ−Ｄｑを出力するＡ−Ｄ変換器３，４とを具
備して構成されている。
クロック同期回路２１は、全波整流器２０１゜２０２と
、合成器２０３と、タンク回路２０４と、その出力にバ
イアス電圧ｖｂを重畳した信号を入力端子りに入力しク
ロック信号Ｃ２をクロック端子Ｃに入力するＤ形のフリ
ップ７０ツブ２１１と、その出力端子Ｑからの出力を入
力する低域ｐ波器２０７と、クロック信号Ｃ冨を出力す
る電圧制御発振器２０８とを備えて構成されている。
、合成器２０３と、タンク回路２０４と、その出力にバ
イアス電圧ｖｂを重畳した信号を入力端子りに入力しク
ロック信号Ｃ２をクロック端子Ｃに入力するＤ形のフリ
ップ７０ツブ２１１と、その出力端子Ｑからの出力を入
力する低域ｐ波器２０７と、クロック信号Ｃ冨を出力す
る電圧制御発振器２０８とを備えて構成されている。
以下第１図（ａ）に示す復調装置の動作について説明す
る。
る。
直交検波器１は、ＩＰ信信号上同期検波してＩＦ信号Ｉ
の各直交成分に対応してベースバンド信号Ｂｐ、Ｂｑを
出力する。ベースバンド信号Ｂｐ・Ｂｑは、Ａ−Ｄ変換
器３，４によりクロック信号Ｃ鵞でサンプリング整形さ
れて２系列のデータ信号Ｄｐ−Ｄｑとなる。
の各直交成分に対応してベースバンド信号Ｂｐ、Ｂｑを
出力する。ベースバンド信号Ｂｐ・Ｂｑは、Ａ−Ｄ変換
器３，４によりクロック信号Ｃ鵞でサンプリング整形さ
れて２系列のデータ信号Ｄｐ−Ｄｑとなる。
クロック同期回路２１では、第２図の説明で述べたよう
にタンク回路２０４からクロック成分が出力する。この
出力は、バイアス電圧ｖｂで直流電圧値を調整されたあ
と、７リツプフロツプ２１１によシクロック信号Ｃ２で
サンプリングされ、サンプ〃値が７リツプフロツプ２１
１のしきい値より大であれば出力端子Ｑの出力は１１“
、小であれば０“となる。
にタンク回路２０４からクロック成分が出力する。この
出力は、バイアス電圧ｖｂで直流電圧値を調整されたあ
と、７リツプフロツプ２１１によシクロック信号Ｃ２で
サンプリングされ、サンプ〃値が７リツプフロツプ２１
１のしきい値より大であれば出力端子Ｑの出力は１１“
、小であれば０“となる。
第１図（ｂ）は、フリップフロップ２１１の動作を説明
するための波形図である。
するための波形図である。
入力端子り入力が第１図（ｂ）のようにａ −ｃの状態
に変化したとき、出力端子Ｑ出力は第１表のようになり
入力端子り入力とクロック信号ＣＩの位相関係を表わす
位相比較特性を示しているから、低域ｆ波器２０７を介
して電圧制御発振器２０８の制御信号として使用すれば
第１図（ａ）におけるクロック同期回路２１はクロック
同期回路として正常動作する。
に変化したとき、出力端子Ｑ出力は第１表のようになり
入力端子り入力とクロック信号ＣＩの位相関係を表わす
位相比較特性を示しているから、低域ｆ波器２０７を介
して電圧制御発振器２０８の制御信号として使用すれば
第１図（ａ）におけるクロック同期回路２１はクロック
同期回路として正常動作する。
第１表
第１図（ｂ）において入力端子り入力の直流電圧値がし
きい値に調整されていれば、入力端子り入力のクロック
成分レベルが変化しても出力端子Ｑ出力が変化しないこ
とはあきらかであり、本発明のサンプリング手段（フリ
ップフロップ２１１）は位相比較機能に加えてリミッタ
機能も有している。
きい値に調整されていれば、入力端子り入力のクロック
成分レベルが変化しても出力端子Ｑ出力が変化しないこ
とはあきらかであり、本発明のサンプリング手段（フリ
ップフロップ２１１）は位相比較機能に加えてリミッタ
機能も有している。
°以上説明したように、本発明の第１の実施例であるク
ロック同期回路２１はベースバンド信号Ｂｐ−Ｂｑから
クロック信号Ｃ意を再生し、それに含まれるジッタはタ
ンク回路２０４．低域−波器２０７による抑圧に加えて
、フリップフロップ２１１のリミッタ機能によっても抑
圧されて少くなる。
ロック同期回路２１はベースバンド信号Ｂｐ−Ｂｑから
クロック信号Ｃ意を再生し、それに含まれるジッタはタ
ンク回路２０４．低域−波器２０７による抑圧に加えて
、フリップフロップ２１１のリミッタ機能によっても抑
圧されて少くなる。
第３図は、本発明の第２の実施例であるクロック同期回
路２２を用いる復調装置を示すブロック図である。第３
図において、第１図（ａ）、第２図におけると同じ部分
には同じ参照符号をつけである。
路２２を用いる復調装置を示すブロック図である。第３
図において、第１図（ａ）、第２図におけると同じ部分
には同じ参照符号をつけである。
第３図に示す復調装置は、直交検波器１と、工Ｆ信号■
からクロック信号Ｃ３を再生するクロ。
からクロック信号Ｃ３を再生するクロ。
り同期回路２２と、ベースバンド信号Ｂｐ−Ｂｑをクロ
ック信号Ｃｓでサンプリング整形してデータ信号Ｄｐ−
Ｄｑを出力するＡ−Ｄ変換器３，４とを具備して構成さ
れている。
ック信号Ｃｓでサンプリング整形してデータ信号Ｄｐ−
Ｄｑを出力するＡ−Ｄ変換器３，４とを具備して構成さ
れている。
クロック同期回路２２は、第１図（ａ）におけるクロッ
ク同期回路２１の全波整流器２０１．２０２ならびに合
成器２０３を包結線検波器２２１でおきかえたものであ
る。
ク同期回路２１の全波整流器２０１．２０２ならびに合
成器２０３を包結線検波器２２１でおきかえたものであ
る。
ディジタル変調されているＩＦ信号を包絡線検波など非
線形操作することによりクロック成分が抽出されるので
、包絡線検波器２２１はＩ Ｉｉ”信号Ｉからクロック
成分を抽出する。このクロック成分を入力してタンク回
路２０４．フリ、プ７０゜プ２１１．低域ろ波器２０７
．電圧制御発振器２０８が行う動作はクロック同期回路
２１におけると同じである。
線形操作することによりクロック成分が抽出されるので
、包絡線検波器２２１はＩ Ｉｉ”信号Ｉからクロック
成分を抽出する。このクロック成分を入力してタンク回
路２０４．フリ、プ７０゜プ２１１．低域ろ波器２０７
．電圧制御発振器２０８が行う動作はクロック同期回路
２１におけると同じである。
したがって、本発明の第２の実施例であるクロック同期
回路２２はＩＦ信号工からクロック信号Ｃｓを再生する
。そのジ、りが少いことはクロ。
回路２２はＩＦ信号工からクロック信号Ｃｓを再生する
。そのジ、りが少いことはクロ。
り同期回路２１におけると同様である。
次に本発明の第３の実施例について説明する。
ＩＪ ミッタを含む位相同期ループでは、入力信号がな
いときＩＪ ミッタが高利得の増幅器となるので電圧制
御発振器の出力が＋７ ミッタ入力に廻り込むリークの
影響が大きくなシ、電圧制御発振器の発振周波数が自由
発振周波数からずれることがある。
いときＩＪ ミッタが高利得の増幅器となるので電圧制
御発振器の出力が＋７ ミッタ入力に廻り込むリークの
影響が大きくなシ、電圧制御発振器の発振周波数が自由
発振周波数からずれることがある。
そのため入力信号が入力された初期状態で、入力信号の
周波数と電圧制御発振器の発振周波数のずれが大きく同
期引込時間が長くかかるという問題点がある。以下に説
明する実施例はこの問題点を解決したものである。
周波数と電圧制御発振器の発振周波数のずれが大きく同
期引込時間が長くかかるという問題点がある。以下に説
明する実施例はこの問題点を解決したものである。
第４図は、本発明の第３の実施例であるクロック同期回
路２３を示すブロック図である。
路２３を示すブロック図である。
クロック同期回路２３は、第３図におけるクロック同期
回路２２に、タンク回路２０４出力の有無を検出し、有
りのときゝゝ０“、無しのとき“ｌ“を出力する信号検
出器２３１と、その出力を入力するＯＲ／ＮＯＲゲート
２３２と、そのＯ几出力と７リツプフロツプ２１１の出
力とを入力するＮＯＲゲート２３３と、ＯＲ／ＮＯＲゲ
ート２３２のＮＯＲ出力と自身の出力とを入力するＮＯ
Ｒゲート２３４とを付加し、ＮＯＲゲート２３３゜２３
４の出力を低域ｐ波器２０７に入力し、また電圧制御発
振器２０８をそれと制御電圧の極性が逆である電圧制御
発振器２３５でおきかえて構成されている。
回路２２に、タンク回路２０４出力の有無を検出し、有
りのときゝゝ０“、無しのとき“ｌ“を出力する信号検
出器２３１と、その出力を入力するＯＲ／ＮＯＲゲート
２３２と、そのＯ几出力と７リツプフロツプ２１１の出
力とを入力するＮＯＲゲート２３３と、ＯＲ／ＮＯＲゲ
ート２３２のＮＯＲ出力と自身の出力とを入力するＮＯ
Ｒゲート２３４とを付加し、ＮＯＲゲート２３３゜２３
４の出力を低域ｐ波器２０７に入力し、また電圧制御発
振器２０８をそれと制御電圧の極性が逆である電圧制御
発振器２３５でおきかえて構成されている。
ＩＰ信号Ｉが正常にディジタル変調されておりタンク回
路２０４からクロック成分が出力されているとき（正常
動作時）は、０几／ＮＯＲゲート２３２の入力が′ＸＯ
“であるからＮＯＲゲート２３４の出力は０“、ＮＯＲ
ゲート２３３の出力はフリップフロップ２１１の出力の
反転値となり、クロック同期回路２３はクロック同期回
路２２と同じ動作する。タンク回路２０４がクロック成
分を出力しないときはＯＲ／ＮＯＲゲート２３２の入力
が１１“であるからＮＯＲゲート２３３の出力は“０“
となシフリッグフロップ２１１の出力を禁止する。この
ときＮＯＲゲート２３４Ｆｉ、入力の一方が′０”であ
り他方は自身の出力がフィードパ、りされているので、
その出力はある一定値に保たれる。この一定値出力はＮ
Ｏ几ゲート２３３の正常動作時の出力電圧とほぼ等しい
ので（等しくないときには外部回路によりＮＯ几ゲート
２３４出力レベルを変化させて調整することができる）
、電圧制御発振器２３５の自由発振周波数は正常動作時
の発振周波数にほぼ等しい。
路２０４からクロック成分が出力されているとき（正常
動作時）は、０几／ＮＯＲゲート２３２の入力が′ＸＯ
“であるからＮＯＲゲート２３４の出力は０“、ＮＯＲ
ゲート２３３の出力はフリップフロップ２１１の出力の
反転値となり、クロック同期回路２３はクロック同期回
路２２と同じ動作する。タンク回路２０４がクロック成
分を出力しないときはＯＲ／ＮＯＲゲート２３２の入力
が１１“であるからＮＯＲゲート２３３の出力は“０“
となシフリッグフロップ２１１の出力を禁止する。この
ときＮＯＲゲート２３４Ｆｉ、入力の一方が′０”であ
り他方は自身の出力がフィードパ、りされているので、
その出力はある一定値に保たれる。この一定値出力はＮ
Ｏ几ゲート２３３の正常動作時の出力電圧とほぼ等しい
ので（等しくないときには外部回路によりＮＯ几ゲート
２３４出力レベルを変化させて調整することができる）
、電圧制御発振器２３５の自由発振周波数は正常動作時
の発振周波数にほぼ等しい。
以上説明したように、本発明の第３の実施例で°あるク
ロック同期回路２３はＩＰ信号Ｉが正常にディジタル変
調されているときはクロック同期回路２２と同じ動作を
し、またタンク回路２０４がクロック成分を出力しない
ときクロック信号Ｃ４の周波数を電圧制御発振器２３５
の自由発振周波数に保つので同期引込時間が短いという
効果がある。
ロック同期回路２３はＩＰ信号Ｉが正常にディジタル変
調されているときはクロック同期回路２２と同じ動作を
し、またタンク回路２０４がクロック成分を出力しない
ときクロック信号Ｃ４の周波数を電圧制御発振器２３５
の自由発振周波数に保つので同期引込時間が短いという
効果がある。
なお、包絡線検波器２２１を全波整流器などベースバン
ド信号を非直線操作するものでおきかえて、ベースバン
ド信号からクロック信号を再生し、しかも同期引込時間
の短いクロック同期回路を構成することもできる。
ド信号を非直線操作するものでおきかえて、ベースバン
ド信号からクロック信号を再生し、しかも同期引込時間
の短いクロック同期回路を構成することもできる。
以上ディジタル搬送波伝送方式に用い゛られるクロック
同期回路として本発明の実施例について説明したが、本
発明はディジタルベースバンド伝送方式にも適用可能で
ある。
同期回路として本発明の実施例について説明したが、本
発明はディジタルベースバンド伝送方式にも適用可能で
ある。
以上詳細に説明したように、本発明のクロック同期回路
はＤ形フリップフロップなど低廉なサンプリング手段に
リミ、り機能と位相比較機能とを兼ね行わせるので、本
発明を用いれｄジッタの少いクロック同期回路を高価な
高速ＩＣゲートなどを用いることなく経済的に提供する
ことができるという効果がある。
はＤ形フリップフロップなど低廉なサンプリング手段に
リミ、り機能と位相比較機能とを兼ね行わせるので、本
発明を用いれｄジッタの少いクロック同期回路を高価な
高速ＩＣゲートなどを用いることなく経済的に提供する
ことができるという効果がある。
第１図（ａ）、第３図は、本発明のクロック同期回路の
第１．第２の実施例を用いる復調装置を示すブロック図
、第１図（ｂ）は、第１図（ａ）におけるフリップフロ
ップ２１１の動作を説明するための波形図、第２図は従
来のクロック同期回路の一例を用いる復調装置を示すブ
ロック図、第４図は本発明のクロック同期回路の第３の
実施例を示すブロック図である。 ２１・・°°°クロック同期回路、２１１・・・・・°
フリップフロップ。 ２θｌ・２θ２：４５夏＊岬なＪ蓼 Ｂｐ′Ｂ＃：べ
―スベＳ、−）″セ３号車ｌ ＠ （α） 、６、 ａ α〜Ｃ；入力堝子ｐ入力 Ｃ２： グロツク格号 牟１図（６） １：ＩＦ傷号 第２ｖＪ Ｃ３；りＵツク信号 捲３裂
第１．第２の実施例を用いる復調装置を示すブロック図
、第１図（ｂ）は、第１図（ａ）におけるフリップフロ
ップ２１１の動作を説明するための波形図、第２図は従
来のクロック同期回路の一例を用いる復調装置を示すブ
ロック図、第４図は本発明のクロック同期回路の第３の
実施例を示すブロック図である。 ２１・・°°°クロック同期回路、２１１・・・・・°
フリップフロップ。 ２θｌ・２θ２：４５夏＊岬なＪ蓼 Ｂｐ′Ｂ＃：べ
―スベＳ、−）″セ３号車ｌ ＠ （α） 、６、 ａ α〜Ｃ；入力堝子ｐ入力 Ｃ２： グロツク格号 牟１図（６） １：ＩＦ傷号 第２ｖＪ Ｃ３；りＵツク信号 捲３裂
Claims (2)
- （１）入力信号を非線形操作する非線形操作手段と、前
記非線形操作手段の出力を狭帯域ろ波するろ波手段と、
前記ろ波手段の出力をクロック信号によりサンプリング
して２値の信号を出力するサンプリング手段と、前記サ
ンプリング手段の出力により位相または周波数が制御さ
れる前記クロック信号を発生する電圧制御発振手段とを
備えることを特徴とするクロック同期回路。 - （２）前記非線形操作手段または前記ろ波手段の出力の
有無を検出する検出手段と、前記検出手段の出力に制御
されて前記サンプリング手段の出力を禁止し前記電圧制
御手段に一定電圧を供給する手段とを備えることを特徴
とする特許請求の範囲第１項記載のクロック同期回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11451885A JPH0732391B2 (ja) | 1985-05-28 | 1985-05-28 | クロック同期回路 |
| US06/863,771 US4799240A (en) | 1985-05-28 | 1986-05-15 | Clock synchronizing circuit including a voltage controlled oscillator |
| DE8686303865T DE3683085D1 (de) | 1985-05-28 | 1986-05-21 | Taktsynchronisierschaltung mit einem spannungsgesteuerten oszillator. |
| EP86303865A EP0204464B1 (en) | 1985-05-28 | 1986-05-21 | Clock synchronizing circuit including a voltage controlled oscillator |
| AU57943/86A AU588320B2 (en) | 1985-05-28 | 1986-05-27 | Clock synchronizing circuit including a voltage controlled oscillator |
| CA000510021A CA1283956C (en) | 1985-05-28 | 1986-05-27 | Clock synchronizing circuit including a voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11451885A JPH0732391B2 (ja) | 1985-05-28 | 1985-05-28 | クロック同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61273038A true JPS61273038A (ja) | 1986-12-03 |
| JPH0732391B2 JPH0732391B2 (ja) | 1995-04-10 |
Family
ID=14639756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11451885A Expired - Lifetime JPH0732391B2 (ja) | 1985-05-28 | 1985-05-28 | クロック同期回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4799240A (ja) |
| EP (1) | EP0204464B1 (ja) |
| JP (1) | JPH0732391B2 (ja) |
| AU (1) | AU588320B2 (ja) |
| CA (1) | CA1283956C (ja) |
| DE (1) | DE3683085D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4823363A (en) * | 1985-07-09 | 1989-04-18 | Nec Corporation | Phase-locked clock regeneration circuit for digital transmission systems |
| US4835481A (en) * | 1986-09-30 | 1989-05-30 | Siemens Aktiengesellschaft | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency |
| EP0417328B1 (en) * | 1989-03-29 | 1997-02-12 | Sharp Kabushiki Kaisha | Clock generator |
| JPH08167012A (ja) * | 1994-12-13 | 1996-06-25 | Toshiba Corp | データ記憶媒体 |
| US7643576B2 (en) * | 2004-05-18 | 2010-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148413A (en) * | 1978-05-15 | 1979-11-20 | Ricoh Co Ltd | Reproduction system for timing information |
| JPS5831645A (ja) * | 1981-08-19 | 1983-02-24 | Toshiba Corp | 直交変調方式モデムにおけるタイミング再生方式 |
| JPS5892162A (ja) * | 1981-11-27 | 1983-06-01 | Hitachi Ltd | タイミング位相制御方法及びその装置 |
| JPS58153421A (ja) * | 1982-03-08 | 1983-09-12 | Nec Corp | 位相同期回路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3290603A (en) * | 1958-09-08 | 1966-12-06 | Itt | Frequency control system |
| US3010073A (en) * | 1959-11-09 | 1961-11-21 | Ibm | Periodic signal generator |
| US3158864A (en) * | 1960-12-27 | 1964-11-24 | Space General Corp | Self-synchronizing communication system |
| US3459892A (en) * | 1965-09-14 | 1969-08-05 | Bendix Corp | Digital data transmission system wherein a binary level is represented by a change in the amplitude of the transmitted signal |
| US3551817A (en) * | 1967-10-31 | 1970-12-29 | Us Navy | Doublet bit synchronizer and detector |
| CH548607A (de) * | 1971-05-05 | 1974-04-30 | Hasler Ag | Einrichtung zur messung der relativgeschwindigkeit und/ oder des verschiebungsweges eines koerpers parallel zu einer flaeche. |
| US3867835A (en) * | 1973-10-19 | 1975-02-25 | Bausch & Lomb | Calibration of particle velocity measuring instrument |
| AU7377481A (en) * | 1980-08-15 | 1982-03-17 | Motorola, Inc. | Phase corrected clock signal recovery circuit |
| DE3171263D1 (en) * | 1980-12-12 | 1985-08-08 | Philips Electronic Associated | Phase sensitive detector |
| JPS5850827A (ja) * | 1981-09-08 | 1983-03-25 | Fujitsu Ltd | フェーズ・ロック・ループ回路 |
| JPS58182323A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | 位相同期回路 |
| JPS59161149A (ja) * | 1983-03-04 | 1984-09-11 | Nec Corp | タイミング同期回路 |
| US4592076A (en) * | 1983-07-29 | 1986-05-27 | Novatel Communications Ltd. | Synchronizing signal recovery circuit for radiotelephones |
| DE3332939A1 (de) * | 1983-09-13 | 1985-03-28 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Schaltungsanordnung zum synchronisieren der flanken von binaersignalen mit einem takt |
| US4638180A (en) * | 1984-03-09 | 1987-01-20 | Matsushita Electric Industrial Co., Ltd. | Frequency divider circuits |
| CA1207845A (en) * | 1984-07-23 | 1986-07-15 | Leslie M. Koskinen | Adaptively tuned clock recovery circuit |
| US4648133A (en) * | 1984-08-07 | 1987-03-03 | The Unites States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Synchronization tracking in pulse position modulation receiver |
-
1985
- 1985-05-28 JP JP11451885A patent/JPH0732391B2/ja not_active Expired - Lifetime
-
1986
- 1986-05-15 US US06/863,771 patent/US4799240A/en not_active Expired - Lifetime
- 1986-05-21 DE DE8686303865T patent/DE3683085D1/de not_active Expired - Lifetime
- 1986-05-21 EP EP86303865A patent/EP0204464B1/en not_active Expired - Lifetime
- 1986-05-27 CA CA000510021A patent/CA1283956C/en not_active Expired - Lifetime
- 1986-05-27 AU AU57943/86A patent/AU588320B2/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148413A (en) * | 1978-05-15 | 1979-11-20 | Ricoh Co Ltd | Reproduction system for timing information |
| JPS5831645A (ja) * | 1981-08-19 | 1983-02-24 | Toshiba Corp | 直交変調方式モデムにおけるタイミング再生方式 |
| JPS5892162A (ja) * | 1981-11-27 | 1983-06-01 | Hitachi Ltd | タイミング位相制御方法及びその装置 |
| JPS58153421A (ja) * | 1982-03-08 | 1983-09-12 | Nec Corp | 位相同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3683085D1 (de) | 1992-02-06 |
| JPH0732391B2 (ja) | 1995-04-10 |
| EP0204464A2 (en) | 1986-12-10 |
| EP0204464A3 (en) | 1988-01-20 |
| EP0204464B1 (en) | 1991-12-27 |
| AU5794386A (en) | 1986-12-04 |
| AU588320B2 (en) | 1989-09-14 |
| US4799240A (en) | 1989-01-17 |
| CA1283956C (en) | 1991-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61273038A (ja) | クロツク同期回路 | |
| Hosticka et al. | Design of nonlinear analog switched-capacitor circuits using building blocks | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPH0428185B2 (ja) | ||
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP2841935B2 (ja) | 位相復調器 | |
| US6356612B1 (en) | Clock signal reproducing apparatus | |
| JP3551351B2 (ja) | クロック再生用ｐｌｌ装置 | |
| JPS5944813B2 (ja) | 位相同期回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPS60167552A (ja) | 周波数シフトキ−イング信号復調方式 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPS6058618B2 (ja) | バイポ−ラ符号再生回路 | |
| JPS60183858A (ja) | Ｍｓｋ復調器のクロツク同期回路 | |
| JPS6112403B2 (ja) | ||
| JPS62222744A (ja) | Ｍｓｋ系信号の同期検波回路 | |
| JPS59110256A (ja) | ２相復調装置の基準搬送波再生回路 | |
| JPS59198054A (ja) | 自動周波数制御方式 | |
| JPS6124356A (ja) | 復調装置 | |
| JPS63142939A (ja) | デジタルｆｓｋ復調器 | |
| JPH0779270A (ja) | 疑似同期検出回路 | |
| JPH0423458B2 (ja) | ||
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPS58133071A (ja) | 復調回路 | |
| JPH04360345A (ja) | 搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |