JPS6124356A - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPS6124356A JPS6124356A JP14471384A JP14471384A JPS6124356A JP S6124356 A JPS6124356 A JP S6124356A JP 14471384 A JP14471384 A JP 14471384A JP 14471384 A JP14471384 A JP 14471384A JP S6124356 A JPS6124356 A JP S6124356A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timing
- phase
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は復調装置に関し、特にディジタル搬送波伝送方
式において、復副ベースパ/ド信号1?ンプリング整形
してディジタル変換するだめの、タイミング信号発生手
段を改良する復調装置に関する。
式において、復副ベースパ/ド信号1?ンプリング整形
してディジタル変換するだめの、タイミング信号発生手
段を改良する復調装置に関する。
(従来技術)
ディジタル搬送波伝送方式に用いられる復調装置におい
ては、一般に復調されたベースバンド信号をディジタル
信号に変換するために、所定の周期ならびにタイミング
位相金有するタイミング信号を必要とし、このタイミン
グ信号の発生手段として、一般に、復調ベースバンド信
号より所定のタイミング信号を再生するタイミング同期
回路が用いられている。
ては、一般に復調されたベースバンド信号をディジタル
信号に変換するために、所定の周期ならびにタイミング
位相金有するタイミング信号を必要とし、このタイミン
グ信号の発生手段として、一般に、復調ベースバンド信
号より所定のタイミング信号を再生するタイミング同期
回路が用いられている。
第1図に示されるのは、従来の復調装置の1例で、第1
の位相検波器1と、第2の位相検波器2と、π/2位相
推移器3と、2ビツトA/Dコンバータ4および5と、
搬送波再生回路6と、全波整流回路7および8と1位相
調整回路9および10と、位相比較器11、低域う波器
12および電圧制御発振器13より成る第1のタイミン
グ同期回路14と、第1のタイミング同期回路と同様の
桝成内容および機能を有する第2のタイミング同期回路
15とを備えている。
の位相検波器1と、第2の位相検波器2と、π/2位相
推移器3と、2ビツトA/Dコンバータ4および5と、
搬送波再生回路6と、全波整流回路7および8と1位相
調整回路9および10と、位相比較器11、低域う波器
12および電圧制御発振器13より成る第1のタイミン
グ同期回路14と、第1のタイミング同期回路と同様の
桝成内容および機能を有する第2のタイミング同期回路
15とを備えている。
この従来例(は、4相位相変調波に対する復調装置の場
合を示しており、4相位相変調信号Sは2分岐されて、
それぞれ第1および第2の位相検波器1および2に入力
される。一方、搬送波再生回路6からは所定の位相の搬
送波再生信号が出力され、2分岐されてπ/2位相推移
器3を介して相互にπ/2ラジアンの位相差を有する基
準信号として、それぞれ第1および第2の位相波波器に
供給される。第1および第2の位相検波器1および2に
おいては、2分岐された4相位相変副他号Sが、前記基
準信号を介して同期検波され、それぞれ2値ベ一スバン
ド信号として2ピツ)A/Dコ・ンバータ4および5に
送られるとともに、対応する全波整流回路7および8に
入力される。全波整流回路7および8においては、それ
ぞれの2値ベ一スバンド信号は2逓倍され、タイミング
信号が抽出される。この抽出イー号は、それぞれ第lお
よび第2のタイミング同期回路14および15に入力さ
れるが、これらのタイミング同期回路の動作内容につい
ては、どちらか一方について説明すれば十分であるので
、第1のタイミング同期回路を選択して説明するものと
する。
合を示しており、4相位相変調信号Sは2分岐されて、
それぞれ第1および第2の位相検波器1および2に入力
される。一方、搬送波再生回路6からは所定の位相の搬
送波再生信号が出力され、2分岐されてπ/2位相推移
器3を介して相互にπ/2ラジアンの位相差を有する基
準信号として、それぞれ第1および第2の位相波波器に
供給される。第1および第2の位相検波器1および2に
おいては、2分岐された4相位相変副他号Sが、前記基
準信号を介して同期検波され、それぞれ2値ベ一スバン
ド信号として2ピツ)A/Dコ・ンバータ4および5に
送られるとともに、対応する全波整流回路7および8に
入力される。全波整流回路7および8においては、それ
ぞれの2値ベ一スバンド信号は2逓倍され、タイミング
信号が抽出される。この抽出イー号は、それぞれ第lお
よび第2のタイミング同期回路14および15に入力さ
れるが、これらのタイミング同期回路の動作内容につい
ては、どちらか一方について説明すれば十分であるので
、第1のタイミング同期回路を選択して説明するものと
する。
第1のタイミング同期回路14に2いて、全波整流回路
7から出力される前記抽出タイミング信号は、位相比較
器11に入力されるが、位相比較器11.低域ろ波器1
2および電圧制御発掘器13は1位相同期系を形成して
おり、電圧制御発振器13からは、前記抽出タイミング
信号に位相同期し、且つ等価的な狭帯域通過特性により
ジッタ成分が抑圧された再生タイミング信号が出力され
る。
7から出力される前記抽出タイミング信号は、位相比較
器11に入力されるが、位相比較器11.低域ろ波器1
2および電圧制御発掘器13は1位相同期系を形成して
おり、電圧制御発振器13からは、前記抽出タイミング
信号に位相同期し、且つ等価的な狭帯域通過特性により
ジッタ成分が抑圧された再生タイミング信号が出力され
る。
この再生タイミング信号は位相調整回路9に入力され1
位相を調整されて2ビツトA/Dコンバータ4に入力さ
れる。同様に、第2のタイミング同期回路15に幹いて
も、全波整流回路8から入力される抽出タイミング信号
に対応して、ジッタ成分を抑圧された再生タイミング信
号が出力され、倍相調整回路10において位相調整され
て2ビツトA/Dコンバータ5に入力される。
位相を調整されて2ビツトA/Dコンバータ4に入力さ
れる。同様に、第2のタイミング同期回路15に幹いて
も、全波整流回路8から入力される抽出タイミング信号
に対応して、ジッタ成分を抑圧された再生タイミング信
号が出力され、倍相調整回路10において位相調整され
て2ビツトA/Dコンバータ5に入力される。
2ビツトA/J)コンバータ4および5においては、前
述のように、それぞれ第1および第2の位相検波器1お
よび2から入力される2値ベ一スバンド信号が、それぞ
れ位相調整回路9および1゜を経由して入力される前記
タイミング信号により?yグリ/グ整形されてディジタ
ル変換され、データ信号X1およびYlとして出力され
る。2ピツ)A、/Dコンバータ4および5からは、前
記データ信号X1およびYlとともに、それぞれデータ
信号X2および¥2も出力され、これらのデータ信号X
1 e X2g YlおよびY2は搬送波再生回路6に
入力され、所定の搬送波再生信号が4生成される。この
搬送波再生信号は2分されて、一方は直接第1の位相検
波器1に入力され、曲刃はπ/2位相推移器3を経由し
て第2の位相検波器2に入力される。
述のように、それぞれ第1および第2の位相検波器1お
よび2から入力される2値ベ一スバンド信号が、それぞ
れ位相調整回路9および1゜を経由して入力される前記
タイミング信号により?yグリ/グ整形されてディジタ
ル変換され、データ信号X1およびYlとして出力され
る。2ピツ)A、/Dコンバータ4および5からは、前
記データ信号X1およびYlとともに、それぞれデータ
信号X2および¥2も出力され、これらのデータ信号X
1 e X2g YlおよびY2は搬送波再生回路6に
入力され、所定の搬送波再生信号が4生成される。この
搬送波再生信号は2分されて、一方は直接第1の位相検
波器1に入力され、曲刃はπ/2位相推移器3を経由し
て第2の位相検波器2に入力される。
第1および第2の位相検波器1および2の作用について
は既に前述したとおりである。また、搬送波再生回路6
の作用については、例えば、搬送波再生回路(特開昭5
7−131151)等に詳細されているので説明は省略
する。
は既に前述したとおりである。また、搬送波再生回路6
の作用については、例えば、搬送波再生回路(特開昭5
7−131151)等に詳細されているので説明は省略
する。
この従来の復調装置において、タイミング信号再生用と
して用いら゛れているタイミング同期回路においては、
復調ベースバンド信号がA/Dコンバータにおいて最適
タイミングです/ブリングされるようにするために、前
述のように、位相調整回路9および工0を用いて位相調
整をしなければならないという運用上の欠点がちる。
して用いら゛れているタイミング同期回路においては、
復調ベースバンド信号がA/Dコンバータにおいて最適
タイミングです/ブリングされるようにするために、前
述のように、位相調整回路9および工0を用いて位相調
整をしなければならないという運用上の欠点がちる。
(発明の目的)
本発明の目的は上記の欠点を除去し、A/Dコンバータ
から出力されるデータ信号を参照してタイミング信号に
対する位相制御系を形成して、位相俯整を要することな
く、常時最適タイミングにおいて復調ベースバンド信号
をサンプリング整形することのできる復調装置を提供す
ることにある。
から出力されるデータ信号を参照してタイミング信号に
対する位相制御系を形成して、位相俯整を要することな
く、常時最適タイミングにおいて復調ベースバンド信号
をサンプリング整形することのできる復調装置を提供す
ることにある。
(発明の構成)
本発明の復調装置は、N(N=2.4.8.16.・−
・・・・)相位相変調力式またはh2(L=z、 a、
4、……)値直交振幅変調方式による、所定の帯域制
限されたディジタル搬送波変調jrs号をそれぞれ入力
して、相互にπ/2ラジアンの位相差を有する搬送波再
生信号を介して同期検波し、所定の一対の復調ベースバ
ンド信号を生成する第1および第2の一対の位相検波器
と、 帯域制限された前記一対の復調ベースバンド信号を入力
して、所定のタイミング信号によるサンプリング整形作
用を介してディジタル変換し、それぞれ所定のに(lμ
上の整数)系列のデータ信号として出力する一対のにビ
ットA/Dコンバータと。
・・・・)相位相変調力式またはh2(L=z、 a、
4、……)値直交振幅変調方式による、所定の帯域制
限されたディジタル搬送波変調jrs号をそれぞれ入力
して、相互にπ/2ラジアンの位相差を有する搬送波再
生信号を介して同期検波し、所定の一対の復調ベースバ
ンド信号を生成する第1および第2の一対の位相検波器
と、 帯域制限された前記一対の復調ベースバンド信号を入力
して、所定のタイミング信号によるサンプリング整形作
用を介してディジタル変換し、それぞれ所定のに(lμ
上の整数)系列のデータ信号として出力する一対のにビ
ットA/Dコンバータと。
前記ディジタル搬送波変調信号の搬送波信号に対応する
搬送波再生信号を生成し、前記一対の位相検波器に対す
る同期検波用として出力する搬送波再生回路と、 前記搬送波再生回路から圧力され2分岐される前記搬送
波再生信号を、前記一対の位相検波器に対して同期検波
用として供給するために、相互にπ/2ラジアンの位相
差を付与するπ/2位相推移器と、 前記タイミング信号を生成する手段として、所定の位相
制御信号により、当該タイミング信号の出力位相が自動
的に制御調整されるように形成されるタイξ/グ信号発
生回路と、前記一対のA/Dコンバータから出力される
一対のに系列のデータ信号の内の、特定の極性判別用の
データ信号を入力して、前記A/Dコンバータのサンプ
リング点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記極性判
別回路とともにタイミング同期システムの位相制御信号
検出系を形成し、前記極性判別回路から出力される所定
の極性判別信号を参照して、前記一対のA/Dコンバー
タから出力される一対のに系列のデータ信号の内の、所
定のベースバンド信号の位置判別用データ信号に対して
、所定の論理操作を行うことにより前記位相制御信号を
生成して出力する論理回路と、により形成される所定の
タイミング同期回路と、全備えて構成される。
搬送波再生信号を生成し、前記一対の位相検波器に対す
る同期検波用として出力する搬送波再生回路と、 前記搬送波再生回路から圧力され2分岐される前記搬送
波再生信号を、前記一対の位相検波器に対して同期検波
用として供給するために、相互にπ/2ラジアンの位相
差を付与するπ/2位相推移器と、 前記タイミング信号を生成する手段として、所定の位相
制御信号により、当該タイミング信号の出力位相が自動
的に制御調整されるように形成されるタイξ/グ信号発
生回路と、前記一対のA/Dコンバータから出力される
一対のに系列のデータ信号の内の、特定の極性判別用の
データ信号を入力して、前記A/Dコンバータのサンプ
リング点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記極性判
別回路とともにタイミング同期システムの位相制御信号
検出系を形成し、前記極性判別回路から出力される所定
の極性判別信号を参照して、前記一対のA/Dコンバー
タから出力される一対のに系列のデータ信号の内の、所
定のベースバンド信号の位置判別用データ信号に対して
、所定の論理操作を行うことにより前記位相制御信号を
生成して出力する論理回路と、により形成される所定の
タイミング同期回路と、全備えて構成される。
(発明の実施例)
以下、本発明について図面を参照して詳細に説明する。
第2図は、本発明の第1の実施例の要部を示すブロック
図で、4相位相変調方式による復調装置の場合を示す。
図で、4相位相変調方式による復調装置の場合を示す。
図において1本実施例は、第1の位相検波器16と、第
2の位相検波器17と、π/2位相推移器18と、2ピ
ツ)A/Dコンバータ19および20と、搬送波再生回
路21と、極性判別回路22、論理回路23、低域ろ波
器24および電圧制御発振器25より成るタイミング同
期回路26とを備えている。
2の位相検波器17と、π/2位相推移器18と、2ピ
ツ)A/Dコンバータ19および20と、搬送波再生回
路21と、極性判別回路22、論理回路23、低域ろ波
器24および電圧制御発振器25より成るタイミング同
期回路26とを備えている。
第2図において、中間周波数帯の4相位相変調信号Sが
2分岐されて、I81および第2の位相検波器16およ
び17と、2ピツトA/Dコンバータ19および20と
を経由して、データ信号、Xl。
2分岐されて、I81および第2の位相検波器16およ
び17と、2ピツトA/Dコンバータ19および20と
を経由して、データ信号、Xl。
X 2 e Y 1およびY2 に変換されて出力され
る動作過程については、既に従来例について説明したと
おりである。従って、本発明の主眼となるタイミング同
期回路26の動作内容に焦点をおいて説明する。
る動作過程については、既に従来例について説明したと
おりである。従って、本発明の主眼となるタイミング同
期回路26の動作内容に焦点をおいて説明する。
第2図に示される第1の実施例について説明する前に、
第3図(a)および(b)に示されるタイミング同期系
の動作説明図を参照して、タイミング同期回路の動作原
理について説明する。
第3図(a)および(b)に示されるタイミング同期系
の動作説明図を参照して、タイミング同期回路の動作原
理について説明する。
t7J3図(a)において、ml ””m 4は帯域制
限された2値ベ一スバンド信号の波形を示しており、こ
の帯域制限された2値ベ一スバンド信号は、所定の2ビ
ツトA/Dコンバータにおいてテンプリングされ、第3
図(a)に示される基準レベル11*12およびZSに
より識別されて、データ信号〆1およびX2に変換され
る。このベースバンド信号mとデータ信号x1およびX
2 との関係は、下記の第1表に示されるとおりでらる
。
限された2値ベ一スバンド信号の波形を示しており、こ
の帯域制限された2値ベ一スバンド信号は、所定の2ビ
ツトA/Dコンバータにおいてテンプリングされ、第3
図(a)に示される基準レベル11*12およびZSに
より識別されて、データ信号〆1およびX2に変換され
る。このベースバンド信号mとデータ信号x1およびX
2 との関係は、下記の第1表に示されるとおりでらる
。
$1表
第3図(b)におけるT−1,ToおよびT1は、3タ
イムスロット間における最適サンプリング点を表わして
おり、今、信号m 1〜m 4がサンプリング点T−1
〜T、 においてす/プリンクされると、べ一スバ/
ド信号の位置(A−t、a 1yB(+、tlO*C
1yC1)を判別しているデータ信号X2は、′l′ま
たは10#が等確率で出力されるが、仮に+Δtまたは
−Δt のタイミングにおいてサンプリングされる場合
には、データ信号X2の出力拡下表のようになる。
イムスロット間における最適サンプリング点を表わして
おり、今、信号m 1〜m 4がサンプリング点T−1
〜T、 においてす/プリンクされると、べ一スバ/
ド信号の位置(A−t、a 1yB(+、tlO*C
1yC1)を判別しているデータ信号X2は、′l′ま
たは10#が等確率で出力されるが、仮に+Δtまたは
−Δt のタイミングにおいてサンプリングされる場合
には、データ信号X2の出力拡下表のようになる。
第2表
上記の第2表より、データ信号X2において、ベースバ
ンド信号の波形In 1〜ff12 、すtわち10時
点における微係数の極性が正であるペースノくンド信号
の場合には、サンプリング点が+ΔtV?−なった時に
は常に11#、反対に、−Δt になった時には常に%
0#となる。他方、波形−03〜m4、すなわち10時
点に三カける微係数の極性が負であるベースバンド信号
の場合には、前記m1〜tnzの波形の場合の逆極性の
データ信号X2を得ることかで巻るので、データ信号X
2の極性を反転することにより、波形m3〜m4の場合
と同じデータ信号を得ることができる。従って、上述の
ようにベースバンド信号の10時点における微係数の極
性全判別し、その判別結果を参照して、データ信号X2
に対して所定の論理操作を行えば、その出力信号は、前
記サンプリング点のずれを検出する誤−差信号となり得
ることは明らかである。
ンド信号の波形In 1〜ff12 、すtわち10時
点における微係数の極性が正であるペースノくンド信号
の場合には、サンプリング点が+ΔtV?−なった時に
は常に11#、反対に、−Δt になった時には常に%
0#となる。他方、波形−03〜m4、すなわち10時
点に三カける微係数の極性が負であるベースバンド信号
の場合には、前記m1〜tnzの波形の場合の逆極性の
データ信号X2を得ることかで巻るので、データ信号X
2の極性を反転することにより、波形m3〜m4の場合
と同じデータ信号を得ることができる。従って、上述の
ようにベースバンド信号の10時点における微係数の極
性全判別し、その判別結果を参照して、データ信号X2
に対して所定の論理操作を行えば、その出力信号は、前
記サンプリング点のずれを検出する誤−差信号となり得
ることは明らかである。
次に、前述の第2図に示される本発明の第1の実施例の
動作について説明する。図において、第1の位相検波器
16から出力され帯域制限されたベースバンド信号は、
2ビツトA/Dコンバータ19に入力されて、電圧制御
発振器25より送られてくるタイミング信号によりサン
プリング整形されて、データ信号X1およびX2として
出力される。2ビツトA/Dコンバータ19の動作につ
いては、第3図(a)および(b)と第1表とを参照し
て既に説明したとおりで、所定の基準レベル/1゜12
および13 によりベースバンド信号mが識別されて
、データ信号X1およびx2 に変換される。
動作について説明する。図において、第1の位相検波器
16から出力され帯域制限されたベースバンド信号は、
2ビツトA/Dコンバータ19に入力されて、電圧制御
発振器25より送られてくるタイミング信号によりサン
プリング整形されて、データ信号X1およびX2として
出力される。2ビツトA/Dコンバータ19の動作につ
いては、第3図(a)および(b)と第1表とを参照し
て既に説明したとおりで、所定の基準レベル/1゜12
および13 によりベースバンド信号mが識別されて
、データ信号X1およびx2 に変換される。
データ信号X1は、所定のデータ信号として出力される
とともに、同時に極性判別回路22に入力される。極性
判別回路22は、帯域制限されたべ一スバ/ド信号の波
形m1〜m4を判別する機能を有してj?す、出力され
る信号Gは、波形rn1〜m2の場合には%1tとなり
、また信号Gは、波形m3へpH4の場合に111とな
る。論理回路23は、2ビツトA/Dコンバータ19か
ら入力されるデータ信号Xxt、信号Gが111′の場
合に極性反転させ、また、信号GおよびGの双方が10
′の場合には、波形m 1−m 4のうちのいずれかの
波形で、最も近い過去のデータ信号X2 を保持する回
路を備えており、この結果、論理回路23の出力には、
2ピツ)A/Dコンバータ19におけるサンプリング点
のずれを検出する、所定の誤差信号が得られる。この誤
差信号を、タイミング信号同期系の位相制御信号として
、低域ろ波器24を介して電圧制御発振器25に供給し
てやることにより、電圧制御発振器25から出力される
所定のタイミング信号Tの位相が、自動的に制御調整さ
れるタイミング同期システムが形成され、2ビツトA/
Dコンバータ19および20に対して、常に最適タイミ
ングにおiで所定のタイミング信号Tが供給される。
とともに、同時に極性判別回路22に入力される。極性
判別回路22は、帯域制限されたべ一スバ/ド信号の波
形m1〜m4を判別する機能を有してj?す、出力され
る信号Gは、波形rn1〜m2の場合には%1tとなり
、また信号Gは、波形m3へpH4の場合に111とな
る。論理回路23は、2ビツトA/Dコンバータ19か
ら入力されるデータ信号Xxt、信号Gが111′の場
合に極性反転させ、また、信号GおよびGの双方が10
′の場合には、波形m 1−m 4のうちのいずれかの
波形で、最も近い過去のデータ信号X2 を保持する回
路を備えており、この結果、論理回路23の出力には、
2ピツ)A/Dコンバータ19におけるサンプリング点
のずれを検出する、所定の誤差信号が得られる。この誤
差信号を、タイミング信号同期系の位相制御信号として
、低域ろ波器24を介して電圧制御発振器25に供給し
てやることにより、電圧制御発振器25から出力される
所定のタイミング信号Tの位相が、自動的に制御調整さ
れるタイミング同期システムが形成され、2ビツトA/
Dコンバータ19および20に対して、常に最適タイミ
ングにおiで所定のタイミング信号Tが供給される。
なお、第4図に示されるのは、極性判別回路22および
論理回路23の一実施例で、前者は、Dタイプ・フリッ
プ70ツブ27〜29と、振幅比較器30とを備え、後
者は、Dタイプ・フリップフロップ31.32.39と
、OR/NO& ゲート33と、ANDゲート34.3
5.38と、ORゲート36.37とを備えている。図
において、極性判別回路22に訃いては、データ信号X
1およびタイミング信号Tの入力に対応して、Dタイプ
・フリップ70ッグ27.28.29は、3ビツトのメ
モリとして動作し、Dタイプ・フリップ70ツブ27お
よび29の出力y1およびY−1は振幅比較器30に入
力される。振幅比較器30は、2ピツ)A/Dコンバー
タ19における、ナ/プリ/グ点T、でのベースバンド
信号の微係数の極性を判別する機能を有し、?/プリ/
グ点T−1およびT1でのデータ比較により、前記微係
数の極性判別を行っている。
論理回路23の一実施例で、前者は、Dタイプ・フリッ
プ70ツブ27〜29と、振幅比較器30とを備え、後
者は、Dタイプ・フリップフロップ31.32.39と
、OR/NO& ゲート33と、ANDゲート34.3
5.38と、ORゲート36.37とを備えている。図
において、極性判別回路22に訃いては、データ信号X
1およびタイミング信号Tの入力に対応して、Dタイプ
・フリップ70ッグ27.28.29は、3ビツトのメ
モリとして動作し、Dタイプ・フリップ70ツブ27お
よび29の出力y1およびY−1は振幅比較器30に入
力される。振幅比較器30は、2ピツ)A/Dコンバー
タ19における、ナ/プリ/グ点T、でのベースバンド
信号の微係数の極性を判別する機能を有し、?/プリ/
グ点T−1およびT1でのデータ比較により、前記微係
数の極性判別を行っている。
すなわち、データ出力Y−1およびylにおいて、″0
#から11#に変化する時には微係数の極性は負とする
。振幅比較器30からは、極性を判定する信号Gおよび
Gが出力されるが、ベースバンド信号の波形がm 1
(,2の時にはGは′″1“となり、またm3〜m4の
時にはGが%1#となる。
#から11#に変化する時には微係数の極性は負とする
。振幅比較器30からは、極性を判定する信号Gおよび
Gが出力されるが、ベースバンド信号の波形がm 1
(,2の時にはGは′″1“となり、またm3〜m4の
時にはGが%1#となる。
一方、データ信号X2はDタイプ・フリップフロップ3
1および32を介してOR,/NOR,ゲート33に入
力され、その出力信号は、それぞれANDゲート34お
よび35に入力される。A、NDゲート34および35
と、OFLゲート37とにより形成されるゲート回路は
、信号0が11“の−合、データ信号X2 をそのまま
出力し、信号Gが11“の場合、データ信号X2を極性
反転させて出力するように動作する。まだ、ANDゲー
ト38は、信号GおよびGのどちらか一方が1′の場合
にタイミング信号Tをυ4力し、イ1す号GおよびGが
共に″0′の場合には出力を0とするように動作する。
1および32を介してOR,/NOR,ゲート33に入
力され、その出力信号は、それぞれANDゲート34お
よび35に入力される。A、NDゲート34および35
と、OFLゲート37とにより形成されるゲート回路は
、信号0が11“の−合、データ信号X2 をそのまま
出力し、信号Gが11“の場合、データ信号X2を極性
反転させて出力するように動作する。まだ、ANDゲー
ト38は、信号GおよびGのどちらか一方が1′の場合
にタイミング信号Tをυ4力し、イ1す号GおよびGが
共に″0′の場合には出力を0とするように動作する。
従って、Dタイプ・フリップフロップ39の出力には、
ベースバンド信号の波形がIn 1−m4の状態にある
場合には、ORゲート37の出力がそのまま出力され、
波形がm1〜m4め状態以外の場合には、現時点から最
も近い過去のml−m4の波形の、いずれかの時点のデ
ータ信号X2を保持するように動作する。
ベースバンド信号の波形がIn 1−m4の状態にある
場合には、ORゲート37の出力がそのまま出力され、
波形がm1〜m4め状態以外の場合には、現時点から最
も近い過去のml−m4の波形の、いずれかの時点のデ
ータ信号X2を保持するように動作する。
次に、本発明の第2の実施例について、その動作を説明
する。
する。
第5図は、第2の実施例の要部を示すブロック図で、4
相位相変調方式による復調装置に対する本発明の一適用
例である。図において、本実施例は、第1の位相検波器
40と、第2の位相検波器41と、π/2位相推移器4
2と、2ビツトA/Dコンバータ43および44と、搬
送波再生回路45と、極性判別回路46および47、論
理回路48および49、加算回路50.低域ろ波器51
および電圧制御発振器52より成るタイミング同期回路
53とを備えている。
相位相変調方式による復調装置に対する本発明の一適用
例である。図において、本実施例は、第1の位相検波器
40と、第2の位相検波器41と、π/2位相推移器4
2と、2ビツトA/Dコンバータ43および44と、搬
送波再生回路45と、極性判別回路46および47、論
理回路48および49、加算回路50.低域ろ波器51
および電圧制御発振器52より成るタイミング同期回路
53とを備えている。
第5図において、4相位相変調伯号Sの入力に対応する
。第1および第2の位相検波器40および41、π/2
位相推移器42.2ビツトA/Dコンバータ43および
44、搬送波再生回路45等の動作については、従来例
の説明において動作説明が行われているので説明を省略
する。このことは、以下の各実施例の説明の場合におい
ても同様である。
。第1および第2の位相検波器40および41、π/2
位相推移器42.2ビツトA/Dコンバータ43および
44、搬送波再生回路45等の動作については、従来例
の説明において動作説明が行われているので説明を省略
する。このことは、以下の各実施例の説明の場合におい
ても同様である。
第2の実施例は、極性判別回路46および論理回路48
より成る位相制御信号検出系と、極性判別回路47およ
び論理回路49より成る位相制御信号検出系とを含む、
2系統の位相制御信号検出系がタイミング同期回路53
に備えられ、且つ、電圧制御発振器52から出力される
タイミング信号Tが、1系統のタイミング信号として2
ビツトA/Dコンバータ43および44の双方に対して
共通に供給される場合に相当している。
より成る位相制御信号検出系と、極性判別回路47およ
び論理回路49より成る位相制御信号検出系とを含む、
2系統の位相制御信号検出系がタイミング同期回路53
に備えられ、且つ、電圧制御発振器52から出力される
タイミング信号Tが、1系統のタイミング信号として2
ビツトA/Dコンバータ43および44の双方に対して
共通に供給される場合に相当している。
第1および第2の位相検波器40および41から、それ
ぞれ出力される2値ベ一スバンド伯号は。
ぞれ出力される2値ベ一スバンド伯号は。
2ビツトA/Dコンバータ43および44に入力され、
電圧制御発振器52より送られてくる共通のタイミング
信号Tによるサンブリフグ整形作用を介してディジタル
化されて、ディジタル信号Xl。
電圧制御発振器52より送られてくる共通のタイミング
信号Tによるサンブリフグ整形作用を介してディジタル
化されて、ディジタル信号Xl。
X、、YlおよびT2 として圧力される。データ信
号X、およびYl は、それぞれ極性判別−として極性
判別回路46および47に送られ、また、デ−タ信号X
2およびY2 は、それぞれ位置判別用。
号X、およびYl は、それぞれ極性判別−として極性
判別回路46および47に送られ、また、デ−タ信号X
2およびY2 は、それぞれ位置判別用。
として論理回路48および49に送られる。
極性判別回路46および論理回路48より成る位相制御
信号検出系と、極性判別回路47および論理回路49よ
り成る位相制御信号検出系とにおいて、それぞれ位相制
御信号が検出され出力される動作については、前述の第
1の実施例の場合と同様である。論理回路48および4
9から出力される位相制御信号は加算回路50において
加算され、低域ろ波器51を経由して電圧制御発振器5
2に入力されて、電圧制御発振器52において発振出力
されるタイミング信号Tの位相を制御調整する。この結
果、前記タイミング信号Tは、2ピツ)A/Dコンバー
タ43および44の双方に対して、常に最適タイミング
において供給される。
信号検出系と、極性判別回路47および論理回路49よ
り成る位相制御信号検出系とにおいて、それぞれ位相制
御信号が検出され出力される動作については、前述の第
1の実施例の場合と同様である。論理回路48および4
9から出力される位相制御信号は加算回路50において
加算され、低域ろ波器51を経由して電圧制御発振器5
2に入力されて、電圧制御発振器52において発振出力
されるタイミング信号Tの位相を制御調整する。この結
果、前記タイミング信号Tは、2ピツ)A/Dコンバー
タ43および44の双方に対して、常に最適タイミング
において供給される。
次に、本発明の第3の実施例について、その動作を説明
する。
する。
第6図は、第3の実施例の要部を示すブロック図で、4
相位相変調方式による復調装置に対する本発明の一適用
例である。図において、本実施例は、第1の位相検波器
54と、第2の位相検波器55と、π/2位相推移器5
6と、2ビツトA/Dコンバータ57および58と、搬
送波再生回路59と、極性判別回路60および61、論
理回路62および63、低域ろ波器64および65、お
よび、電圧制御発振器66および67より成るタイミン
グ同期回路68とを備えている。
相位相変調方式による復調装置に対する本発明の一適用
例である。図において、本実施例は、第1の位相検波器
54と、第2の位相検波器55と、π/2位相推移器5
6と、2ビツトA/Dコンバータ57および58と、搬
送波再生回路59と、極性判別回路60および61、論
理回路62および63、低域ろ波器64および65、お
よび、電圧制御発振器66および67より成るタイミン
グ同期回路68とを備えている。
第3の実施例は、極性判別回路60および論理回路62
より成る位相制御信号検出系と、極性判別回路61およ
び論理回路63より成る位相制御信号検出系とを含む、
2系統の位相制御信号検出系がタイミング同期回路68
に備えられており、これらの位相制御信号検出系から出
力される一対の位相制御信号は、それぞれ対応する低域
ろ波器64および65を経由して電圧制御発振器66お
よび67に入力されて、それぞれ電圧制御発振器66お
よび67において発根出力されるタイミング信号T′お
よびT″の位相を制御調整する。これらのタイミング信
号T′およびT“は、それぞれ対応する2ビツトA/I
)コンバータ57および58に対して、個別に、常に最
適タイミングにおいて供給される。なお、タイミング同
期回路68の基本的な動作内容は、前述の第1の実施例
の場合と同様である。
より成る位相制御信号検出系と、極性判別回路61およ
び論理回路63より成る位相制御信号検出系とを含む、
2系統の位相制御信号検出系がタイミング同期回路68
に備えられており、これらの位相制御信号検出系から出
力される一対の位相制御信号は、それぞれ対応する低域
ろ波器64および65を経由して電圧制御発振器66お
よび67に入力されて、それぞれ電圧制御発振器66お
よび67において発根出力されるタイミング信号T′お
よびT″の位相を制御調整する。これらのタイミング信
号T′およびT“は、それぞれ対応する2ビツトA/I
)コンバータ57および58に対して、個別に、常に最
適タイミングにおいて供給される。なお、タイミング同
期回路68の基本的な動作内容は、前述の第1の実施例
の場合と同様である。
次に、本発明の第4の実施例について、その動作を説明
する。
する。
第7図は、第4の実施例の要部を示すブロック図で、4
相位相変調方式による復調装置に対する本発明の一適用
例である。図において、本実施例は、第1の位相検波器
69と、第2の位相検波器70と、π/2位相推移器7
1と、2ビツトA/Dコンバータフ2および73と、搬
送波再生回路74と、極性判別回路75および76、論
理回路77および78、低域ろ波器79および80、電
圧制御発振器81および可変位相器82より成るタイミ
ング同期回路83とを備えている。
相位相変調方式による復調装置に対する本発明の一適用
例である。図において、本実施例は、第1の位相検波器
69と、第2の位相検波器70と、π/2位相推移器7
1と、2ビツトA/Dコンバータフ2および73と、搬
送波再生回路74と、極性判別回路75および76、論
理回路77および78、低域ろ波器79および80、電
圧制御発振器81および可変位相器82より成るタイミ
ング同期回路83とを備えている。
第4の実施例においては、極性判別回路75および論理
回路77より成る位相制御信号検出系と。
回路77より成る位相制御信号検出系と。
極性判別回路79および論理回路78より成る位相制御
信号検出系とを含む、2系統の位相制御信号検出系がタ
イミング同期回路83に備えられており、前者の位相制
御信号検出系においては、2ビツトA/Dコシバータフ
2から出力されるデータ信号X1が極性判別用として参
照され、その位相制御信号の出力は、低域ろ波器79を
経由して可変位相器82に入力される。また、他方、後
者の位相制御信号検出系においては、2ビツトA/Dコ
ンバータフ3から出力されるデータ信号Y1が極性判別
用として参照され、その位相制御信号の出力は、低域ろ
波器80を経由して電圧制御発振器81に送られる。電
圧制御発振器81においては、前記位相制御信号により
制御されて、所定のタイミング信号T′が生成され、2
ピツ)A/Dコンバータフ2に供給される。一方、可変
位相器82にお騎ては、低域ろ波器79から送られてく
る前記位相制御信号により、電圧制御発振器81から入
力されるタイミング信号の位相が制御調整されて、所定
のタイミング信号T−bi生成され、2ビツトA/Dコ
ンバータ73に供給される。
信号検出系とを含む、2系統の位相制御信号検出系がタ
イミング同期回路83に備えられており、前者の位相制
御信号検出系においては、2ビツトA/Dコシバータフ
2から出力されるデータ信号X1が極性判別用として参
照され、その位相制御信号の出力は、低域ろ波器79を
経由して可変位相器82に入力される。また、他方、後
者の位相制御信号検出系においては、2ビツトA/Dコ
ンバータフ3から出力されるデータ信号Y1が極性判別
用として参照され、その位相制御信号の出力は、低域ろ
波器80を経由して電圧制御発振器81に送られる。電
圧制御発振器81においては、前記位相制御信号により
制御されて、所定のタイミング信号T′が生成され、2
ピツ)A/Dコンバータフ2に供給される。一方、可変
位相器82にお騎ては、低域ろ波器79から送られてく
る前記位相制御信号により、電圧制御発振器81から入
力されるタイミング信号の位相が制御調整されて、所定
のタイミング信号T−bi生成され、2ビツトA/Dコ
ンバータ73に供給される。
本実施例においては、2ピツ)A/Dコンバータフ2に
供給されるタイミング信号T′は、極性判別用としてデ
ータ信号Y1が参照されて生成され、2ビツトA/Dコ
ンバータ73に供給されるタイミングT′は、極性判別
用としてデータ信号Xlが参照されて生成されている。
供給されるタイミング信号T′は、極性判別用としてデ
ータ信号Y1が参照されて生成され、2ビツトA/Dコ
ンバータ73に供給されるタイミングT′は、極性判別
用としてデータ信号Xlが参照されて生成されている。
しかし、電圧制御発振器81から出力されるタイミング
信号が、可変位相器82により位相制御されてタイミン
グ信号T#が生成されるクロス制御過程を介して、上記
一対の2ピッl−A、/Dコンバータ72および73に
対して送出されるタイミング信号T゛およびT″は、そ
れぞれ最適タイミングにおいて供給される。
信号が、可変位相器82により位相制御されてタイミン
グ信号T#が生成されるクロス制御過程を介して、上記
一対の2ピッl−A、/Dコンバータ72および73に
対して送出されるタイミング信号T゛およびT″は、そ
れぞれ最適タイミングにおいて供給される。
なお、極性判別回路75および論理回路77より成る位
相制御信号検出系と、極性判別回路76および論理回路
78より成る位相制御信号検出系の動作については、前
述の第1の実施例の場合と同様である。
相制御信号検出系と、極性判別回路76および論理回路
78より成る位相制御信号検出系の動作については、前
述の第1の実施例の場合と同様である。
次に1本発明の第5の実施例について、その動作を説明
する。
する。
第8図は、第5の実施例の要部を示すブロック図で、1
6値直交振幅変調方式による復調装置に対する本発明の
一適用例である。図において1本実施例は、第1の位相
検波器84と、第2の位相検波器85と、π/2位相推
移器86と、3ピツ)&/Dコンバータ87および88
と、搬送波再生回路89と、極性判別回路90.論理回
路91、低域ろ波器92および電圧制御発振器93より
成るタイミング同期回路94とを備えている。
6値直交振幅変調方式による復調装置に対する本発明の
一適用例である。図において1本実施例は、第1の位相
検波器84と、第2の位相検波器85と、π/2位相推
移器86と、3ピツ)&/Dコンバータ87および88
と、搬送波再生回路89と、極性判別回路90.論理回
路91、低域ろ波器92および電圧制御発振器93より
成るタイミング同期回路94とを備えている。
第5の実施例は、16値直父振幅変m信号Sの入力に対
応して、AIDコンバータとしては、一対の3ビツトA
/L)コンバータ87および88が備られてお9、極性
判別回路90に対する極性判別用信号としては、3ビツ
トA/Dコンバータ87から出力されるデータ信号Xl
およびX2が参照され、またベースバンド信号の位置判
別用としては、3ビツトA/Dコンバータから出力され
る3系夕Uのデータ信号の内の、データ15号X3が論
理回路91に入力されている。極性判別回路90の一芙
施例は、その要部が第11図のブロック図にボされてお
り1図に示されるように、Dタイプ・スリップ70クプ
117〜122と、振幅比較器123とにより形成され
ている。極性判別回路90に入力されるデータ信号X、
およびX2と、タイミング信号Tとに対応して、Dタイ
プ・クリップ70ツブ117および120の出力には、
データ信号x1およびX2のす/プリング点Tl 特に
おけるデータylが得られ、Dタイプ・フリップ70ツ
ブ119および122の出力には、データ信号X1およ
びx2の?/プリング点T−1時におけるデータY−1
が得られる。これらのデータYxおよびY−1は、振幅
比較器123に入力され、それらのレベルが論理演算処
理されて、3ピツ)A/1) :=r 7 ハーク87
に入力される4値ベ一スバンド信号の微係数の極性が判
別される。今、T−1時点の4値信号をE−1とし、T
1時点の4値信号をEl とすると、振幅比較器12
3においてはEl−E、1w=Mが演算され、Δ(が正
、すなわちTo時点における微係数が正の時には、信号
Gは″11として出力され1Mが負、すなわちTo時点
における微係数が負の時には、信号Gが11′として出
力される。なお、上記のE−1およびElは、Dタイプ
・7リツグフロツプ117,119,120および12
2の出力から、上述のように、振幅比較器123におけ
る論理演算処理作用の一環として得られる。
応して、AIDコンバータとしては、一対の3ビツトA
/L)コンバータ87および88が備られてお9、極性
判別回路90に対する極性判別用信号としては、3ビツ
トA/Dコンバータ87から出力されるデータ信号Xl
およびX2が参照され、またベースバンド信号の位置判
別用としては、3ビツトA/Dコンバータから出力され
る3系夕Uのデータ信号の内の、データ15号X3が論
理回路91に入力されている。極性判別回路90の一芙
施例は、その要部が第11図のブロック図にボされてお
り1図に示されるように、Dタイプ・スリップ70クプ
117〜122と、振幅比較器123とにより形成され
ている。極性判別回路90に入力されるデータ信号X、
およびX2と、タイミング信号Tとに対応して、Dタイ
プ・クリップ70ツブ117および120の出力には、
データ信号x1およびX2のす/プリング点Tl 特に
おけるデータylが得られ、Dタイプ・フリップ70ツ
ブ119および122の出力には、データ信号X1およ
びx2の?/プリング点T−1時におけるデータY−1
が得られる。これらのデータYxおよびY−1は、振幅
比較器123に入力され、それらのレベルが論理演算処
理されて、3ピツ)A/1) :=r 7 ハーク87
に入力される4値ベ一スバンド信号の微係数の極性が判
別される。今、T−1時点の4値信号をE−1とし、T
1時点の4値信号をEl とすると、振幅比較器12
3においてはEl−E、1w=Mが演算され、Δ(が正
、すなわちTo時点における微係数が正の時には、信号
Gは″11として出力され1Mが負、すなわちTo時点
における微係数が負の時には、信号Gが11′として出
力される。なお、上記のE−1およびElは、Dタイプ
・7リツグフロツプ117,119,120および12
2の出力から、上述のように、振幅比較器123におけ
る論理演算処理作用の一環として得られる。
上述のように、極性判別回路90からは信号GおよびG
が出力され、論理回路91に入力されるが、論理回路9
1の動作については、前述の各実施例の場合と同様でお
り、論理回路91から出力される位相制御信号は、低域
ろ波器92を経由して電圧制御発振器93に入力され、
電圧制御発振器93において発振出力されるタイミング
信号10位相が制御調整される。このタイミング信号T
は、一対の3ビ・ットA/Dコンバータ87および88
に対して、共通の1系統のタイミング信号として供給さ
れる。
が出力され、論理回路91に入力されるが、論理回路9
1の動作については、前述の各実施例の場合と同様でお
り、論理回路91から出力される位相制御信号は、低域
ろ波器92を経由して電圧制御発振器93に入力され、
電圧制御発振器93において発振出力されるタイミング
信号10位相が制御調整される。このタイミング信号T
は、一対の3ビ・ットA/Dコンバータ87および88
に対して、共通の1系統のタイミング信号として供給さ
れる。
次に、本発明の第6の実施例について、その動作を説明
する。
する。
第9図は、第6の実施例の要部を示すブロック図で、1
6値直交振幅変調方式による復調、装置に対する本発明
の一適用例である。図において、本実施例は、第1の位
相検波器95と、第2の位相検波器96と、π/2位相
推移器97と、3ピツ)A/Dコンバータ98および9
9と、搬送波再生回路100と、極性判別回路101、
論理回路102、低域ろ波器103および電圧制御発振
器104より成るタイミング同期回路105とを備えて
いる。
6値直交振幅変調方式による復調、装置に対する本発明
の一適用例である。図において、本実施例は、第1の位
相検波器95と、第2の位相検波器96と、π/2位相
推移器97と、3ピツ)A/Dコンバータ98および9
9と、搬送波再生回路100と、極性判別回路101、
論理回路102、低域ろ波器103および電圧制御発振
器104より成るタイミング同期回路105とを備えて
いる。
この第6の実施例が、前述の第5の実施例と異なる点は
、極性判別回路101に対して、極性判別用として入力
されるデータ信号が、3ピツ)A/Dコンバータ98か
ら出力されるデータ信号Xlのみであり、データ信号X
−を必要としていないことである。この場合における極
性判別回路101の一実施例は、第4図に示される極性
判別回路22と同様であり、データ信号Xlのみが極性
判別用として参照され、信号GおよびGが論理回路10
2□ に送られる。論Uu回路102から出力される位相制御
信号が、低域ろ波器103を経由して電圧制御発振器1
04に送られ、電圧制御発振器104において発振出力
されるタイミング信号の位相が制御調整されて、所定の
タイミング信号Tとして、一対の3ビツトA/Dコンバ
ータフ8および99に対して共通に供給される動作につ
いては、前述の第5の実施例の場合と同様である。
、極性判別回路101に対して、極性判別用として入力
されるデータ信号が、3ピツ)A/Dコンバータ98か
ら出力されるデータ信号Xlのみであり、データ信号X
−を必要としていないことである。この場合における極
性判別回路101の一実施例は、第4図に示される極性
判別回路22と同様であり、データ信号Xlのみが極性
判別用として参照され、信号GおよびGが論理回路10
2□ に送られる。論Uu回路102から出力される位相制御
信号が、低域ろ波器103を経由して電圧制御発振器1
04に送られ、電圧制御発振器104において発振出力
されるタイミング信号の位相が制御調整されて、所定の
タイミング信号Tとして、一対の3ビツトA/Dコンバ
ータフ8および99に対して共通に供給される動作につ
いては、前述の第5の実施例の場合と同様である。
なお、前述の第5および第6の実施例における比較対比
より明らかなように、第6の実施例においては、3ビツ
トA/Dコンバータ98から出力される3系列のデータ
信号X 1 v X2およびX3の内の、1系列のデー
タ信号X1のみが、極性判別用として極性判別回路10
1に対して参照されており、これにともなって、極性判
別回路101も、第5の実施例における極性判別回路9
0と比較して構成が簡易化されている。
より明らかなように、第6の実施例においては、3ビツ
トA/Dコンバータ98から出力される3系列のデータ
信号X 1 v X2およびX3の内の、1系列のデー
タ信号X1のみが、極性判別用として極性判別回路10
1に対して参照されており、これにともなって、極性判
別回路101も、第5の実施例における極性判別回路9
0と比較して構成が簡易化されている。
次に、本発明の第7の実施例について、その動作を説明
する。
する。
第1θ図は、第7の実施例の要部を示すブロック図で、
64値直交根暢変調方式による復調装置に対する本発明
の一適用例である。図にお−て、本実施例は、第1の位
相検波器106と、第2の位相検波器107と、π/2
位相推移器108と、4ビツトA/Dコンバータ109
および110と、搬送波再生回路111と、極性判別回
路112、論理回路113、低域ろ波器114および電
圧制御発振器115より成るタイぐング回路116とを
備えている。
64値直交根暢変調方式による復調装置に対する本発明
の一適用例である。図にお−て、本実施例は、第1の位
相検波器106と、第2の位相検波器107と、π/2
位相推移器108と、4ビツトA/Dコンバータ109
および110と、搬送波再生回路111と、極性判別回
路112、論理回路113、低域ろ波器114および電
圧制御発振器115より成るタイぐング回路116とを
備えている。
この第7の実施例が、前述の第6の実施例と異なる点は
、64値直交振幅変調方式に対応して、A/Dコンバー
タが、一対の4ビツトA/Dコンバータ109および1
10により形成されていることであり、極性判別回路1
12に対する極性判別用としては、第6の実施例の場合
と同様に、4ビツトA/Dコンバータ109から出力さ
れるデータ信号X1のみが用いられている。言うまでも
なく、極性判別回路112および論理回路113より成
る位相制御信号検出系の作用は、第6の実施例の場合と
同様である。
、64値直交振幅変調方式に対応して、A/Dコンバー
タが、一対の4ビツトA/Dコンバータ109および1
10により形成されていることであり、極性判別回路1
12に対する極性判別用としては、第6の実施例の場合
と同様に、4ビツトA/Dコンバータ109から出力さ
れるデータ信号X1のみが用いられている。言うまでも
なく、極性判別回路112および論理回路113より成
る位相制御信号検出系の作用は、第6の実施例の場合と
同様である。
なお上記の説明においては、本発明を適用する実施例と
して、4相位相変調方式、16値直交振幅変調方式およ
び64値直交撮幅変調方式等による復調装置に対する適
用例について説明を行っているが、本発明の遥用範囲は
、上記の多相位相変調方式および多値直交振幅変調方式
の範囲に限定されるものではなく、N−2,4,8,1
6,・・・・・・、およびL12−2.3.4. ・
・・・・・、により規定されるように、一般的には更に
多相のN相位相変軸方式、および更に多値のL22値直
交振変調方式による復調装置に対しても、有効に適用さ
れることはdうまでもない。又前記実施例に2ける搬送
波再生回路はA/D COf’ff出力を用いて実現し
ているが、本発明においてはこれに限定されるものでは
なく、従来の搬送波再生回路(例えばIP帯で用いら扛
る逆変蘭万式おるしはベースバンドコスタス形etc
)を用いることができることは明らかである。
して、4相位相変調方式、16値直交振幅変調方式およ
び64値直交撮幅変調方式等による復調装置に対する適
用例について説明を行っているが、本発明の遥用範囲は
、上記の多相位相変調方式および多値直交振幅変調方式
の範囲に限定されるものではなく、N−2,4,8,1
6,・・・・・・、およびL12−2.3.4. ・
・・・・・、により規定されるように、一般的には更に
多相のN相位相変軸方式、および更に多値のL22値直
交振変調方式による復調装置に対しても、有効に適用さ
れることはdうまでもない。又前記実施例に2ける搬送
波再生回路はA/D COf’ff出力を用いて実現し
ているが、本発明においてはこれに限定されるものでは
なく、従来の搬送波再生回路(例えばIP帯で用いら扛
る逆変蘭万式おるしはベースバンドコスタス形etc
)を用いることができることは明らかである。
(発明の幼果)
以上詳細に説明したように、本発明は、多相位相変調方
式または多値直交振幅変調方式による復調装置において
、所定のA/Dコンバータに対するサンプリング整形用
のタイミング信号の生成手段として、前記A/Dコンバ
ータから出力されるデータ信号の内の、特定のデータ信
号を参照して形成されるタイミング同期回路を適用する
ことにより、前記A/Dコンバータに供給されるタイミ
ング信号に対する位相調整作用を全く不要とし、常時、
最適タイミングにおいて復調ベースバンド信号をナンプ
リ/グ整形することができるという効果がある。
式または多値直交振幅変調方式による復調装置において
、所定のA/Dコンバータに対するサンプリング整形用
のタイミング信号の生成手段として、前記A/Dコンバ
ータから出力されるデータ信号の内の、特定のデータ信
号を参照して形成されるタイミング同期回路を適用する
ことにより、前記A/Dコンバータに供給されるタイミ
ング信号に対する位相調整作用を全く不要とし、常時、
最適タイミングにおいて復調ベースバンド信号をナンプ
リ/グ整形することができるという効果がある。
第1図は、従来の復調装置の要部を示すブロック図、第
2図、第5図、第6図、第7図、第8図。 第9図および第10図は、それぞれ、第1、$2、第3
.第4、第5、第6および第7の実施例の要部を示すブ
ロック図、第3図はタイミング同期系の動作説明図、第
4図は、極性判別回路および論理回路の一実施例の要部
を示すブロック図、第11図は、極性判別回路の池の実
施例の要部を示すブロック図である。図において、 1
.16.40.54゜69、84.95.106・・・
・・・第1の位相検波器、2゜17、41.55.70
.85.96.107・・・・・・第2の位相検波器、
3.1B、 42.56.71.86.97.108
−・・・・・に/2位相推移器、4.5.19.20.
43.44゜57、58.72.73・・・・・・2ビ
ツトA/Dコンバータ、6、21.45.59.74.
89.100.111・・・・・・搬送波再生回路、7
,8・・・・・・全波整流回路、9,10・・・・・・
位相調整回路、11・・・・・・位相比較器、 12.
24゜51、64.65.79.80.92.103.
114・−・・・・低域ろ波器、13.25.52.6
6、67、81.93.104゜115 ・・・・・・
電圧制御発振器、14.15.26.53゜6些、83
,94,105,116・・・・・・タイミング同期回
路、22.46.47.60.61.75.76、90
.101゜112 ・・・・・・極性判別回路、23
.48.49.62.63゜’17.78.91.10
2.113・・・・・・論理回1路、27.2B。 29.31,32,39,117,118,119,1
20,121゜122 ・・・・・・Dタイプ・フリッ
プ70ッグ、30゜123 ・・・・・・振幅比較器
、33・・・・・・C1/NORゲート、34,35,
38・・・・・・ANDゲート、36,37・・。 ・・・ORゲート、50・・・・・・加算回路、82・
・・・・・可変位相器、87.88.98.99・・・
・・・3ビツトA/Dコア/<−p、109,110
・・・・・・4ビツトA/Dコンバータ。 茅4 峯2珂 早づ口 畢に辺 阜7面
2図、第5図、第6図、第7図、第8図。 第9図および第10図は、それぞれ、第1、$2、第3
.第4、第5、第6および第7の実施例の要部を示すブ
ロック図、第3図はタイミング同期系の動作説明図、第
4図は、極性判別回路および論理回路の一実施例の要部
を示すブロック図、第11図は、極性判別回路の池の実
施例の要部を示すブロック図である。図において、 1
.16.40.54゜69、84.95.106・・・
・・・第1の位相検波器、2゜17、41.55.70
.85.96.107・・・・・・第2の位相検波器、
3.1B、 42.56.71.86.97.108
−・・・・・に/2位相推移器、4.5.19.20.
43.44゜57、58.72.73・・・・・・2ビ
ツトA/Dコンバータ、6、21.45.59.74.
89.100.111・・・・・・搬送波再生回路、7
,8・・・・・・全波整流回路、9,10・・・・・・
位相調整回路、11・・・・・・位相比較器、 12.
24゜51、64.65.79.80.92.103.
114・−・・・・低域ろ波器、13.25.52.6
6、67、81.93.104゜115 ・・・・・・
電圧制御発振器、14.15.26.53゜6些、83
,94,105,116・・・・・・タイミング同期回
路、22.46.47.60.61.75.76、90
.101゜112 ・・・・・・極性判別回路、23
.48.49.62.63゜’17.78.91.10
2.113・・・・・・論理回1路、27.2B。 29.31,32,39,117,118,119,1
20,121゜122 ・・・・・・Dタイプ・フリッ
プ70ッグ、30゜123 ・・・・・・振幅比較器
、33・・・・・・C1/NORゲート、34,35,
38・・・・・・ANDゲート、36,37・・。 ・・・ORゲート、50・・・・・・加算回路、82・
・・・・・可変位相器、87.88.98.99・・・
・・・3ビツトA/Dコア/<−p、109,110
・・・・・・4ビツトA/Dコンバータ。 茅4 峯2珂 早づ口 畢に辺 阜7面
Claims (5)
- (1)N(N=2、4、8、16、……)相位相変調方
式またはL^2(L=2、3、4、……)値直交振幅変
調方式による、所定の帯域制限されたディジタル搬送波
変調信号をそれぞれ入力して、相互にπ/2ラジアンの
位相差を有する搬送波再生信号を介して同期検波し、所
定の一対の復調ベースバンド信号を生成する第1および
第2の一対の位相検波器と、 帯域制限された前記一対の復調ベースバンド信号を入力
して、所定のタイミング信号によるサンプリング整形作
用を介してディジタル変換し、それぞれ所定のに(1以
上の整数)系列のデータ信号として出力する一対のkビ
ットA/Dコンバータと、 前記ディジタル搬送波変調信号の搬送波信号に対応する
搬送波再生信号を生成し、前記一対の位相検波器に対す
る同期検波用として出力する搬送波再生回路と、 前記タイミング信号を生成する手段として、所定の位相
制御信号により、当該タイミング信号の出力位相が自動
的に制御調整されるように形成されるタイミング信号発
生回路と、前記一対のA/Dコンバータから出力される
一対のk系列のデータ信号の内の、特定の極性判別用の
データ信号を入力して、前記A/Dコンバータのサンプ
リング点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記極性判
別回路とともにタイミング同期システムの位相制御信号
検出系を形成し、前記極性判別回路から出力される所定
の極性判別信号を参照して、前記一対のA/Dコンバー
タから出力される一対のに系列のデータ信号の内の、所
定のベースバンド信号の位置判別用データ信号に対して
、所定の論理操作を行うことにより前記位相制御信号を
生成して出力する論理回路と、により形成される所定の
タイミング同期回路と、 を備えることを特徴とする復調装置。 - (2)前記タイミング同期回路に、前記極性判別回路お
よび論理回路より成る1系統の位相制御信号検出系が備
えられており、この1系統の位相制御信号検出系に対応
して、前記帯域制限されたベースバンド信号の徴係数の
極性判定用として、前記一対のA/Dコンバータの内の
、所定の一方のA/Dコンバータから出力される特定の
(k−1)系列、または特定の1系列のデータ信号のい
ずれかが参照されるとともに、前記1系統の位相制御信
号検出系に対応して生成される1系統のタイミング信号
が、前記一対のA/Dコンバータに対して共通に供給さ
れる特許請求の範囲第(1)項記載の復調装置。 - (3)前記タイミング同期回路に、前記極性判別回路お
よび論理回路より成る2系統の位相制御信号検出系が備
えられており、この2系統の位相制御信号検出系に対応
して、前記帯域制限されたベースバンド信号の微係数の
極性判定用として、前記一対のA/Dコンバータからそ
れぞれ出力される、特定の(k−1)系列または特定の
1系列のデータ信号のいずれかが、それぞれ参照される
とともに、前記2系統の位相制御信号検出系に対応して
生成される1系統のタイミング信号が、前記一対のA/
Dコンバータに対して共通に供給される特許請求の範囲
第(1)項記載の復調装置。 - (4)前記タイミング同期回路に、前記極性判別回路お
よび論理回路より成る少くとも2系統の位相制御信号検
出系が備えられており、この2系統の位相制御信号検出
系に対応して、前記帯域制限されたベースバンド信号の
微係数の極性判定用として、前記一対のA/Dコンバー
タからそれぞれ出力される、特定の(k−1)系列また
は特定の1系列のデータ信号のいずれかが、それぞれ個
別に参照されるとともに、前記2系統の位相制御信号検
出系に対応して生成される2系統のタイミング信号が、
それぞれ対応するA/Dコンバータに対して独立に供給
される特許請求の範囲第(1)項記載の復調装置。 - (5)前記タイミング同期回路に、前記タイミング信号
発生回路の出力信号の位相を、少くとも1系統の所定の
位相制御信号を介して自動的に制御調整する所定の可変
位相器と、前記極性判別回路および論理回路より成る位
相制御信号検出系が、前記タイミング信号発生回路の出
力位相を自動的に制御調整する系と、前記可変位相器に
より前記タイミング信号発生回路の出力信号の位相を自
動的に制御調整する系とに対応して、少くとも2系統備
えられており、この2系統の位相制御信号検出系に対応
して、前記帯域制限されたベースバンド信号の微係数の
極性判定用として、前記一対のA/Dコンバータからそ
れぞれ出力される、特定の(k−1)系列または特定の
1系列のデータ信号のいずれかが、それぞれ個別に参照
されて、前記2系統の位相制御信号検出系に対応して生
成される2系統のタイミング信号が、それぞれ、極性判
定用として参照されないデータ信号に対応するA/Dコ
ンバータに対して、独立に供給される特許請求の範囲第
(1)項記載の復調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14471384A JPS6124356A (ja) | 1984-07-12 | 1984-07-12 | 復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14471384A JPS6124356A (ja) | 1984-07-12 | 1984-07-12 | 復調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6124356A true JPS6124356A (ja) | 1986-02-03 |
JPH0234548B2 JPH0234548B2 (ja) | 1990-08-03 |
Family
ID=15368558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14471384A Granted JPS6124356A (ja) | 1984-07-12 | 1984-07-12 | 復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6124356A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63142938A (ja) * | 1986-11-28 | 1988-06-15 | アメリカン テレフォン アンド テレグラフ カムパニー | 通信システムに用いられる受信装置 |
JPS63164742A (ja) * | 1986-12-26 | 1988-07-08 | Toshiba Corp | クロック再生装置 |
-
1984
- 1984-07-12 JP JP14471384A patent/JPS6124356A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63142938A (ja) * | 1986-11-28 | 1988-06-15 | アメリカン テレフォン アンド テレグラフ カムパニー | 通信システムに用いられる受信装置 |
JPS63164742A (ja) * | 1986-12-26 | 1988-07-08 | Toshiba Corp | クロック再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0234548B2 (ja) | 1990-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0118119A2 (en) | Timing synchronizing circuit | |
US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
JPH0428185B2 (ja) | ||
JPS6124356A (ja) | 復調装置 | |
JPH0420545B2 (ja) | ||
JPS6210950A (ja) | デイジタル無線通信方式 | |
JPH0230222B2 (ja) | ||
JPH0732391B2 (ja) | クロック同期回路 | |
JP2748727B2 (ja) | 搬送波同期回路 | |
JPH0326934B2 (ja) | ||
JPH0334705B2 (ja) | ||
JPS60183858A (ja) | Msk復調器のクロツク同期回路 | |
JP4101777B2 (ja) | タイミング同期回路 | |
JPH03205940A (ja) | ディジタル復調器 | |
JP2689922B2 (ja) | 復調装置 | |
JP3332042B2 (ja) | 搬送波位相誤差検出方法および回路 | |
JPS60189354A (ja) | 通信方式 | |
JPS5925502B2 (ja) | Msk信号の同期復調方式 | |
JPS60251740A (ja) | タイミング同期回路 | |
JPS6177453A (ja) | 16qam回路 | |
JPH0479183B2 (ja) | ||
JPH06252964A (ja) | クロック再生回路 | |
JPH0227862B2 (ja) | ||
JPH0563746A (ja) | Psk変調回路 | |
JPH0513414B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |