JPS63164742A - クロック再生装置 - Google Patents
クロック再生装置Info
- Publication number
- JPS63164742A JPS63164742A JP61314785A JP31478586A JPS63164742A JP S63164742 A JPS63164742 A JP S63164742A JP 61314785 A JP61314785 A JP 61314785A JP 31478586 A JP31478586 A JP 31478586A JP S63164742 A JPS63164742 A JP S63164742A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- series
- exclusive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims description 7
- 238000011069 regeneration method Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008929 regeneration Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
この発明は、22mQAM (m=2.3.4゜・・・
)方式ディジタル無線装置に用いることのできるクロッ
ク再生方式に関するものである。
)方式ディジタル無線装置に用いることのできるクロッ
ク再生方式に関するものである。
(従来の技術)
従来、4PSK方式のディジタル無線装置の復調装置は
、第3図の如く構成されていた。即ち、受信信号を2系
列に別けて、入力端子1から同期検波器3A、 3Bへ
導き、検波出力を識別器10A、10Bにより識別し、
その出力を受信論理演算回路21へ送出し、データ端子
[)1.[)2からディジタルデータを得る。この場合
、クロックの再生は、識別回路10Aの出力を直接に、
EX−ORゲート11に導き、また、遅延回路23によ
って172ビット分遅延させたものをEX−ORゲート
11に導き、排他的論理和をとることによって行う。E
X−ORゲート11の出力は、D型フリップフロップ2
4のクロック端子に与えられ、一方、D型フリップフロ
ップ24のデータ端子には、受信論理演算回路21の出
力端子D1からの出力を与える。このD型フリップフロ
ップ24の出力をLPF (ローパスフィルタ)16を
介してVCXO17へ与えると、ジッタが除去された再
生クロックが、受信論理演算回路21へ与えられる。尚
、搬送波再生制御回路22、ループフィルタ付DCアン
プ7、vcoa、π/2移相器9からなるループは、受
信信号を同期検波するための再生クロックの基本波のみ
を抽出するためのものである。
、第3図の如く構成されていた。即ち、受信信号を2系
列に別けて、入力端子1から同期検波器3A、 3Bへ
導き、検波出力を識別器10A、10Bにより識別し、
その出力を受信論理演算回路21へ送出し、データ端子
[)1.[)2からディジタルデータを得る。この場合
、クロックの再生は、識別回路10Aの出力を直接に、
EX−ORゲート11に導き、また、遅延回路23によ
って172ビット分遅延させたものをEX−ORゲート
11に導き、排他的論理和をとることによって行う。E
X−ORゲート11の出力は、D型フリップフロップ2
4のクロック端子に与えられ、一方、D型フリップフロ
ップ24のデータ端子には、受信論理演算回路21の出
力端子D1からの出力を与える。このD型フリップフロ
ップ24の出力をLPF (ローパスフィルタ)16を
介してVCXO17へ与えると、ジッタが除去された再
生クロックが、受信論理演算回路21へ与えられる。尚
、搬送波再生制御回路22、ループフィルタ付DCアン
プ7、vcoa、π/2移相器9からなるループは、受
信信号を同期検波するための再生クロックの基本波のみ
を抽出するためのものである。
このように、従来の復調装置においては、2系列の識別
器の出力の一方のみを用いていた。しかし、16QAM
以上の多値QAMにおいて、多値識別器にA/Dコンバ
ータを採用する場合、このA/Dコンバータの識別タイ
ミングに再生クロックが必要であり、多値識別前の信号
のみを使用して再生クロックを得る必要が生じ、第3図
のように、受信論理演算回路21の出力端子D1から信
号を得るような方式を採ることはできない。また、一方
の系列においては、“Oetが連続したり、または、“
1″が連続することがあり得るため、安定的にクロック
再生が行えない。
器の出力の一方のみを用いていた。しかし、16QAM
以上の多値QAMにおいて、多値識別器にA/Dコンバ
ータを採用する場合、このA/Dコンバータの識別タイ
ミングに再生クロックが必要であり、多値識別前の信号
のみを使用して再生クロックを得る必要が生じ、第3図
のように、受信論理演算回路21の出力端子D1から信
号を得るような方式を採ることはできない。また、一方
の系列においては、“Oetが連続したり、または、“
1″が連続することがあり得るため、安定的にクロック
再生が行えない。
(発明が解決しようとする問題点)
上記のように、従来のクロック再生方式では、2系列の
識別回路の出力の一方のみを用いていたので、疑似ラン
ダム信号が送信されてくると、Outの連続または“1
″の連続が識別回路から得られることがあり、安定的な
りロックの再生が行えないという欠点があった。また、
16QAM以上の多値QAMにおいては、多値識別器に
A/Dコンバータを使用すると、多値識別信号をj野る
前の信号のみをクロック再生に用いる必要が生じ、従来
方式のように、識別信号を用いてクロックのジッタ低減
を行わせることは不可能となった。本発明は、このよう
な従来のクロック再生方式の欠点に鑑みなされたもので
、その目的は、16QAM以上の多値QAMにおいても
、安定的なりロック再生を行うことができるクロック再
生方式を提供することである。
識別回路の出力の一方のみを用いていたので、疑似ラン
ダム信号が送信されてくると、Outの連続または“1
″の連続が識別回路から得られることがあり、安定的な
りロックの再生が行えないという欠点があった。また、
16QAM以上の多値QAMにおいては、多値識別器に
A/Dコンバータを使用すると、多値識別信号をj野る
前の信号のみをクロック再生に用いる必要が生じ、従来
方式のように、識別信号を用いてクロックのジッタ低減
を行わせることは不可能となった。本発明は、このよう
な従来のクロック再生方式の欠点に鑑みなされたもので
、その目的は、16QAM以上の多値QAMにおいても
、安定的なりロック再生を行うことができるクロック再
生方式を提供することである。
[発明の構成]
(問題点を解決するための手段)
本発明では、221′IQAM (m=2.3,4゜・
・・)方式ディジタル無線の2系列の復調アイパターン
を各々、2値の識別回路で識別し、得られた出力を排他
的論理和をとって1系列とし、この1系列の信号に基づ
いてクロックを再生するようにしたものである。
・・)方式ディジタル無線の2系列の復調アイパターン
を各々、2値の識別回路で識別し、得られた出力を排他
的論理和をとって1系列とし、この1系列の信号に基づ
いてクロックを再生するようにしたものである。
(作用)
上記方式によると、送信側から送られる信号が疑似ラン
ダム信号であり、2値の識別回路は、2m値の信号を(
2m−1>/2のしきい値のみを用いて2値化するやめ
、その出力が“O゛′の連続、または、“1′′の連続
となることがあるが、2系列の2値の識別回路から信号
を得ると、送信側で行うスクランブルでは2系列の信号
の間に数ビットの位相差@設けていること及び、変調器
で送信論理演算を施していることにより、上記2系列か
ら得た信号が、同時に“0”の連続、または、“1パの
連続の信号となることは、希れであり、これらの排他的
論理和をとることによって、クロックの元信号が安定的
に得られる。
ダム信号であり、2値の識別回路は、2m値の信号を(
2m−1>/2のしきい値のみを用いて2値化するやめ
、その出力が“O゛′の連続、または、“1′′の連続
となることがあるが、2系列の2値の識別回路から信号
を得ると、送信側で行うスクランブルでは2系列の信号
の間に数ビットの位相差@設けていること及び、変調器
で送信論理演算を施していることにより、上記2系列か
ら得た信号が、同時に“0”の連続、または、“1パの
連続の信号となることは、希れであり、これらの排他的
論理和をとることによって、クロックの元信号が安定的
に得られる。
(実施例)
以下、図面を参照して本発明の一実施例を説明する。第
1図は本発明の方式を採用した復調装置のブロック図で
ある。同図において、第3図と同一の構成要素には、同
一の番号を付し、その説明を省略する。この実施例では
、受信信号を、信号分配器2を介して、位相検波器3^
、38へ送出している。そして、こ′の位相検波器3A
、 3Bの出力しpl”4A、 4Bを介して、夫々、
DCアンプ5A、 5Bで増幅し、識別回路10A、1
0Bに導びき、2値化する。
1図は本発明の方式を採用した復調装置のブロック図で
ある。同図において、第3図と同一の構成要素には、同
一の番号を付し、その説明を省略する。この実施例では
、受信信号を、信号分配器2を介して、位相検波器3^
、38へ送出している。そして、こ′の位相検波器3A
、 3Bの出力しpl”4A、 4Bを介して、夫々、
DCアンプ5A、 5Bで増幅し、識別回路10A、1
0Bに導びき、2値化する。
ココニ識別回路10^、10Bは、(2m−1>/2の
しきい値により、2値化を行なうものである。識別回路
10A、IOB )出力は、EX−OR’7−−ト11
1.:より排他的論理和がとられ、1系列の信号とされ
る。EX−ORゲート11の出力信号は、微分回路12
、全波整流器13、タンク回路14を介して同期検波器
15に与えられ、VCXO17の出力により同期検波さ
れる。同期検波器15の出力は、ループフィルタ付DC
アンプ16、VCXO17を介して同期検波器15に戻
され、これらによって構成されるPLL回路の作用で、
そのジッタが除去されるavCX017の出力は、出力
端子19を介して再生クロツりとじて送出される一方、
多値識別/搬送波再生制御回路6に与えられる。多値識
別/搬送波再生制御回路6では、再生されたクロックに
基づき、内蔵されているA/Dコンバータが多値識別を
行い、その結果を、出力端子D1〜[)2mから出力す
る一方、第3図における搬送波再生制御回路22と同様
の機能により搬送波が再生され、ループフィルタ付DC
アンプ7へ送出される。
しきい値により、2値化を行なうものである。識別回路
10A、IOB )出力は、EX−OR’7−−ト11
1.:より排他的論理和がとられ、1系列の信号とされ
る。EX−ORゲート11の出力信号は、微分回路12
、全波整流器13、タンク回路14を介して同期検波器
15に与えられ、VCXO17の出力により同期検波さ
れる。同期検波器15の出力は、ループフィルタ付DC
アンプ16、VCXO17を介して同期検波器15に戻
され、これらによって構成されるPLL回路の作用で、
そのジッタが除去されるavCX017の出力は、出力
端子19を介して再生クロツりとじて送出される一方、
多値識別/搬送波再生制御回路6に与えられる。多値識
別/搬送波再生制御回路6では、再生されたクロックに
基づき、内蔵されているA/Dコンバータが多値識別を
行い、その結果を、出力端子D1〜[)2mから出力す
る一方、第3図における搬送波再生制御回路22と同様
の機能により搬送波が再生され、ループフィルタ付DC
アンプ7へ送出される。
以上のように構成された復調装置におけるクロック再生
の動作を、第2図を参照して説明する。
の動作を、第2図を参照して説明する。
入力端子1から入力し、信号分配器2により分配された
信号は、同期検波器3A、 3Bにて同期検波され、L
PF4A、 4Bで高調波が除去され、DCアンプ5A
、 5Bで所定の増幅がなされ、このDCアンプ5A、
5Bの出力信号は、第2図■の如き復調アイパターン
となる。この復調アイパターンは、2値の識別回路10
A、10B (7)しきい値(2m−1>/2により2
値化され、第2図■の如き“0″または“1′′の2値
NRZ信号とされる。この信号は、EX−ORゲート1
1によって排他的論理和がとられ、1系列のNRZ信号
とされる(第2図■)。
信号は、同期検波器3A、 3Bにて同期検波され、L
PF4A、 4Bで高調波が除去され、DCアンプ5A
、 5Bで所定の増幅がなされ、このDCアンプ5A、
5Bの出力信号は、第2図■の如き復調アイパターン
となる。この復調アイパターンは、2値の識別回路10
A、10B (7)しきい値(2m−1>/2により2
値化され、第2図■の如き“0″または“1′′の2値
NRZ信号とされる。この信号は、EX−ORゲート1
1によって排他的論理和がとられ、1系列のNRZ信号
とされる(第2図■)。
この1系列のNRZ信号は、微分回路12で微分され(
第2図■)、更に全波整流されて基本周波数成分の抽出
がなされる(第2図■)。この基本周波数成分の信号は
、タンク回路14に与えられて、所望のクロック周波成
分(foH7)の抽出がなされ、第2図[相]に示され
るが如き゛信号とされる。
第2図■)、更に全波整流されて基本周波数成分の抽出
がなされる(第2図■)。この基本周波数成分の信号は
、タンク回路14に与えられて、所望のクロック周波成
分(foH7)の抽出がなされ、第2図[相]に示され
るが如き゛信号とされる。
このようにして得た再生クロックには、ジッタが含まれ
ているため、タンク回路14の後段に接続されたPLL
回路に導かれ、VCXO17からは、ジッタの抑圧され
たクロックが再生され出力される。
ているため、タンク回路14の後段に接続されたPLL
回路に導かれ、VCXO17からは、ジッタの抑圧され
たクロックが再生され出力される。
かくして、本実施例では、送信側から送られる信号が疑
似ランダム信号であり、また、送信側で2系列の信号間
に数ビットの位相差を持たせてスクランブルし、変調器
で送信論理演算を施していることに鑑み、2系列の識別
回路で得た信号は、ともに“′O゛が連続したり、また
、“1″が連続する確率は非常に低い。つまり、この2
系列の識別回路10A、10Bの出力の排他的論理和を
とることで、再生クロックのもととなる1系列のNRZ
信号を確実に得ることができる。そして、その後段の微
分回路12、仝波整流器13、タンク回路14.211
回路によって、ジッタの少ない再生クロックを的確に得
ることが可能となるのである。また、□多値識別後の信
号を用いることが全く不要なので、多値識別を行うため
のA/Dコンバータが、当該クロックを識別タイミング
に用いる場合においても弊害なく多値識別が可能である
。
似ランダム信号であり、また、送信側で2系列の信号間
に数ビットの位相差を持たせてスクランブルし、変調器
で送信論理演算を施していることに鑑み、2系列の識別
回路で得た信号は、ともに“′O゛が連続したり、また
、“1″が連続する確率は非常に低い。つまり、この2
系列の識別回路10A、10Bの出力の排他的論理和を
とることで、再生クロックのもととなる1系列のNRZ
信号を確実に得ることができる。そして、その後段の微
分回路12、仝波整流器13、タンク回路14.211
回路によって、ジッタの少ない再生クロックを的確に得
ることが可能となるのである。また、□多値識別後の信
号を用いることが全く不要なので、多値識別を行うため
のA/Dコンバータが、当該クロックを識別タイミング
に用いる場合においても弊害なく多値識別が可能である
。
[発明の効果コ
以上説明したように本発明によれば、2系列の復調アイ
パターンを各々、2値の識別回路で識別し、得られた出
力を排他的論理和をとって1系列とした信号を用いて再
生クロックを得ているので、1系列の信号を識別する場
合と異なり、“0″が連続して得られたり、または、“
1パが連続して得られたりすることは極めて希であり、
安定的にクロックの再生を行うことができる。また、安
定的なりロックの再生のために、多値識別後の信号を用
いる必要もないので、得られた再生クロックによりA/
Dコンバータの識別タイミングを作り、多値識別する場
合にも好適でおる。
パターンを各々、2値の識別回路で識別し、得られた出
力を排他的論理和をとって1系列とした信号を用いて再
生クロックを得ているので、1系列の信号を識別する場
合と異なり、“0″が連続して得られたり、または、“
1パが連続して得られたりすることは極めて希であり、
安定的にクロックの再生を行うことができる。また、安
定的なりロックの再生のために、多値識別後の信号を用
いる必要もないので、得られた再生クロックによりA/
Dコンバータの識別タイミングを作り、多値識別する場
合にも好適でおる。
第1図は本発明の一実施例を採用した復調装置のブロッ
ク図、第2図は第1図の装置の動作を説明するための各
部の波形図、第3図は従来のクロック再生方式を採用し
た復調装置のブロック図である。 1・・・入力端子 2・・・信号分配器3A、 3
3.15・・・同期検波器 6・・・多値識別/WI送波再生制御回路10A、IO
B・・・識別回路 11・・・EX−ORグー1−12
・・・微分回路 13・・・全波整流器14・・
・タンク回路 19・・・出力端子代理人 弁理士
本 1) 崇 第2図 第3図
ク図、第2図は第1図の装置の動作を説明するための各
部の波形図、第3図は従来のクロック再生方式を採用し
た復調装置のブロック図である。 1・・・入力端子 2・・・信号分配器3A、 3
3.15・・・同期検波器 6・・・多値識別/WI送波再生制御回路10A、IO
B・・・識別回路 11・・・EX−ORグー1−12
・・・微分回路 13・・・全波整流器14・・
・タンク回路 19・・・出力端子代理人 弁理士
本 1) 崇 第2図 第3図
Claims (2)
- (1)2^2^mQAM(m=2、3、4、・・・)方
式ディジタル無線のクロック再生方式において、2系列
の復調アイパターンを各々、2値の識別回路で識別し、
得られた出力を排他的論理和をとって1系列とし、この
1系列の信号に基づいてクロックを得るようにしたクロ
ック再生方式。 - (2)1系列とした信号を微分し、全波整流し、タンク
回路にて所望のクロック成分を抽出し、前記タンク回路
の出力を、再生クロックの基本波のみを抽出した出力で
同期検波し、この同期検波により得られた誤差信号をP
LLに導きクロックを再生するようにしたことを特徴と
する特許請求の範囲第(1)項記載のクロック再生方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61314785A JP2550041B2 (ja) | 1986-12-26 | 1986-12-26 | クロック再生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61314785A JP2550041B2 (ja) | 1986-12-26 | 1986-12-26 | クロック再生方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63164742A true JPS63164742A (ja) | 1988-07-08 |
JP2550041B2 JP2550041B2 (ja) | 1996-10-30 |
Family
ID=18057563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61314785A Expired - Lifetime JP2550041B2 (ja) | 1986-12-26 | 1986-12-26 | クロック再生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2550041B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882822B2 (en) | 2002-04-22 | 2005-04-19 | Sharp Kabushiki Kaisha | Platen cover open/close mechanism for image forming apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6124356A (ja) * | 1984-07-12 | 1986-02-03 | Nec Corp | 復調装置 |
JPS61135262A (ja) * | 1984-12-06 | 1986-06-23 | Fujitsu Ltd | 搬送波同期検出方式 |
-
1986
- 1986-12-26 JP JP61314785A patent/JP2550041B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6124356A (ja) * | 1984-07-12 | 1986-02-03 | Nec Corp | 復調装置 |
JPS61135262A (ja) * | 1984-12-06 | 1986-06-23 | Fujitsu Ltd | 搬送波同期検出方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882822B2 (en) | 2002-04-22 | 2005-04-19 | Sharp Kabushiki Kaisha | Platen cover open/close mechanism for image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2550041B2 (ja) | 1996-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20050041950A (ko) | 에이에스케이 복조 장치 및 그것을 이용한 무선 장치 | |
JPS61267426A (ja) | デイジタル伝送システムにおける補助的な低周波チヤンネルの復調装置 | |
US5777511A (en) | Data demodulation apparatus | |
JPH0654008A (ja) | Bpsk復調器 | |
JPS63164742A (ja) | クロック再生装置 | |
JP2539372B2 (ja) | 位相変調信号復調方式 | |
US4544963A (en) | Read signal detection in ternary 3PM magnetic recording | |
US20060255156A1 (en) | Pll circuit, demodulator circuit, ic card, and ic card processing apparatus | |
KR100297788B1 (ko) | 데이터 복조장치 | |
JP2005160042A (ja) | Ask復調装置およびそれを用いた無線装置 | |
JPS62154886A (ja) | 復調装置 | |
JPH02239755A (ja) | Msk信号検出回路 | |
JPH03154410A (ja) | 狭帯域ディジタルfm復調装置 | |
JP2517019B2 (ja) | Msk信号のクロック再生装置 | |
JPH01101050A (ja) | コヒーレントディジタル復調において復調される信号と基準信号との間のフォールスロックを検出する方法及び装置 | |
JP3934789B2 (ja) | 同期データ伝送出力制御装置および受信機 | |
JP3679356B2 (ja) | 検波回路 | |
JP2543092B2 (ja) | ディジタルデ−タ再生装置 | |
JP3230018B2 (ja) | 復調器のクロック再生回路 | |
JPH06197138A (ja) | ディジタルクロック再生回路 | |
JP3036972B2 (ja) | 復調器 | |
JP2897688B2 (ja) | 識別信号伝送方式 | |
JPS61116455A (ja) | 復調回路 | |
JPH043552A (ja) | Gmsk変調波の符号識別再生装置 | |
JPH0131823B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |