JP2550041B2 - クロック再生方式 - Google Patents
クロック再生方式Info
- Publication number
- JP2550041B2 JP2550041B2 JP61314785A JP31478586A JP2550041B2 JP 2550041 B2 JP2550041 B2 JP 2550041B2 JP 61314785 A JP61314785 A JP 61314785A JP 31478586 A JP31478586 A JP 31478586A JP 2550041 B2 JP2550041 B2 JP 2550041B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- output
- signal
- synchronous detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、22mQAM（ｍ＝2,3,4,…）方式ディジタル
無線装置に用いることのできるクロック再生装置に関す
るものである。
無線装置に用いることのできるクロック再生装置に関す
るものである。
（従来の技術） 従来、4PSK方式のディジタル無線装置の復調装置は、
第３図の如く構成されていた。即ち、受信信号を２系列
に別けて、入力端子１から同期検波器3A,3Bへ導き、検
波出力を識別器10A,10Bにより識別し、その出力を受信
論理演算回路21へ送出し、データ端子D1,D2からディジ
タルデータを得る。この場合、クロックの再生は、識別
回路10Aの出力を直接に、EX−ORゲート11に導き、ま
た、遅延回路23によって1/2ビット分遅延させたものをE
X−ORゲート11に導き、排他的論理和をとることによっ
て行う。EX−ORゲート11の出力は、Ｄ型フリップフロッ
プ24のクロック端子に与えられ、一方、Ｄ型フリップフ
ロップ24のデータ端子には、受信論理演算回路21の出力
端子D1からの出力を与える。このＤ型フリップフロップ
24の出力をLPF（ローパスフィルタ）16を介してVCXO17
へ与えると、ジッタが除去された再生クロックが、受信
論理演算回路21へ与えられる。尚、搬送波再生制御回路
22、ループフィルタ付DCアンプ７、VCO8、π/2移相器９
からなるループは、受信信号を同期検波するための再生
クロックの基本波のみを抽出するためのものである。
第３図の如く構成されていた。即ち、受信信号を２系列
に別けて、入力端子１から同期検波器3A,3Bへ導き、検
波出力を識別器10A,10Bにより識別し、その出力を受信
論理演算回路21へ送出し、データ端子D1,D2からディジ
タルデータを得る。この場合、クロックの再生は、識別
回路10Aの出力を直接に、EX−ORゲート11に導き、ま
た、遅延回路23によって1/2ビット分遅延させたものをE
X−ORゲート11に導き、排他的論理和をとることによっ
て行う。EX−ORゲート11の出力は、Ｄ型フリップフロッ
プ24のクロック端子に与えられ、一方、Ｄ型フリップフ
ロップ24のデータ端子には、受信論理演算回路21の出力
端子D1からの出力を与える。このＤ型フリップフロップ
24の出力をLPF（ローパスフィルタ）16を介してVCXO17
へ与えると、ジッタが除去された再生クロックが、受信
論理演算回路21へ与えられる。尚、搬送波再生制御回路
22、ループフィルタ付DCアンプ７、VCO8、π/2移相器９
からなるループは、受信信号を同期検波するための再生
クロックの基本波のみを抽出するためのものである。
このように、従来の復調装置においては、２系列の識
別器の出力の一方のみを用いていた。しかし、16QAM以
上の多値QAMにおいて、多値識別器にA/Dコンバータを採
用する場合、このA/Dコンバータの識別タイミングに再
生クロックが必要であり、多値識別前の信号のみを使用
して再生クロックを得る必要が生じ、第３図のように、
受信論理演算回路21の出力端子D1から信号を得るような
方式を採ることはできない。また、一方の系列において
は、“0"が連続したり、または、“1"が連続することが
あり得るため、安定的にクロック再生が行えない。
別器の出力の一方のみを用いていた。しかし、16QAM以
上の多値QAMにおいて、多値識別器にA/Dコンバータを採
用する場合、このA/Dコンバータの識別タイミングに再
生クロックが必要であり、多値識別前の信号のみを使用
して再生クロックを得る必要が生じ、第３図のように、
受信論理演算回路21の出力端子D1から信号を得るような
方式を採ることはできない。また、一方の系列において
は、“0"が連続したり、または、“1"が連続することが
あり得るため、安定的にクロック再生が行えない。
（発明が解決しようとする問題点） 上記のように、従来のクロック再生方式では、２系列
の識別回路の出力の一方のみを用いていたので、疑似ラ
ンダム信号が送信されてくると、“0"の連続または“1"
の連続が識別回路から得られることがあり、安定的なク
ロックの再生が行えないという欠点があった。また、16
QAM以上の多値QAMにおいては、多値識別器にA/Dコンバ
ータを使用すると、多値識別信号を得る前の信号のみを
クロック再生に用いる必要が生じ、従来方式のように、
識別信号を用いてクロックのジッタ低減を行わせること
は不可能となった。本発明は、このような従来のクロッ
ク再生方式の欠点に鑑みなされたもので、その目的は、
送信側において、22mQAM（ｍ＝２、３、４、・・・）変
調するに際し、２系列の信号の間に数ビットの位相差を
設けてスクランブルを行い、変調器で送信論理処理を行
うことにより信号を送信してくる場合に、16QAM以上の
多値QAMにおいても、安定的なクロック再生を行うこと
ができるクロック再生装置を提供することである。
の識別回路の出力の一方のみを用いていたので、疑似ラ
ンダム信号が送信されてくると、“0"の連続または“1"
の連続が識別回路から得られることがあり、安定的なク
ロックの再生が行えないという欠点があった。また、16
QAM以上の多値QAMにおいては、多値識別器にA/Dコンバ
ータを使用すると、多値識別信号を得る前の信号のみを
クロック再生に用いる必要が生じ、従来方式のように、
識別信号を用いてクロックのジッタ低減を行わせること
は不可能となった。本発明は、このような従来のクロッ
ク再生方式の欠点に鑑みなされたもので、その目的は、
送信側において、22mQAM（ｍ＝２、３、４、・・・）変
調するに際し、２系列の信号の間に数ビットの位相差を
設けてスクランブルを行い、変調器で送信論理処理を行
うことにより信号を送信してくる場合に、16QAM以上の
多値QAMにおいても、安定的なクロック再生を行うこと
ができるクロック再生装置を提供することである。
［発明の構成］ （問題点を解決するための手段） 本発明のクロック再生装置は、送信側において、22mQ
AM（ｍ＝２、３、４、・・・）変調するに際し、２系列
の信号の間に数ビットの位相差を設けてスクランブルを
行い、変調器で送信論理処理を行うことにより送信され
てくる信号を基に、クロックの再生を行うクロック再生
装置であって、与えられるクロックから90度位相の異な
る２信号を得て出力するπ/2移相器と、22mQAM（ｍ＝2,
3,4,・・・）変調された信号を前記π/2移相器の一方の
信号に基づき位相検波する第１の同期検波器と、前記2
2mQAM（ｍ＝2,3,4,・・・）変調された信号を前記π/2
移相器の他方の信号に基づき位相検波する第２の同期検
波器と、前記第１の同期検波器の出力を２値化する第１
の識別回路と、前記第２の同期検波器の出力を２値化す
る第２の識別回路と、前記第１の識別回路の出力と前記
第２の識別回路の出力との排他的論理和演算を行う手段
と、該手段の出力を微分する微分回路と、該微分回路の
出力を全波整流する全波整流回路と、該全波整流回路の
出力から所望クロック周波成分を抽出して再生クロック
とするタンク回路と、該タンク回路の出力からジッタの
抑圧されたクロックを得る手段と、前記第１の識別回路
の出力と前記第２の識別回路の出力から搬送波を再生し
この搬送波に応じた周波数のクロックを発生して前記π
/2移相器へ与える手段とを具備することを特徴とする。
AM（ｍ＝２、３、４、・・・）変調するに際し、２系列
の信号の間に数ビットの位相差を設けてスクランブルを
行い、変調器で送信論理処理を行うことにより送信され
てくる信号を基に、クロックの再生を行うクロック再生
装置であって、与えられるクロックから90度位相の異な
る２信号を得て出力するπ/2移相器と、22mQAM（ｍ＝2,
3,4,・・・）変調された信号を前記π/2移相器の一方の
信号に基づき位相検波する第１の同期検波器と、前記2
2mQAM（ｍ＝2,3,4,・・・）変調された信号を前記π/2
移相器の他方の信号に基づき位相検波する第２の同期検
波器と、前記第１の同期検波器の出力を２値化する第１
の識別回路と、前記第２の同期検波器の出力を２値化す
る第２の識別回路と、前記第１の識別回路の出力と前記
第２の識別回路の出力との排他的論理和演算を行う手段
と、該手段の出力を微分する微分回路と、該微分回路の
出力を全波整流する全波整流回路と、該全波整流回路の
出力から所望クロック周波成分を抽出して再生クロック
とするタンク回路と、該タンク回路の出力からジッタの
抑圧されたクロックを得る手段と、前記第１の識別回路
の出力と前記第２の識別回路の出力から搬送波を再生し
この搬送波に応じた周波数のクロックを発生して前記π
/2移相器へ与える手段とを具備することを特徴とする。
（作用） 送信側から送られる信号が疑似ランダム信号であり、
２値の識別回路は、2m値の信号を２（ｍ−１）/2のしき
い値のみを用いて２値化するため、その出力が“0"の連
続、または、“1"の連続となることがある。ところで、
送信側で行うスクランブルでは２系列の信号の間に数ビ
ットの位相差を設けており、かつ、変調器で送信論理処
理を施して22mQAM（ｍ＝2,3,4,・・・）変調している。
従って、上記のように、22mQAM（ｍ＝2,3,4,・・・）変
調された信号をπ/2移相器の一方の信号に基づき位相検
波する第１の同期検波器と、前記22mQAM（ｍ＝2,3,4,・
・・）変調された信号を前記π/2移相器の他方の信号に
基づき位相検波する第２の同期検波器とを用いて２系と
し、それぞれの系の信号を第１、第２の識別回路により
個別に識別して送信側における２系の信号を再生する場
合には、送信側で行われたスクランブルにおける数ビッ
トの位相差を設けた効果及び送信論理処理による効果に
よって、再生された２系の信号が同時に“0"の連続や
“1"の連続となることは希である。つまり、本発明で
は、同時に“0"の連続や“1"の連続となることは希であ
る２系の信号に排他的論理和演算を行って安定的に原ク
ロックを再生する。
２値の識別回路は、2m値の信号を２（ｍ−１）/2のしき
い値のみを用いて２値化するため、その出力が“0"の連
続、または、“1"の連続となることがある。ところで、
送信側で行うスクランブルでは２系列の信号の間に数ビ
ットの位相差を設けており、かつ、変調器で送信論理処
理を施して22mQAM（ｍ＝2,3,4,・・・）変調している。
従って、上記のように、22mQAM（ｍ＝2,3,4,・・・）変
調された信号をπ/2移相器の一方の信号に基づき位相検
波する第１の同期検波器と、前記22mQAM（ｍ＝2,3,4,・
・・）変調された信号を前記π/2移相器の他方の信号に
基づき位相検波する第２の同期検波器とを用いて２系と
し、それぞれの系の信号を第１、第２の識別回路により
個別に識別して送信側における２系の信号を再生する場
合には、送信側で行われたスクランブルにおける数ビッ
トの位相差を設けた効果及び送信論理処理による効果に
よって、再生された２系の信号が同時に“0"の連続や
“1"の連続となることは希である。つまり、本発明で
は、同時に“0"の連続や“1"の連続となることは希であ
る２系の信号に排他的論理和演算を行って安定的に原ク
ロックを再生する。
（実施例） 以下、図面を参照して本発明の一実施例を説明する。
第１図は本発明のクロック再生装置を採用した復調装置
のブロック図である。同図において、第３図と同一の構
成要素には、同一の番号を付し、その説明を省略する。
この実施例では、受信信号を、信号分配器２を介して、
位相検波器3A,3Bへ送出している。そして、この位相検
波器3A,3Bの出力LPF4A,4Bを介して、夫々、DCアンプ5A,
5Bで増幅し、識別回路10A,10Bに導びき、２値化する。
ここに識別回路10A,10Bは、（2m−１）/2のしきい値に
より、２値化を行なうものである。識別回路10A,10Bの
出力は、EX−ORゲート11により排他的論理和がとられ、
１系列の信号とされる。EX−ORゲート11の出力信号は、
微分回路12、全波整流器13、タンク回路14を介して同期
検波器15に与えられ、VCXO17の出力により同期検波され
る。同期検波器15の出力は、ループフィルタ付DCアンプ
16、VCXO17を介して同期検波器15に戻され、これらによ
って構成されるPLL回路の作用で、そのジッタが除去さ
れる。VCXO17の出力は、出力端子19を介して再生クロッ
クとして送出される一方、多値識別／搬送波再生制御回
路６に与えられる。多値識別／搬送波再生制御回路６で
は、再生されたクロックに基づき、内蔵されているA/D
コンバータが多値識別を行い、その結果を、出力端子D1
〜D2mから出力する一方、第３図における搬送波再生制
御回路22と同様の機能により搬送波が再生され、ループ
フィルタ付DCアンプ７へ送出される。
第１図は本発明のクロック再生装置を採用した復調装置
のブロック図である。同図において、第３図と同一の構
成要素には、同一の番号を付し、その説明を省略する。
この実施例では、受信信号を、信号分配器２を介して、
位相検波器3A,3Bへ送出している。そして、この位相検
波器3A,3Bの出力LPF4A,4Bを介して、夫々、DCアンプ5A,
5Bで増幅し、識別回路10A,10Bに導びき、２値化する。
ここに識別回路10A,10Bは、（2m−１）/2のしきい値に
より、２値化を行なうものである。識別回路10A,10Bの
出力は、EX−ORゲート11により排他的論理和がとられ、
１系列の信号とされる。EX−ORゲート11の出力信号は、
微分回路12、全波整流器13、タンク回路14を介して同期
検波器15に与えられ、VCXO17の出力により同期検波され
る。同期検波器15の出力は、ループフィルタ付DCアンプ
16、VCXO17を介して同期検波器15に戻され、これらによ
って構成されるPLL回路の作用で、そのジッタが除去さ
れる。VCXO17の出力は、出力端子19を介して再生クロッ
クとして送出される一方、多値識別／搬送波再生制御回
路６に与えられる。多値識別／搬送波再生制御回路６で
は、再生されたクロックに基づき、内蔵されているA/D
コンバータが多値識別を行い、その結果を、出力端子D1
〜D2mから出力する一方、第３図における搬送波再生制
御回路22と同様の機能により搬送波が再生され、ループ
フィルタ付DCアンプ７へ送出される。
以上のように構成された復調装置におけるクロック再
生の動作を、第２図を参照して説明する。入力端子１か
ら入力し、信号分配器２により分配された信号は、同期
検波器3A,3Bにて同期検波され、LPF4A,4Bで高調波が除
去され、DCアンプ5A,5Bで所定の増幅がなされ、このDC
アンプ5A,5Bの出力信号は、第２図の如き復調アイパ
ターンとなる。この復調アイパターンは、２値の識別回
路10A,10Bのしきい値（2m−１）/2により２値化され、
第２図IIの如き“0"または“1"の２値NRZ信号とされ
る。この信号は、EX−ORゲート11によって排他的論理和
がとられ、１系列のNRZ信号とされる（第２図III）。こ
の１系列のNRZ信号は、微分回路12で微分され（第２図
Ｖ）、更に全波整流されて基本周波数成分の抽出がなさ
れる（第２図）。この基本周波数成分の信号は、タン
ク回路14に与えられて、所望のクロック周波成分（fDH
Z）の抽出がなされ、第２図VIに示されるが如き信号と
される。このようにして得た再生クロックには、ジッタ
が含まれているため、タンク回路14の後段に接続された
PLL回路に導かれ、VCXO17からは、ジッタの抑圧された
クロックが再生され出力される。
生の動作を、第２図を参照して説明する。入力端子１か
ら入力し、信号分配器２により分配された信号は、同期
検波器3A,3Bにて同期検波され、LPF4A,4Bで高調波が除
去され、DCアンプ5A,5Bで所定の増幅がなされ、このDC
アンプ5A,5Bの出力信号は、第２図の如き復調アイパ
ターンとなる。この復調アイパターンは、２値の識別回
路10A,10Bのしきい値（2m−１）/2により２値化され、
第２図IIの如き“0"または“1"の２値NRZ信号とされ
る。この信号は、EX−ORゲート11によって排他的論理和
がとられ、１系列のNRZ信号とされる（第２図III）。こ
の１系列のNRZ信号は、微分回路12で微分され（第２図
Ｖ）、更に全波整流されて基本周波数成分の抽出がなさ
れる（第２図）。この基本周波数成分の信号は、タン
ク回路14に与えられて、所望のクロック周波成分（fDH
Z）の抽出がなされ、第２図VIに示されるが如き信号と
される。このようにして得た再生クロックには、ジッタ
が含まれているため、タンク回路14の後段に接続された
PLL回路に導かれ、VCXO17からは、ジッタの抑圧された
クロックが再生され出力される。
かくして、本実施例では、送信側から送られる信号が
疑似ランダム信号であり、また、送信側で２系列の信号
間に数ビットの位相差を持たせてスクランブルし、変調
器で送信論理演算を施していることに鑑み、２系列の識
別回路で得た信号は、ともに“0"が連続したり、また、
“1"が連続する確率は非常に低い。つまり、この２系列
の識別回路10A,10Bの出力の排他的論理和をとること
で、再生クロックのもととなる１系列のNRZ信号を確実
に得ることができる。そして、その後段の微分回路12、
全波整流器13、タンク回路14、PLL回路によって、ジッ
タの少ない再生クロックを的確に得ることが可能となる
のである。また、多値識別後の信号を用いることが全く
不要なので、多値識別を行うためのA/Dコンバータが、
当該クロックを識別タイミングに用いる場合においても
弊害なく多値識別が可能である。
疑似ランダム信号であり、また、送信側で２系列の信号
間に数ビットの位相差を持たせてスクランブルし、変調
器で送信論理演算を施していることに鑑み、２系列の識
別回路で得た信号は、ともに“0"が連続したり、また、
“1"が連続する確率は非常に低い。つまり、この２系列
の識別回路10A,10Bの出力の排他的論理和をとること
で、再生クロックのもととなる１系列のNRZ信号を確実
に得ることができる。そして、その後段の微分回路12、
全波整流器13、タンク回路14、PLL回路によって、ジッ
タの少ない再生クロックを的確に得ることが可能となる
のである。また、多値識別後の信号を用いることが全く
不要なので、多値識別を行うためのA/Dコンバータが、
当該クロックを識別タイミングに用いる場合においても
弊害なく多値識別が可能である。
以上説明したように、２系列の復調アイパターンを各
々、２値の識別回路で識別し、得られた出力を排他的論
理和をとって１系列とした信号を用いて再生クロックを
得ているので、１系列の信号を識別する場合と異なり、
“0"が連続して得られたり、または、“1"が連続して得
られたりすることは極めて希であり、安定的にクロック
の再生を行うことができる。また、安定的なクロックの
再生のために、多値識別後の信号を用いる必要もないの
で、得られた再生クロックによりA/Dコンバータの識別
タイミングを作り、多値識別する場合にも好適である。
々、２値の識別回路で識別し、得られた出力を排他的論
理和をとって１系列とした信号を用いて再生クロックを
得ているので、１系列の信号を識別する場合と異なり、
“0"が連続して得られたり、または、“1"が連続して得
られたりすることは極めて希であり、安定的にクロック
の再生を行うことができる。また、安定的なクロックの
再生のために、多値識別後の信号を用いる必要もないの
で、得られた再生クロックによりA/Dコンバータの識別
タイミングを作り、多値識別する場合にも好適である。
［発明の効果］ 以上説明したように本発明によれば、送信側において
は、22mQAM（ｍ＝２、３、４、・・・）変調するに際
し、２系列の信号の間に数ビットの位相差を設けてスク
ランブルを行い、変調器で送信論理処理を行っており、
受信側では、この22mQAM（ｍ＝2,3,4,・・・）変調され
た信号をπ/2移相器の一方の信号に基づき位相検波する
第１の同期検波器と、前記22mQAM（ｍ＝2,3,4,・・・）
変調された信号を前記π/2移相器の他方の信号に基づき
位相検波する第２の同期検波器とを用いて２系列とし、
それぞれの系列の信号を第１、第２の識別回路により個
別に識別して送信側における２系列の信号を再生し、こ
の出力の排他的論理和をとってクロックを再生している
ため、安定的にクロックを再生することができるという
効果がある。
は、22mQAM（ｍ＝２、３、４、・・・）変調するに際
し、２系列の信号の間に数ビットの位相差を設けてスク
ランブルを行い、変調器で送信論理処理を行っており、
受信側では、この22mQAM（ｍ＝2,3,4,・・・）変調され
た信号をπ/2移相器の一方の信号に基づき位相検波する
第１の同期検波器と、前記22mQAM（ｍ＝2,3,4,・・・）
変調された信号を前記π/2移相器の他方の信号に基づき
位相検波する第２の同期検波器とを用いて２系列とし、
それぞれの系列の信号を第１、第２の識別回路により個
別に識別して送信側における２系列の信号を再生し、こ
の出力の排他的論理和をとってクロックを再生している
ため、安定的にクロックを再生することができるという
効果がある。
第１図は本発明の一実施例を採用した復調装置のブロッ
ク図、第２図は第１図の装置の動作を説明するための各
部の波形図、第３図は従来のクロック再生方式を採用し
た復調装置のブロック図である。 １……入力端子、２……信号分配器 3A,3B,15……同期検波器 ６……多値識別／搬送波再生制御回路 10A,10B……識別回路、11……EX−ORゲート 12……微分回路、13……全波整流器 14……タンク回路、19……出力端子
ク図、第２図は第１図の装置の動作を説明するための各
部の波形図、第３図は従来のクロック再生方式を採用し
た復調装置のブロック図である。 １……入力端子、２……信号分配器 3A,3B,15……同期検波器 ６……多値識別／搬送波再生制御回路 10A,10B……識別回路、11……EX−ORゲート 12……微分回路、13……全波整流器 14……タンク回路、19……出力端子
Claims (2)
- 【請求項１】送信側において、22mQAM（ｍ＝２、３、
４、・・・）変調するに際し、２系列の信号の間に数ビ
ットの位相差を設けてスクランブルを行い、変調器で送
信論理処理を行うことにより送信されてくる信号を基
に、クロックの再生を行うクロック再生装置であって、 与えられるクロックから90度位相の異なる２信号を得て
出力するπ/2移相器と、 22mQAM（ｍ＝2,3,4,・・・）変調された信号を前記π/2
移相器の一方の信号に基づき位相検波する第１の同期検
波器と、 前記22mQAM（ｍ＝2,3,4,・・・）変調された信号を前記
π/2移相器の他方の信号に基づき位相検波する第２の同
期検波器と、 前記第１の同期検波器の出力を２値化する第１の識別回
路と、 前記第２の同期検波器の出力を２値化する第２の識別回
路と、 前記第１の識別回路の出力と前記第２の識別回路の出力
との排他的論理和演算を行う手段と、 該手段の出力を微分する微分回路と、 該微分回路の出力を全波整流する全波整流回路と、 該全波整流回路の出力から所望クロック周波成分を抽出
して再生クロックとするタンク回路と、 該タンク回路の出力からジッタの抑圧されたクロックを
得る手段と、 前記第１の識別回路の出力と前記第２の識別回路の出力
から搬送波を再生しこの搬送波に応じた周波数のクロッ
クを発生して前記π/2移相器へ与える手段とを具備する
ことを特徴とするクロック再生装置。 - 【請求項２】ジッタの抑圧されたクロックを得る手段
は、 タンク回路の出力を自らが再生したクロックで同期検波
する同期検波器を含むPLLにより構成されることを特徴
とする請求項（１）に記載のクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314785A JP2550041B2 (ja) | 1986-12-26 | 1986-12-26 | クロック再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314785A JP2550041B2 (ja) | 1986-12-26 | 1986-12-26 | クロック再生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164742A JPS63164742A (ja) | 1988-07-08 |
| JP2550041B2 true JP2550041B2 (ja) | 1996-10-30 |
Family
ID=18057563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314785A Expired - Lifetime JP2550041B2 (ja) | 1986-12-26 | 1986-12-26 | クロック再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550041B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003315939A (ja) | 2002-04-22 | 2003-11-06 | Sharp Corp | 原稿読取装置の原稿カバー開閉機構 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124356A (ja) * | 1984-07-12 | 1986-02-03 | Nec Corp | 復調装置 |
| JPH0628363B2 (ja) * | 1984-12-06 | 1994-04-13 | 富士通株式会社 | 搬送波同期検出方式 |
-
1986
- 1986-12-26 JP JP61314785A patent/JP2550041B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164742A (ja) | 1988-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3594651A (en) | Quadriphase modem | |
| JP3766739B2 (ja) | ディジタル光送信装置およびディジタル光受信装置 | |
| JPH0714170B2 (ja) | 搬送波再生回路 | |
| JP2934385B2 (ja) | デジタル信号記録再生装置とその変調回路及び復調回路、及びデジタル信号の変調方法 | |
| EP0335346A2 (en) | Digital signal magnetic recording and playback apparatus employing quadrature amplitude modulation | |
| JP2550041B2 (ja) | クロック再生方式 | |
| US5777511A (en) | Data demodulation apparatus | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JPH0654008A (ja) | Ｂｐｓｋ復調器 | |
| US6233254B1 (en) | Use of feature characteristics including times of occurrence to represent independent bit streams or groups of bits in data transmission systems | |
| JP4487931B2 (ja) | Ｐｌｌ回路、復調回路、ｉｃカード及びｉｃカード処理装置 | |
| JPS58194450A (ja) | 復調装置 | |
| JP2005160042A (ja) | Ａｓｋ復調装置およびそれを用いた無線装置 | |
| JP4282495B2 (ja) | クロック再生回路 | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| KR100297788B1 (ko) | 데이터 복조장치 | |
| JP3230018B2 (ja) | 復調器のクロック再生回路 | |
| JP2590906B2 (ja) | 搬送波同期回路 | |
| JPS62154886A (ja) | 復調装置 | |
| JP3339093B2 (ja) | クロック再生回路及び多値ｑａｍ復調器 | |
| US5878084A (en) | Method and apparatus for recovering the independent bit streams from each of two co-channel frequency modulated carriers | |
| JPH01101050A (ja) | コヒーレントディジタル復調において復調される信号と基準信号との間のフォールスロックを検出する方法及び装置 | |
| KR890000591B1 (ko) | 디지탈 무선통신장치에 있어서의 수신장치 | |
| JP3934789B2 (ja) | 同期データ伝送出力制御装置および受信機 | |
| JP2517019B2 (ja) | Ｍｓｋ信号のクロック再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |