JP3934789B2 - 同期データ伝送出力制御装置および受信機 - Google Patents
同期データ伝送出力制御装置および受信機 Download PDFInfo
- Publication number
- JP3934789B2 JP3934789B2 JP14435898A JP14435898A JP3934789B2 JP 3934789 B2 JP3934789 B2 JP 3934789B2 JP 14435898 A JP14435898 A JP 14435898A JP 14435898 A JP14435898 A JP 14435898A JP 3934789 B2 JP3934789 B2 JP 3934789B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- synchronization
- circuit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、狭帯域の周波数偏移変調（以下、ＦＳＫともいう。）通信システムにおいて、高速同期データ伝送を行う際の出力制御に適用して好適な同期データ伝送出力制御装置および通信可能範囲の報知可能な受信機に関する。
【０００２】
【従来の技術】
従来から、通信システム、特に受信機では、受信信号の中、ノイズを抑圧し、情報信号である信号成分のみを増幅して出力する処理が必要とされる。この処理のために、ノイズスケルチ回路が実用化されている。
【０００３】
例えば、特開昭６２−８６９２３号公報には、位相同期ループを用いて中間周波信号を復調し、復調信号をスイッチ回路を介して出力するスケルチ回路に係る技術が公表されている。
【０００４】
また、特開昭５９−６１２２９号公報には、復調回路でクロックと音声信号を復調し、復調されたクロックの同期状態と受信電界強度により、音声信号を再生する音声増幅器のオンオフ状態を制御するスケルチ制御回路に係る技術が公表されている。
【０００５】
しかし、いずれの技術も音声信号等のアナログ信号の復調に関する技術であり、同期クロックとデータとを復調する同期データ伝送技術に関しては、参考となるものが何も記載されていない。
【０００６】
同期データ伝送（同期データ通信ともいう。）を行う場合のノイズスケルチ回路を有する狭帯域ＦＳＫ受信機として、例えば、図５に示す狭帯域ＦＳＫ受信機１の構成が考えられる。
【０００７】
この狭帯域ＦＳＫ受信機１では、アンテナ２により受信された信号が、高周波増幅回路（ＲＦ増幅回路）４、周波数変換回路６、中間周波増幅回路（ＩＦ増幅回路）８およびＦＭ検波回路１０を通じて、ＦＭ検波信号としてのＦＳＫ信号（ＦＳＫ変調されたアナログ信号）とされる。ＦＭ検波信号は、ノイズスケルチ回路１２において、信号であるかノイズであるかが弁別され、信号と弁別されたときのみ、該信号が波形整形回路１４に出力される。
【０００８】
波形整形回路１４では、信号とされたＦＭ検波信号と基準電圧とが比較され、ＦＭ検波信号が基準電圧より高い場合にはハイレベルＨ、低い場合にはローレベルＬをとる２値信号が生成される。
【０００９】
波形整形回路１４から出力される２値信号は、同期クロックとデータとが複合された信号であり、デジタルＰＬＬ回路１６により同期クロックＣＬＫとデータＤＡＴＡとが分離抽出されて復号され、復号された同期クロックに基づき復号されたデータの内容がＣＰＵ１８によりＦＳＫ復調される。
【００１０】
【発明が解決しようとする課題】
ところで、図５に示したような狭帯域ＦＳＫ受信機１では、比較的に低速の同期データ通信を行う場合には、信号の周波数成分に比較してノイズの周波数成分が高いことから、ノイズスケルチ回路１２が正確に作動し、ノイズスケルチ回路１２から信号のみを弁別して出力することが可能となり、結果として、忠実度の高いＦＳＫ復調が可能となる。
【００１１】
しかしながら、高速の同期データ通信を行う場合には、ＦＭ検波信号の周波数成分が高くなるため、ノイズスケルチ回路１２では、真の信号と無信号時のノイズを判別することが困難になる。言い換えれば、ノイズスケルチ回路１２に入力される信号の周波数成分がノイズの周波数成分に近くなり、信号を受信したときのみ出力するというノイズスケルチ回路１２に特有の弁別制御が不安定になって、ノイズと信号の分離が不可能となり、結果として、信号のみを抽出することができなくなるという問題がある。
【００１２】
この発明はこのような課題を考慮してなされたものであり、高速の同期データ通信を行う際に、ノイズと、信号（データと同期クロック）との分離を正確に行うことを可能とする同期データ伝送出力制御装置を提供することを目的とする。
【００１３】
また、この発明は、通信可能範囲にあるかどうかを簡易に知ることを可能とする受信機を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係る同期データ伝送出力制御装置は、同期クロックとデータとが複合された２値信号が供給されて、データと同期クロックとを分離して出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路を構成する位相比較器からの出力信号に応じて、同期状態を判別する第１又は第２の２値のレベルをとる判別信号を出力する同期検出回路と、前記デジタルＰＬＬ回路の出力であるデータと同期クロックとが信号入力として供給されるとともに、前記同期検出回路の出力である判別信号が制御入力として供給され、前記判別信号が同期状態を表す前記第１レベルである場合にはゲートを開いて前記データと同期クロックとを出力し、前記判別信号が非同期状態を表す前記第２レベルである場合にはゲートを閉じるゲート回路とを備え、前記同期検出回路は、前記位相比較器からの出力信号の瞬間的な同期外れに係る短いパルスを除去し、かつ前記瞬間的な同期外れに係る短いパルスより長いパルスは高域分を除去して通過させるローパスフィルタと、前記ローパスフィルタからの所定レベルを超える高域分除去パルスを検出しないときには前記第１レベルの前記判別信号を出力し、前記所定レベルを超える高域分除去パルスを検出したときには一定時間、前記第２レベルの前記判別信号を出力するレベル検出器とを有することを特徴とする。
【００１５】
この発明によれば、デジタルＰＬＬ回路を構成する位相比較器の出力信号に応じて同期状態を判別する同期検出回路の出力が、非同期状態ではなく同期状態（いわゆるデータリンク確立状態）を表す場合にのみ、ゲート回路を開くようにしている。ゲート回路が開かれているときに出力される信号は、データリンク確立状態にあるデータと同期クロックであるので、得られた同期クロックに基づき、得られたデータを確実に復調することができる。また、前記一定時間により、通信が可能かどうかのきわどい状態である電界強度の不安定領域でゲート回路のゲートが閉じられるので、前記一定時間の設定により電界強度の不安定領域でのデータと同期クロックの出力を回避することができる。
【００１６】
この発明に係る受信機は、同期クロックとデータとが複合された２値信号が供給されて、データと同期クロックとを分離して出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路を構成する位相比較器からの出力信号に応じて、同期状態を判別する判別信号を出力する同期検出回路と、前記判別信号が供給され、前記判別信号により同期状態にあると判別した場合には通信可能状態にあることを報知し、非同期状態にあると判別した場合には通信不可状態にあることを報知する報知回路とを備え、前記同期検出回路は、前記位相比較器からの出力信号の瞬間的な同期外れに係る短いパルスを除去し、かつ前記瞬間的な同期外れに係る短いパルスより長いパルスは高域分を除去して通過させるローパスフィルタと、前記ローパスフィルタからの所定レベルを超える高域分除去パルスを検出しないときには前記同期状態にあるとする前記判別信号を出力し、前記所定レベルを超える高域分除去パルスを検出したときには一定時間、前記非同期状態にあるとする前記判別信号を出力するレベル検出器とを有することを特徴とする。
【００１７】
この発明によれば、データリンク確立状態においては、通信可能状態にあることが報知され、データリンク非確立状態においては、通信不可状態にあることが報知されるので、例えば、データリンク確立状態を確認しながら周波数偏移変調信号の受信機の位置を移動することにより、受信機を容易に通信可能範囲に配置することができる。
【００１８】
なお、報知回路としては、表示手段を利用した回路や音声出力手段を利用した回路等が考えられる。
【００１９】
また、同期クロックとデータとが複合された２値信号としては、例えば、位相符号化２値信号、いわゆるマンチェスタ符号化信号がある。
【００２０】
【発明の実施の形態】
以下、この発明の一実施の形態について図面を参照して説明する。なお、以下に参照する図面において、上記図５に示したものと対応するものには同一の符号を付ける。
【００２１】
図１は、この発明の一実施の形態が適用された周波数偏移変調信号の受信機（ＦＳＫ受信機）２２の構成を示している。
【００２２】
ＦＳＫ受信機２２は、受信用のアンテナ２を有し、このアンテナ２の出力側に高周波増幅回路（ＲＦ増幅回路）４の入力側が接続されている。高周波増幅回路４の出力であるＲＦ信号が、周波数変換回路６を通じて、中間周波信号（以下、ＩＦ信号ともいう。）として中間周波増幅回路（ＩＦ増幅回路）８に入力される。
【００２３】
中間周波増幅回路８で増幅されたＩＦ信号がＦＭ検波回路１０に入力され、ＦＭ検波回路１０からＦＭ検波信号（ＦＭ検波された周波数偏移変調信号）Ｓ１が出力される。このＦＭ検波信号Ｓ１が、波形整形回路１４に供給される。
【００２４】
波形整形回路１４は、基本的には比較器から構成され、ＦＭ検波信号Ｓ１を比較信号とし２値信号（ここでは、データに同期クロックが重畳された位相符号化２値信号であって、マンチェスタ符号化信号ともいう。）Ｓ２を出力する。
【００２５】
２値信号Ｓ２が同期データ伝送出力制御装置としての出力制御回路２４に供給され、信号であるかノイズであるかが判別され、ノイズではなく信号であると判別された場合にのみ、出力制御回路２４から信号である同期クロックＣＬＫとデータＤＡＴＡが復号されて出力され、コンピュータとしての中央処理装置（ＣＰＵ）１８に供給される。
【００２６】
図２は、図１中の出力制御回路２４の具体的な回路構成例を示している。
【００２７】
図２から分かるように、出力制御回路２４は、基本的には、端子３０を通じて２値信号Ｓ２（上述したようにデータに同期クロックが重畳された信号であり、結果として同期クロックとデータとが複合された信号）が供給されて、復号したデータＤＡＴＡを出力するとともに、生成した同期クロックＣＬＫを出力するデジタルＰＬＬ（ＤＰＬＬ）回路１６と、このＤＰＬＬ回路１６を構成する位相比較器３４からの出力信号である同期状態信号（ロック検出信号ともいう。）Ｓ３に応じて、同期状態（データリンク確立状態）を判別する判別信号Ｓ４を出力する同期検出回路４４と、前記ＤＰＬＬ回路１６の出力であるデータＤＡＴＡと同期クロックＣＬＫが信号入力として信号入力端子に供給されるとともに、同期検出回路４４の判別信号Ｓ４がゲート開閉用制御入力として制御入力端子に供給され、該判別信号Ｓ４の値が同期状態を表す信号（値）である場合には、ゲートを開いてデータＤＡＴＡと同期クロックＣＬＫとを信号出力端子５２、５４から出力し、判別信号Ｓ４の値が非同期状態を表す信号（値）である場合にはゲートを閉じるゲート回路５０とを備えている。
【００２８】
ＤＰＬＬ回路１６は、２値信号Ｓ２の変換点を抽出する変換点抽出器３２と、抽出された変換点を表すパルスと生成されたクロックＣＬＫとを比較する位相比較器３４と、位相比較器３４の位相誤差出力を直流信号化するループフィルタ３６と、ループフィルタ３６の出力である直流信号の値に応じた周波数のクロックＣＬＫを発生する電圧制御発振器（ＶＣＯ）３８と、電圧制御発振器３８により発生されたクロックＣＬＫを用いて位相符号化２値信号である２値信号Ｓ２からデータＤＡＴＡを復号化して出力するデータ復号器４０とから構成される。
【００２９】
同期検出回路４４は、位相比較器３４から得られる同期状態信号Ｓ３に含まれる瞬間的な同期外れ成分をノイズとして除去するための低域通過フィルタ（ＬＰＦ）４６と、ＬＰＦ４６を通過した同期状態信号から同期状態を判別して判別信号Ｓ４を出力するレベル検出器４８とから構成される。
【００３０】
同期検出回路４４の出力、すなわちレベル検出器４８の出力２値信号である判別信号Ｓ４が、ゲート回路５０の制御入力端子に供給されるとともに、反転増幅器５６を通じて、データリンクの確立状態を知らせるデータリンク確立状態報知手段としての表示手段である発光ダイオード（ＬＥＤ）５８に供給される。発光ダイオード５８は、この実施の形態において、データリンクが確立している状態、言い換えれば、同期クロックＣＬＫとデータＤＡＴＡとがゲート回路５０から出力されている状態、すなわち、判別信号Ｓ４がハイレベルになっている状態においては非発光状態（消灯ともいう。）とされ、判別信号Ｓ４がローレベルになっていて同期クロックＣＬＫとデータＤＡＴＡとがゲート回路５０から出力されていない状態では発光状態（点灯ともいう。）とされる報知回路として機能する。
【００３１】
もちろん、例えば、２色発光の発光ダイオードを用い、データリンクが確立しているときには、例えば、緑色で発光し、確立していないときには赤色で発光するように変更することもできる。また、２つの発光ダイオードを用いて、データリンク確立時にのみ発光するデータリンク確立表示用と、データリンク非確立時にのみ発光するデータリンク非確立表示用とすることもできる。
【００３２】
次に、この実施の形態の動作について図３に示す波形図をも参照しながら説明する。
【００３３】
図１において、アンテナ２を通じて受信された信号がＲＦ増幅回路４により増幅され、増幅されたＲＦ信号が図示していない局部発振器を有する周波数変換回路６で局部発振信号により周波数変換されてＩＦ信号とされる。このＩＦ信号はＩＦ増幅回路８で増幅された後、ＦＭ検波回路１０により弁別されて、ＦＭ検波信号Ｓ１（図３Ａ参照）とされる。ＦＭ検波信号Ｓ１は、ＦＳＫ信号（ＦＳＫ変調されたアナログ信号）である。
【００３４】
図３に示す波形図中、時点ｔ０以降は信号受信状態を示しており、正常なＦＭ検波信号Ｓ１がＦＭ検波回路１０から出力されるものとする。
【００３５】
図１において、ＦＭ検波信号Ｓ１が、比較器として機能する波形整形回路１４で基準電圧Ｖｒｅｆ（図３Ａ参照）と比較され、基準電圧Ｖｒｅｆ以上のレベルがハイレベルＨとされ、基準電圧Ｖｒｅｆ未満のレベルがローレベルＬとされる２値信号Ｓ２（図３Ｂ参照）とされる。
【００３６】
この２値信号Ｓ２は、ＤＰＬＬ回路１６を構成するデータ復号器４０に供給されるとともに、変換点抽出器３２に供給される。変換点抽出器３２では、２値信号Ｓ２の立ち上がり点および立ち下がり点が抽出され、その立ち上がり点および立ち下がり点で発生するパルスを生成する。
【００３７】
生成されたパルス列と、電圧制御発振器３８で生成されたパルス、すなわち同期クロックＣＬＫとが位相比較器３４で比較され、この比較結果に基づく同期状態信号Ｓ３が同期検出回路４４を構成するＬＰＦ４６に供給される。
【００３８】
また、位相比較器３４での位相比較結果に応じた位相誤差信号（前記変換点抽出器３２で生成されたパルス列と電圧制御発振器３８で生成された同期クロックＣＬＫの２つの入力信号の、例えば、差信号）がループフィルタ３６により直流レベル化され、この直流レベルに応じたパルス列信号が同期クロックＣＬＫとして、電圧制御発振器３８により発生される。この場合、位相比較器３４、ループフィルタ３６および電圧制御発振器３８は、いわゆるＰＬＬ（位相同期ループ）を構成しているので、位相比較器３４の一方の入力（比較入力）に供給される電圧制御発振器３８の出力信号である同期クロックＣＬＫの周波数は、位相比較器３４の他方の入力（基準入力）に供給されている変換点抽出器３２で生成されたパルス列（以下、受信パルス列ともいう。）の平均周波数にロックされることになる。
【００３９】
同期状態信号Ｓ３は、受信パルス列と同期クロックＣＬＫとがロックされているとき、換言すれば、位相比較器３４とループフィルタ３６と電圧制御発振器３８とによるＰＬＬがロック状態に入っていて同期状態にあるときには、ハイレベルに保持され、受信パルス列と同期クロックＣＬＫとの間に位相差が存在する場合、換言すれば、同期外れ状態（非同期状態ともいう。）にあるときには、その位相差が存在している期間のみローレベルとなるパルスとされる。
【００４０】
ただし、同期状態信号Ｓ３の変化に即応してゲート回路５０を開閉制御するようにすると、同期状態信号Ｓ３が、きわめて短い時間の間、ローレベルになる瞬間的なロック外れの状態でもゲート回路５０を閉じてしまうという不都合を発生する場合があるので、このような場合には、ゲート回路５０を閉じないように、ＬＰＦ４６の遮断周波数（時定数）を設定して、瞬間的にローレベルとなるパルスを除去するようにしている。なお、ＤＰＬＬ回路１６のループフィルタ３６の時定数の設定にもよるが、同期状態信号Ｓ３が、瞬間的にローレベルとなる瞬間的な同期外れ状態においては、同期クロックＣＬＫの生成は中断されることなく、連続的に同期クロックＣＬＫが電圧制御発振器３８で生成されるのでデータリンク状態が確立されている。最適な状態に設定するために、好ましくは、ＬＰＦ４６の遮断周波数（時定数）が調整可能に構成される。
【００４１】
また、レベル検出器４８は、瞬間的な同期外れよりも長い時間であって、ＬＰＦ４６を通過した同期状態信号のローレベルを検出したとき、そのローレベルを検出した時から一定時間、判別信号Ｓ４の値をローレベルに保持する、いわゆるリトリガラブルワンショットマルチバイブレータの機能をも有する。この一定時間は、通信が可能かどうかのきわどい状態である電界強度の不安定領域を回避するための時間に設定される。また、この一定時間は可変可能に構成されている。このようなレベル検出器４８の作用を電界強度不安定領域排除作用という。
【００４２】
ＬＰＦ４６の出力信号が、ハイレベル状態になっている場合には、レベル検出器４８の出力信号である判別信号Ｓ４はハイレベルとされてゲート回路５０が開かれるとともに、反転増幅器５６の作用により、この判別信号Ｓ４の反転信号となるＬＥＤ５８の入力信号がローレベルとされるのでＬＥＤ５８は発光しない消灯状態とされる。
【００４３】
このとき、データ復号器４０の一方の入力には、図３Ｂに示した２値信号Ｓ２が供給され、他方の入力には、電圧制御発振器３８から図３Ｄに示す同期クロックＣＬＫが供給されている。データ復号器４０は、排他的論理和回路の構成とされており、２値信号Ｓ２と同期クロックＣＬＫとの排他的論理和信号となるデータＤＡＴＡ（図３Ｃ参照）を出力する。
【００４４】
データリンクが確立状態にあって、ゲート回路５０が開かれているとき、データ復号器４０により復号されたデータＤＡＴＡと電圧制御発振器３８により生成された同期クロックＣＬＫとがゲート回路５０を通過し、端子５２、５４を通じてＣＰＵ１８に供給される。
【００４５】
ＣＰＵ１８において、同期クロックＣＬＫに基づき、データＤＡＴＡの内容が復調される。
【００４６】
図４は、参考のために描いた波形図であり、図３に示した波形に比較して、クロックとデータとがより高周波の成分を含むＦＭ検波信号Ｓ１（図４Ａ参照）であった場合においても、本発明の一実施の形態に係るＦＳＫ受信機２２によれば、２値信号Ｓ２（図４Ｂ参照）から、同期クロックＣＬＫ（図４Ｄ参照：ゲート回路５０の出力波形）とデータＤＡＴＡ（図４Ｃ参照：ゲート回路５０の出力波形）とを確実に分離できることを示している。
【００４７】
このように上述した実施の形態によれば、高速データ通信を行う場合においても、検波後の信号である２値信号Ｓ２の周波数成分の如何にかかわらず、ＤＰＬＬ回路１６において、同期クロックＣＬＫを抽出する際に、同期検出回路４４により同期状態、すなわちデータリンク状態を判断し、例えば、レベル検出器４８のレベルや検出範囲、あるいはＬＰＦ４６の遮断周波数を適当に選択することで、通信システムに最適な設定でゲート回路５０の開閉を制御することが可能となり、ＣＰＵ１８において、理想的なデータ復調を行うことができる。図４に示した波形のような高速データの送受信時においても、２値信号Ｓ２に含まれる周波数成分の如何にかかわらず、送受信間のリンク状態をみて信号を受信しているとみなした場合にのみ、ゲート回路５０を開いてデータＤＡＴＡと同期クロックＣＬＫとを出力するような出力制御を行っているので、ノイズと信号を確実に分離して信号のみを抽出することができる。
【００４８】
従来技術の項で述べた図５に示したＦＳＫ受信機１のノイズスケルチ回路１２では、信号が受信された状態でデータを出力するため、例えば、弱電界付近で得られたデータには誤りが含まれる場合が多く、不確定なデータ処理を行ってしまうという可能性があるのに対して、この実施の形態の出力制御回路２４を含むＦＳＫ受信機２２では、同期状態であるとき、すなわちデータリンク確立状態であるとみなしたときのみ、データＤＡＴＡおよび同期クロックＣＬＫを出力するようにしているので、確実なデータの復調が可能となる。そして、出力制御回路２４から信号が出力されるときには、必ず、信号であるデータＤＡＴＡと同期クロックＣＬＫのみが出力されることになる。
【００４９】
また、非同期状態においては、同期検出回路４４の出力信号である判別信号Ｓ４がローレベルＬとなり、反転増幅器５６の出力がハイレベルＨとされ、反転増幅器５６に接続されているＬＥＤ５８が発光されることになるので、このような場合には、言い換えれば、データリンクが確立されていない場合には、ＦＳＫ受信機２２を移動し、ＬＥＤ５８が消灯する範囲に該ＦＳＫ受信機２２を配置するようにすることで、ＦＳＫ受信機２２を通信可能範囲に配置することができる。このように配置した通信可能範囲では、レベル検出器４８の上述した電界強度不安定領域排除作用により、電界強度の安定領域（強電界領域）内であることが確保されている。
【００５０】
そして、ＬＥＤ５８の発光・非発光状態からデータリンク確立状態を目視により判断でき、したがって、ＦＳＫ受信機２２の配置位置が通信可能範囲であるかどうかを容易に判断することが可能となり、ＦＳＫ受信機２２あるいはそのアンテナ２の設置場所の有効性を簡単に確認することができる。
【００５１】
なお、報知回路として機能するＬＥＤ５８に代替して、あるいはＬＥＤ５８とともに、同じく報知回路として機能する音声出力手段としてのブザー（データリンク確立状態報知手段）を接続し、非同期状態、すなわち非データリンク確立状態において、ブザーが鳴るようにし、同期状態においてブザーが鳴らないように構成してもよい。
【００５２】
また、この発明は、上述の実施の形態に限らず、例えば、ＦＳＫ受信機２２だけではなく、ＡＳＫ（振幅偏移変調）受信機やＰＳＫ（位相偏移変調）受信機等にも適用することが可能である等、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【００５３】
【発明の効果】
以上説明したように、この発明によれば、データリンクの確立状態を判別し、データリンクが確立しているときのみ、復調したデータと同期クロックとを出力するようにしているので、正確に信号成分のみを復調することができるという効果が達成される。
【００５４】
また、データリンクの確立状態を報知することで、データリンクの確立状態を容易に知ることが可能となり、受信機が通信可能範囲にあるかどうかを容易に判断することができ、受信機やアンテナの設置場所が有効であるかどうかを簡易に確認することができるという効果が達成される。
【図面の簡単な説明】
【図１】この発明の一実施の形態が適用されたＦＳＫ受信機の構成を示すブロック図である。
【図２】図１のＦＳＫ受信機中、出力制御回路の具体的な構成例を示す回路図である。
【図３】この発明の一実施の形態の動作説明に供される波形図であって、
図３Ａは、ＦＭ検波信号を示す波形図、
図３Ｂは、ＦＭ検波信号の波形整形後のデータと同期クロックが複合された波形図、
図３Ｃは、データの波形図、
図３Ｄは、同期クロックの波形図である。
【図４】この発明の一実施の形態の動作説明に供される、より高周波の波形を示す波形図であって、
図４Ａは、ＦＭ検波信号を示す波形図、
図４Ｂは、ＦＭ検波信号の波形整形後のデータと同期クロックが複合された波形図、
図４Ｃは、データの波形図、
図４Ｄは、同期クロックの波形図である。
【図５】この出願人によるＦＳＫ受信機の従来技術の構成を示すブロック図である。
【符号の説明】
１６…デジタルＰＬＬ回路 ２４…出力制御回路
３４…位相比較器 ４４…同期検出回路
５０…ゲート回路 ５８…ＬＥＤ（報知回路）
ＣＬＫ…同期クロック ＤＡＴＡ…データ
Ｓ１…ＦＭ検波信号（ＦＭ検波された周波数偏移変調信号）
Ｓ２…２値信号 Ｓ３…同期状態信号
Ｓ４…判別信号
【発明の属する技術分野】
この発明は、例えば、狭帯域の周波数偏移変調（以下、ＦＳＫともいう。）通信システムにおいて、高速同期データ伝送を行う際の出力制御に適用して好適な同期データ伝送出力制御装置および通信可能範囲の報知可能な受信機に関する。
【０００２】
【従来の技術】
従来から、通信システム、特に受信機では、受信信号の中、ノイズを抑圧し、情報信号である信号成分のみを増幅して出力する処理が必要とされる。この処理のために、ノイズスケルチ回路が実用化されている。
【０００３】
例えば、特開昭６２−８６９２３号公報には、位相同期ループを用いて中間周波信号を復調し、復調信号をスイッチ回路を介して出力するスケルチ回路に係る技術が公表されている。
【０００４】
また、特開昭５９−６１２２９号公報には、復調回路でクロックと音声信号を復調し、復調されたクロックの同期状態と受信電界強度により、音声信号を再生する音声増幅器のオンオフ状態を制御するスケルチ制御回路に係る技術が公表されている。
【０００５】
しかし、いずれの技術も音声信号等のアナログ信号の復調に関する技術であり、同期クロックとデータとを復調する同期データ伝送技術に関しては、参考となるものが何も記載されていない。
【０００６】
同期データ伝送（同期データ通信ともいう。）を行う場合のノイズスケルチ回路を有する狭帯域ＦＳＫ受信機として、例えば、図５に示す狭帯域ＦＳＫ受信機１の構成が考えられる。
【０００７】
この狭帯域ＦＳＫ受信機１では、アンテナ２により受信された信号が、高周波増幅回路（ＲＦ増幅回路）４、周波数変換回路６、中間周波増幅回路（ＩＦ増幅回路）８およびＦＭ検波回路１０を通じて、ＦＭ検波信号としてのＦＳＫ信号（ＦＳＫ変調されたアナログ信号）とされる。ＦＭ検波信号は、ノイズスケルチ回路１２において、信号であるかノイズであるかが弁別され、信号と弁別されたときのみ、該信号が波形整形回路１４に出力される。
【０００８】
波形整形回路１４では、信号とされたＦＭ検波信号と基準電圧とが比較され、ＦＭ検波信号が基準電圧より高い場合にはハイレベルＨ、低い場合にはローレベルＬをとる２値信号が生成される。
【０００９】
波形整形回路１４から出力される２値信号は、同期クロックとデータとが複合された信号であり、デジタルＰＬＬ回路１６により同期クロックＣＬＫとデータＤＡＴＡとが分離抽出されて復号され、復号された同期クロックに基づき復号されたデータの内容がＣＰＵ１８によりＦＳＫ復調される。
【００１０】
【発明が解決しようとする課題】
ところで、図５に示したような狭帯域ＦＳＫ受信機１では、比較的に低速の同期データ通信を行う場合には、信号の周波数成分に比較してノイズの周波数成分が高いことから、ノイズスケルチ回路１２が正確に作動し、ノイズスケルチ回路１２から信号のみを弁別して出力することが可能となり、結果として、忠実度の高いＦＳＫ復調が可能となる。
【００１１】
しかしながら、高速の同期データ通信を行う場合には、ＦＭ検波信号の周波数成分が高くなるため、ノイズスケルチ回路１２では、真の信号と無信号時のノイズを判別することが困難になる。言い換えれば、ノイズスケルチ回路１２に入力される信号の周波数成分がノイズの周波数成分に近くなり、信号を受信したときのみ出力するというノイズスケルチ回路１２に特有の弁別制御が不安定になって、ノイズと信号の分離が不可能となり、結果として、信号のみを抽出することができなくなるという問題がある。
【００１２】
この発明はこのような課題を考慮してなされたものであり、高速の同期データ通信を行う際に、ノイズと、信号（データと同期クロック）との分離を正確に行うことを可能とする同期データ伝送出力制御装置を提供することを目的とする。
【００１３】
また、この発明は、通信可能範囲にあるかどうかを簡易に知ることを可能とする受信機を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係る同期データ伝送出力制御装置は、同期クロックとデータとが複合された２値信号が供給されて、データと同期クロックとを分離して出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路を構成する位相比較器からの出力信号に応じて、同期状態を判別する第１又は第２の２値のレベルをとる判別信号を出力する同期検出回路と、前記デジタルＰＬＬ回路の出力であるデータと同期クロックとが信号入力として供給されるとともに、前記同期検出回路の出力である判別信号が制御入力として供給され、前記判別信号が同期状態を表す前記第１レベルである場合にはゲートを開いて前記データと同期クロックとを出力し、前記判別信号が非同期状態を表す前記第２レベルである場合にはゲートを閉じるゲート回路とを備え、前記同期検出回路は、前記位相比較器からの出力信号の瞬間的な同期外れに係る短いパルスを除去し、かつ前記瞬間的な同期外れに係る短いパルスより長いパルスは高域分を除去して通過させるローパスフィルタと、前記ローパスフィルタからの所定レベルを超える高域分除去パルスを検出しないときには前記第１レベルの前記判別信号を出力し、前記所定レベルを超える高域分除去パルスを検出したときには一定時間、前記第２レベルの前記判別信号を出力するレベル検出器とを有することを特徴とする。
【００１５】
この発明によれば、デジタルＰＬＬ回路を構成する位相比較器の出力信号に応じて同期状態を判別する同期検出回路の出力が、非同期状態ではなく同期状態（いわゆるデータリンク確立状態）を表す場合にのみ、ゲート回路を開くようにしている。ゲート回路が開かれているときに出力される信号は、データリンク確立状態にあるデータと同期クロックであるので、得られた同期クロックに基づき、得られたデータを確実に復調することができる。また、前記一定時間により、通信が可能かどうかのきわどい状態である電界強度の不安定領域でゲート回路のゲートが閉じられるので、前記一定時間の設定により電界強度の不安定領域でのデータと同期クロックの出力を回避することができる。
【００１６】
この発明に係る受信機は、同期クロックとデータとが複合された２値信号が供給されて、データと同期クロックとを分離して出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路を構成する位相比較器からの出力信号に応じて、同期状態を判別する判別信号を出力する同期検出回路と、前記判別信号が供給され、前記判別信号により同期状態にあると判別した場合には通信可能状態にあることを報知し、非同期状態にあると判別した場合には通信不可状態にあることを報知する報知回路とを備え、前記同期検出回路は、前記位相比較器からの出力信号の瞬間的な同期外れに係る短いパルスを除去し、かつ前記瞬間的な同期外れに係る短いパルスより長いパルスは高域分を除去して通過させるローパスフィルタと、前記ローパスフィルタからの所定レベルを超える高域分除去パルスを検出しないときには前記同期状態にあるとする前記判別信号を出力し、前記所定レベルを超える高域分除去パルスを検出したときには一定時間、前記非同期状態にあるとする前記判別信号を出力するレベル検出器とを有することを特徴とする。
【００１７】
この発明によれば、データリンク確立状態においては、通信可能状態にあることが報知され、データリンク非確立状態においては、通信不可状態にあることが報知されるので、例えば、データリンク確立状態を確認しながら周波数偏移変調信号の受信機の位置を移動することにより、受信機を容易に通信可能範囲に配置することができる。
【００１８】
なお、報知回路としては、表示手段を利用した回路や音声出力手段を利用した回路等が考えられる。
【００１９】
また、同期クロックとデータとが複合された２値信号としては、例えば、位相符号化２値信号、いわゆるマンチェスタ符号化信号がある。
【００２０】
【発明の実施の形態】
以下、この発明の一実施の形態について図面を参照して説明する。なお、以下に参照する図面において、上記図５に示したものと対応するものには同一の符号を付ける。
【００２１】
図１は、この発明の一実施の形態が適用された周波数偏移変調信号の受信機（ＦＳＫ受信機）２２の構成を示している。
【００２２】
ＦＳＫ受信機２２は、受信用のアンテナ２を有し、このアンテナ２の出力側に高周波増幅回路（ＲＦ増幅回路）４の入力側が接続されている。高周波増幅回路４の出力であるＲＦ信号が、周波数変換回路６を通じて、中間周波信号（以下、ＩＦ信号ともいう。）として中間周波増幅回路（ＩＦ増幅回路）８に入力される。
【００２３】
中間周波増幅回路８で増幅されたＩＦ信号がＦＭ検波回路１０に入力され、ＦＭ検波回路１０からＦＭ検波信号（ＦＭ検波された周波数偏移変調信号）Ｓ１が出力される。このＦＭ検波信号Ｓ１が、波形整形回路１４に供給される。
【００２４】
波形整形回路１４は、基本的には比較器から構成され、ＦＭ検波信号Ｓ１を比較信号とし２値信号（ここでは、データに同期クロックが重畳された位相符号化２値信号であって、マンチェスタ符号化信号ともいう。）Ｓ２を出力する。
【００２５】
２値信号Ｓ２が同期データ伝送出力制御装置としての出力制御回路２４に供給され、信号であるかノイズであるかが判別され、ノイズではなく信号であると判別された場合にのみ、出力制御回路２４から信号である同期クロックＣＬＫとデータＤＡＴＡが復号されて出力され、コンピュータとしての中央処理装置（ＣＰＵ）１８に供給される。
【００２６】
図２は、図１中の出力制御回路２４の具体的な回路構成例を示している。
【００２７】
図２から分かるように、出力制御回路２４は、基本的には、端子３０を通じて２値信号Ｓ２（上述したようにデータに同期クロックが重畳された信号であり、結果として同期クロックとデータとが複合された信号）が供給されて、復号したデータＤＡＴＡを出力するとともに、生成した同期クロックＣＬＫを出力するデジタルＰＬＬ（ＤＰＬＬ）回路１６と、このＤＰＬＬ回路１６を構成する位相比較器３４からの出力信号である同期状態信号（ロック検出信号ともいう。）Ｓ３に応じて、同期状態（データリンク確立状態）を判別する判別信号Ｓ４を出力する同期検出回路４４と、前記ＤＰＬＬ回路１６の出力であるデータＤＡＴＡと同期クロックＣＬＫが信号入力として信号入力端子に供給されるとともに、同期検出回路４４の判別信号Ｓ４がゲート開閉用制御入力として制御入力端子に供給され、該判別信号Ｓ４の値が同期状態を表す信号（値）である場合には、ゲートを開いてデータＤＡＴＡと同期クロックＣＬＫとを信号出力端子５２、５４から出力し、判別信号Ｓ４の値が非同期状態を表す信号（値）である場合にはゲートを閉じるゲート回路５０とを備えている。
【００２８】
ＤＰＬＬ回路１６は、２値信号Ｓ２の変換点を抽出する変換点抽出器３２と、抽出された変換点を表すパルスと生成されたクロックＣＬＫとを比較する位相比較器３４と、位相比較器３４の位相誤差出力を直流信号化するループフィルタ３６と、ループフィルタ３６の出力である直流信号の値に応じた周波数のクロックＣＬＫを発生する電圧制御発振器（ＶＣＯ）３８と、電圧制御発振器３８により発生されたクロックＣＬＫを用いて位相符号化２値信号である２値信号Ｓ２からデータＤＡＴＡを復号化して出力するデータ復号器４０とから構成される。
【００２９】
同期検出回路４４は、位相比較器３４から得られる同期状態信号Ｓ３に含まれる瞬間的な同期外れ成分をノイズとして除去するための低域通過フィルタ（ＬＰＦ）４６と、ＬＰＦ４６を通過した同期状態信号から同期状態を判別して判別信号Ｓ４を出力するレベル検出器４８とから構成される。
【００３０】
同期検出回路４４の出力、すなわちレベル検出器４８の出力２値信号である判別信号Ｓ４が、ゲート回路５０の制御入力端子に供給されるとともに、反転増幅器５６を通じて、データリンクの確立状態を知らせるデータリンク確立状態報知手段としての表示手段である発光ダイオード（ＬＥＤ）５８に供給される。発光ダイオード５８は、この実施の形態において、データリンクが確立している状態、言い換えれば、同期クロックＣＬＫとデータＤＡＴＡとがゲート回路５０から出力されている状態、すなわち、判別信号Ｓ４がハイレベルになっている状態においては非発光状態（消灯ともいう。）とされ、判別信号Ｓ４がローレベルになっていて同期クロックＣＬＫとデータＤＡＴＡとがゲート回路５０から出力されていない状態では発光状態（点灯ともいう。）とされる報知回路として機能する。
【００３１】
もちろん、例えば、２色発光の発光ダイオードを用い、データリンクが確立しているときには、例えば、緑色で発光し、確立していないときには赤色で発光するように変更することもできる。また、２つの発光ダイオードを用いて、データリンク確立時にのみ発光するデータリンク確立表示用と、データリンク非確立時にのみ発光するデータリンク非確立表示用とすることもできる。
【００３２】
次に、この実施の形態の動作について図３に示す波形図をも参照しながら説明する。
【００３３】
図１において、アンテナ２を通じて受信された信号がＲＦ増幅回路４により増幅され、増幅されたＲＦ信号が図示していない局部発振器を有する周波数変換回路６で局部発振信号により周波数変換されてＩＦ信号とされる。このＩＦ信号はＩＦ増幅回路８で増幅された後、ＦＭ検波回路１０により弁別されて、ＦＭ検波信号Ｓ１（図３Ａ参照）とされる。ＦＭ検波信号Ｓ１は、ＦＳＫ信号（ＦＳＫ変調されたアナログ信号）である。
【００３４】
図３に示す波形図中、時点ｔ０以降は信号受信状態を示しており、正常なＦＭ検波信号Ｓ１がＦＭ検波回路１０から出力されるものとする。
【００３５】
図１において、ＦＭ検波信号Ｓ１が、比較器として機能する波形整形回路１４で基準電圧Ｖｒｅｆ（図３Ａ参照）と比較され、基準電圧Ｖｒｅｆ以上のレベルがハイレベルＨとされ、基準電圧Ｖｒｅｆ未満のレベルがローレベルＬとされる２値信号Ｓ２（図３Ｂ参照）とされる。
【００３６】
この２値信号Ｓ２は、ＤＰＬＬ回路１６を構成するデータ復号器４０に供給されるとともに、変換点抽出器３２に供給される。変換点抽出器３２では、２値信号Ｓ２の立ち上がり点および立ち下がり点が抽出され、その立ち上がり点および立ち下がり点で発生するパルスを生成する。
【００３７】
生成されたパルス列と、電圧制御発振器３８で生成されたパルス、すなわち同期クロックＣＬＫとが位相比較器３４で比較され、この比較結果に基づく同期状態信号Ｓ３が同期検出回路４４を構成するＬＰＦ４６に供給される。
【００３８】
また、位相比較器３４での位相比較結果に応じた位相誤差信号（前記変換点抽出器３２で生成されたパルス列と電圧制御発振器３８で生成された同期クロックＣＬＫの２つの入力信号の、例えば、差信号）がループフィルタ３６により直流レベル化され、この直流レベルに応じたパルス列信号が同期クロックＣＬＫとして、電圧制御発振器３８により発生される。この場合、位相比較器３４、ループフィルタ３６および電圧制御発振器３８は、いわゆるＰＬＬ（位相同期ループ）を構成しているので、位相比較器３４の一方の入力（比較入力）に供給される電圧制御発振器３８の出力信号である同期クロックＣＬＫの周波数は、位相比較器３４の他方の入力（基準入力）に供給されている変換点抽出器３２で生成されたパルス列（以下、受信パルス列ともいう。）の平均周波数にロックされることになる。
【００３９】
同期状態信号Ｓ３は、受信パルス列と同期クロックＣＬＫとがロックされているとき、換言すれば、位相比較器３４とループフィルタ３６と電圧制御発振器３８とによるＰＬＬがロック状態に入っていて同期状態にあるときには、ハイレベルに保持され、受信パルス列と同期クロックＣＬＫとの間に位相差が存在する場合、換言すれば、同期外れ状態（非同期状態ともいう。）にあるときには、その位相差が存在している期間のみローレベルとなるパルスとされる。
【００４０】
ただし、同期状態信号Ｓ３の変化に即応してゲート回路５０を開閉制御するようにすると、同期状態信号Ｓ３が、きわめて短い時間の間、ローレベルになる瞬間的なロック外れの状態でもゲート回路５０を閉じてしまうという不都合を発生する場合があるので、このような場合には、ゲート回路５０を閉じないように、ＬＰＦ４６の遮断周波数（時定数）を設定して、瞬間的にローレベルとなるパルスを除去するようにしている。なお、ＤＰＬＬ回路１６のループフィルタ３６の時定数の設定にもよるが、同期状態信号Ｓ３が、瞬間的にローレベルとなる瞬間的な同期外れ状態においては、同期クロックＣＬＫの生成は中断されることなく、連続的に同期クロックＣＬＫが電圧制御発振器３８で生成されるのでデータリンク状態が確立されている。最適な状態に設定するために、好ましくは、ＬＰＦ４６の遮断周波数（時定数）が調整可能に構成される。
【００４１】
また、レベル検出器４８は、瞬間的な同期外れよりも長い時間であって、ＬＰＦ４６を通過した同期状態信号のローレベルを検出したとき、そのローレベルを検出した時から一定時間、判別信号Ｓ４の値をローレベルに保持する、いわゆるリトリガラブルワンショットマルチバイブレータの機能をも有する。この一定時間は、通信が可能かどうかのきわどい状態である電界強度の不安定領域を回避するための時間に設定される。また、この一定時間は可変可能に構成されている。このようなレベル検出器４８の作用を電界強度不安定領域排除作用という。
【００４２】
ＬＰＦ４６の出力信号が、ハイレベル状態になっている場合には、レベル検出器４８の出力信号である判別信号Ｓ４はハイレベルとされてゲート回路５０が開かれるとともに、反転増幅器５６の作用により、この判別信号Ｓ４の反転信号となるＬＥＤ５８の入力信号がローレベルとされるのでＬＥＤ５８は発光しない消灯状態とされる。
【００４３】
このとき、データ復号器４０の一方の入力には、図３Ｂに示した２値信号Ｓ２が供給され、他方の入力には、電圧制御発振器３８から図３Ｄに示す同期クロックＣＬＫが供給されている。データ復号器４０は、排他的論理和回路の構成とされており、２値信号Ｓ２と同期クロックＣＬＫとの排他的論理和信号となるデータＤＡＴＡ（図３Ｃ参照）を出力する。
【００４４】
データリンクが確立状態にあって、ゲート回路５０が開かれているとき、データ復号器４０により復号されたデータＤＡＴＡと電圧制御発振器３８により生成された同期クロックＣＬＫとがゲート回路５０を通過し、端子５２、５４を通じてＣＰＵ１８に供給される。
【００４５】
ＣＰＵ１８において、同期クロックＣＬＫに基づき、データＤＡＴＡの内容が復調される。
【００４６】
図４は、参考のために描いた波形図であり、図３に示した波形に比較して、クロックとデータとがより高周波の成分を含むＦＭ検波信号Ｓ１（図４Ａ参照）であった場合においても、本発明の一実施の形態に係るＦＳＫ受信機２２によれば、２値信号Ｓ２（図４Ｂ参照）から、同期クロックＣＬＫ（図４Ｄ参照：ゲート回路５０の出力波形）とデータＤＡＴＡ（図４Ｃ参照：ゲート回路５０の出力波形）とを確実に分離できることを示している。
【００４７】
このように上述した実施の形態によれば、高速データ通信を行う場合においても、検波後の信号である２値信号Ｓ２の周波数成分の如何にかかわらず、ＤＰＬＬ回路１６において、同期クロックＣＬＫを抽出する際に、同期検出回路４４により同期状態、すなわちデータリンク状態を判断し、例えば、レベル検出器４８のレベルや検出範囲、あるいはＬＰＦ４６の遮断周波数を適当に選択することで、通信システムに最適な設定でゲート回路５０の開閉を制御することが可能となり、ＣＰＵ１８において、理想的なデータ復調を行うことができる。図４に示した波形のような高速データの送受信時においても、２値信号Ｓ２に含まれる周波数成分の如何にかかわらず、送受信間のリンク状態をみて信号を受信しているとみなした場合にのみ、ゲート回路５０を開いてデータＤＡＴＡと同期クロックＣＬＫとを出力するような出力制御を行っているので、ノイズと信号を確実に分離して信号のみを抽出することができる。
【００４８】
従来技術の項で述べた図５に示したＦＳＫ受信機１のノイズスケルチ回路１２では、信号が受信された状態でデータを出力するため、例えば、弱電界付近で得られたデータには誤りが含まれる場合が多く、不確定なデータ処理を行ってしまうという可能性があるのに対して、この実施の形態の出力制御回路２４を含むＦＳＫ受信機２２では、同期状態であるとき、すなわちデータリンク確立状態であるとみなしたときのみ、データＤＡＴＡおよび同期クロックＣＬＫを出力するようにしているので、確実なデータの復調が可能となる。そして、出力制御回路２４から信号が出力されるときには、必ず、信号であるデータＤＡＴＡと同期クロックＣＬＫのみが出力されることになる。
【００４９】
また、非同期状態においては、同期検出回路４４の出力信号である判別信号Ｓ４がローレベルＬとなり、反転増幅器５６の出力がハイレベルＨとされ、反転増幅器５６に接続されているＬＥＤ５８が発光されることになるので、このような場合には、言い換えれば、データリンクが確立されていない場合には、ＦＳＫ受信機２２を移動し、ＬＥＤ５８が消灯する範囲に該ＦＳＫ受信機２２を配置するようにすることで、ＦＳＫ受信機２２を通信可能範囲に配置することができる。このように配置した通信可能範囲では、レベル検出器４８の上述した電界強度不安定領域排除作用により、電界強度の安定領域（強電界領域）内であることが確保されている。
【００５０】
そして、ＬＥＤ５８の発光・非発光状態からデータリンク確立状態を目視により判断でき、したがって、ＦＳＫ受信機２２の配置位置が通信可能範囲であるかどうかを容易に判断することが可能となり、ＦＳＫ受信機２２あるいはそのアンテナ２の設置場所の有効性を簡単に確認することができる。
【００５１】
なお、報知回路として機能するＬＥＤ５８に代替して、あるいはＬＥＤ５８とともに、同じく報知回路として機能する音声出力手段としてのブザー（データリンク確立状態報知手段）を接続し、非同期状態、すなわち非データリンク確立状態において、ブザーが鳴るようにし、同期状態においてブザーが鳴らないように構成してもよい。
【００５２】
また、この発明は、上述の実施の形態に限らず、例えば、ＦＳＫ受信機２２だけではなく、ＡＳＫ（振幅偏移変調）受信機やＰＳＫ（位相偏移変調）受信機等にも適用することが可能である等、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【００５３】
【発明の効果】
以上説明したように、この発明によれば、データリンクの確立状態を判別し、データリンクが確立しているときのみ、復調したデータと同期クロックとを出力するようにしているので、正確に信号成分のみを復調することができるという効果が達成される。
【００５４】
また、データリンクの確立状態を報知することで、データリンクの確立状態を容易に知ることが可能となり、受信機が通信可能範囲にあるかどうかを容易に判断することができ、受信機やアンテナの設置場所が有効であるかどうかを簡易に確認することができるという効果が達成される。
【図面の簡単な説明】
【図１】この発明の一実施の形態が適用されたＦＳＫ受信機の構成を示すブロック図である。
【図２】図１のＦＳＫ受信機中、出力制御回路の具体的な構成例を示す回路図である。
【図３】この発明の一実施の形態の動作説明に供される波形図であって、
図３Ａは、ＦＭ検波信号を示す波形図、
図３Ｂは、ＦＭ検波信号の波形整形後のデータと同期クロックが複合された波形図、
図３Ｃは、データの波形図、
図３Ｄは、同期クロックの波形図である。
【図４】この発明の一実施の形態の動作説明に供される、より高周波の波形を示す波形図であって、
図４Ａは、ＦＭ検波信号を示す波形図、
図４Ｂは、ＦＭ検波信号の波形整形後のデータと同期クロックが複合された波形図、
図４Ｃは、データの波形図、
図４Ｄは、同期クロックの波形図である。
【図５】この出願人によるＦＳＫ受信機の従来技術の構成を示すブロック図である。
【符号の説明】
１６…デジタルＰＬＬ回路 ２４…出力制御回路
３４…位相比較器 ４４…同期検出回路
５０…ゲート回路 ５８…ＬＥＤ（報知回路）
ＣＬＫ…同期クロック ＤＡＴＡ…データ
Ｓ１…ＦＭ検波信号（ＦＭ検波された周波数偏移変調信号）
Ｓ２…２値信号 Ｓ３…同期状態信号
Ｓ４…判別信号
Claims (2)
- 同期クロックとデータとが複合された２値信号が供給されて、データと同期クロックとを分離して出力するデジタルＰＬＬ回路と、
前記デジタルＰＬＬ回路を構成する位相比較器からの出力信号に応じて、同期状態を判別する第１又は第２の２値のレベルをとる判別信号を出力する同期検出回路と、
前記デジタルＰＬＬ回路の出力であるデータと同期クロックとが信号入力として供給されるとともに、前記同期検出回路の出力である判別信号が制御入力として供給され、前記判別信号が同期状態を表す前記第１レベルである場合にはゲートを開いて前記データと同期クロックとを出力し、前記判別信号が非同期状態を表す前記第２レベルである場合にはゲートを閉じるゲート回路とを備え、
前記同期検出回路は、前記位相比較器からの出力信号の瞬間的な同期外れに係る短いパルスを除去し、かつ前記瞬間的な同期外れに係る短いパルスより長いパルスは高域分を除去して通過させるローパスフィルタと、前記ローパスフィルタからの所定レベルを超える高域分除去パルスを検出しないときには前記第１レベルの前記判別信号を出力し、前記所定レベルを超える高域分除去パルスを検出したときには一定時間、前記第２レベルの前記判別信号を出力するレベル検出器とを有する
ことを特徴とする同期データ伝送出力制御装置。 - 同期クロックとデータとが複合された２値信号が供給されて、データと同期クロックとを分離して出力するデジタルＰＬＬ回路と、
前記デジタルＰＬＬ回路を構成する位相比較器からの出力信号に応じて、同期状態を判別する判別信号を出力する同期検出回路と、
前記判別信号が供給され、前記判別信号により同期状態にあると判別した場合には通信可能状態にあることを報知し、非同期状態にあると判別した場合には通信不可状態にあることを報知する報知回路とを備え、
前記同期検出回路は、前記位相比較器からの出力信号の瞬間的な同期外れに係る短いパルスを除去し、かつ前記瞬間的な同期外れに係る短いパルスより長いパルスは高域分を除去して通過させるローパスフィルタと、前記ローパスフィルタからの所定レベルを超える高域分除去パルスを検出しないときには前記同期状態にあるとする前記判別信号を出力し、前記所定レベルを超える高域分除去パルスを検出したときには一定時間、前記非同期状態にあるとする前記判別信号を出力するレベル検出器とを有する
ことを特徴とする受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14435898A JP3934789B2 (ja) | 1998-05-26 | 1998-05-26 | 同期データ伝送出力制御装置および受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14435898A JP3934789B2 (ja) | 1998-05-26 | 1998-05-26 | 同期データ伝送出力制御装置および受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340959A JPH11340959A (ja) | 1999-12-10 |
| JP3934789B2 true JP3934789B2 (ja) | 2007-06-20 |
Family
ID=15360256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14435898A Expired - Fee Related JP3934789B2 (ja) | 1998-05-26 | 1998-05-26 | 同期データ伝送出力制御装置および受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3934789B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588383B1 (ko) | 2004-05-12 | 2006-06-12 | 주식회사 이트로닉스 | 에프에스케이를 이용한 중계기 동기화 시스템 및 그 방법 |
-
1998
- 1998-05-26 JP JP14435898A patent/JP3934789B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340959A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816769A (en) | BPSK demodulator and FM receiver for digital data pagers | |
| US4065722A (en) | Demodulation method and circuit for discretely modulated ac signals | |
| JPH09505700A (ja) | 差動４周波数シフトキーイングを使用するデジタル通信装置 | |
| US7949075B2 (en) | Data slicer circuit, demodulation stage, receiving system and method for demodulating shift key coded signals | |
| WO2001095478A3 (en) | Method and apparatus for demodulating coherent and non-coherent modulated signals | |
| US10812302B2 (en) | Receiver with PHY switch based on preamble | |
| JPH08139625A (ja) | アナログ・ディジタル両用受信機 | |
| US5436589A (en) | Demodulator for frequency shift keyed signals | |
| JP3934789B2 (ja) | 同期データ伝送出力制御装置および受信機 | |
| JPH04503441A (ja) | 純正弦波に対するデジタル自動周波数制御 | |
| JPS61267426A (ja) | デイジタル伝送システムにおける補助的な低周波チヤンネルの復調装置 | |
| JPH0654008A (ja) | Ｂｐｓｋ復調器 | |
| JP3389160B2 (ja) | 搬送波再生回路 | |
| US6985541B1 (en) | FM demodulator for a low IF receiver | |
| JPH0548973B2 (ja) | ||
| JP2806397B2 (ja) | Ｄｔｍｆ信号受信回路 | |
| JP3679340B2 (ja) | 受信機 | |
| JP2550041B2 (ja) | クロック再生方式 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP3652821B2 (ja) | フィルタの所定帯域幅の帯域端周波数検出装置と当該装置を用いたｓｓｂ送信機およびｓｓｂ受信機 | |
| JPS62260455A (ja) | 信号検出回路 | |
| JP2590906B2 (ja) | 搬送波同期回路 | |
| JP3187186B2 (ja) | Ｔｄｍａ方式の通信方法及びその装置の送受信機 | |
| EP1236271B1 (en) | Fm demodulator using monostables | |
| JP2877197B2 (ja) | 非再生中継の警報伝送装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |