JP2658877B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2658877B2 JP2658877B2 JP6138387A JP13838794A JP2658877B2 JP 2658877 B2 JP2658877 B2 JP 2658877B2 JP 6138387 A JP6138387 A JP 6138387A JP 13838794 A JP13838794 A JP 13838794A JP 2658877 B2 JP2658877 B2 JP 2658877B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は復調装置に係り、特にデ
ィジタル無線通信方式に使用される、判定帰還形等化器
を備えた復調装置に関する。
ィジタル無線通信方式に使用される、判定帰還形等化器
を備えた復調装置に関する。
【０００２】
【従来の技術】ディジタル無線通信方式において、伝搬
路で発生した周波数選択性フェージングにより受信信号
の各周波数の振幅や位相が変動した場合に、その影響を
受信装置で除去又は低減するために、従来より判定帰還
形等化器を用いることが知られている（例えば、特開平
４−１８１８０２号公報）。
路で発生した周波数選択性フェージングにより受信信号
の各周波数の振幅や位相が変動した場合に、その影響を
受信装置で除去又は低減するために、従来より判定帰還
形等化器を用いることが知られている（例えば、特開平
４−１８１８０２号公報）。
【０００３】図３はこの判定帰還形等化器と復調器とを
組合せた従来の復調装置の一例のブロック図を示す。図
３において、判定帰還形等化器１３の入力側に設けられ
た回路が復調器で、この復調器自体は文献等で既に公知
なものである（例えば、「ディジタルマイクロ波通
信」、ｐ．１１１〜ｐ．１１４、株式会社企画センタ
ー、桑原守二監修）。
組合せた従来の復調装置の一例のブロック図を示す。図
３において、判定帰還形等化器１３の入力側に設けられ
た回路が復調器で、この復調器自体は文献等で既に公知
なものである（例えば、「ディジタルマイクロ波通
信」、ｐ．１１１〜ｐ．１１４、株式会社企画センタ
ー、桑原守二監修）。
【０００４】この従来の復調装置の動作について説明す
るに、入力端子ＩＮに入力された中間周波数（ＩＦ）帯
のディジタル変調波（例えばＱＰＳＫ、ＱＡＭなど）
は、分配器１で２分配され、一方は乗算器２に入力され
て再生搬送波発生器４よりの再生搬送波と乗算され、他
方は乗算器３に入力されて再生搬送波発生器４よりの再
生搬送波をπ／２移相器５により９０°移相した再生搬
送波と乗算される。
るに、入力端子ＩＮに入力された中間周波数（ＩＦ）帯
のディジタル変調波（例えばＱＰＳＫ、ＱＡＭなど）
は、分配器１で２分配され、一方は乗算器２に入力され
て再生搬送波発生器４よりの再生搬送波と乗算され、他
方は乗算器３に入力されて再生搬送波発生器４よりの再
生搬送波をπ／２移相器５により９０°移相した再生搬
送波と乗算される。
【０００５】乗算器２、３の各出力信号はそれぞれ低域
フィルタ６、７により不要高周波成分を除去されて復調
ベースバンド信号ａ、ｂとなり、増幅器８、９により適
当な振幅に増幅される。増幅器８、９より取り出された
復調ベースバンド信号は、後述のクロック同期回路（Ｃ
ＬＫ同期回路）１２によりクロック成分が抽出され、更
にこのクロック成分に同期したサンプリングクロックに
変換される一方、Ａ／Ｄ変換器１０、１１に供給され
る。
フィルタ６、７により不要高周波成分を除去されて復調
ベースバンド信号ａ、ｂとなり、増幅器８、９により適
当な振幅に増幅される。増幅器８、９より取り出された
復調ベースバンド信号は、後述のクロック同期回路（Ｃ
ＬＫ同期回路）１２によりクロック成分が抽出され、更
にこのクロック成分に同期したサンプリングクロックに
変換される一方、Ａ／Ｄ変換器１０、１１に供給され
る。
【０００６】Ａ／Ｄ変換器１０、１１は入力復調ベース
バンド信号をＣＬＫ同期回路１２よりのサンプリングク
ロックＣＬＫＰ、ＣＬＫＱに基づいてサンプリングし、
ディジタル信号を出力する。このディジタル信号は判定
帰還形等化器１３に供給され、ここでフェージングによ
る波形歪を等化されて復調データＤＡＴＡＰ、ＤＡＴＡ
Ｑとして出力される。
バンド信号をＣＬＫ同期回路１２よりのサンプリングク
ロックＣＬＫＰ、ＣＬＫＱに基づいてサンプリングし、
ディジタル信号を出力する。このディジタル信号は判定
帰還形等化器１３に供給され、ここでフェージングによ
る波形歪を等化されて復調データＤＡＴＡＰ、ＤＡＴＡ
Ｑとして出力される。
【０００７】図４は上記のＣＬＫ同期回路の１２の一例
のブロック図を示す。同図において、入力端子ＰＩＮ、
ＱＩＮを介して前記増幅器８、９の各出力復調ベースバ
ンド信号がそれぞれ非線形回路１４ａ、１４ｂに供給さ
れ、それぞれ非線形特性が付与された後帯域フィルタ１
５を通過することにより、クロック成分が抽出される。
このクロック成分は増幅器１６により増幅されて位相比
較器１７及び検波回路２１にそれぞれ入力される。
のブロック図を示す。同図において、入力端子ＰＩＮ、
ＱＩＮを介して前記増幅器８、９の各出力復調ベースバ
ンド信号がそれぞれ非線形回路１４ａ、１４ｂに供給さ
れ、それぞれ非線形特性が付与された後帯域フィルタ１
５を通過することにより、クロック成分が抽出される。
このクロック成分は増幅器１６により増幅されて位相比
較器１７及び検波回路２１にそれぞれ入力される。
【０００８】位相比較器１７は上記の抽出クロック成分
と電圧制御発振器（ＶＣＯ）１９の出力信号とを位相比
較し、それらの位相差に応じたレベルの位相誤差信号を
切換器１８の一方の入力端子に入力する。切換器１８は
後述のレベル比較器２３の出力信号により位相比較器１
７の出力位相誤差信号及びフリーラン制御電圧発生回路
２０よりのフリーラン制御電圧の一方を選択してＶＣＯ
１９へ制御電圧として入力する。
と電圧制御発振器（ＶＣＯ）１９の出力信号とを位相比
較し、それらの位相差に応じたレベルの位相誤差信号を
切換器１８の一方の入力端子に入力する。切換器１８は
後述のレベル比較器２３の出力信号により位相比較器１
７の出力位相誤差信号及びフリーラン制御電圧発生回路
２０よりのフリーラン制御電圧の一方を選択してＶＣＯ
１９へ制御電圧として入力する。
【０００９】一方、上記の検波回路２１は上記の抽出ク
ロック成分をレベル検波し、これにより得た検波信号を
レベル比較器２３へ入力する。レベル比較器２３はこの
検波信号としきい値発生器２２よりの予め定められたし
きい値とレベル比較し、検波信号がこのしきい値以上の
高レベルのときは例えばハイレベルの信号を出力し、し
きい値未満のときはローレベルの信号を出力する。
ロック成分をレベル検波し、これにより得た検波信号を
レベル比較器２３へ入力する。レベル比較器２３はこの
検波信号としきい値発生器２２よりの予め定められたし
きい値とレベル比較し、検波信号がこのしきい値以上の
高レベルのときは例えばハイレベルの信号を出力し、し
きい値未満のときはローレベルの信号を出力する。
【００１０】復調装置の入力信号が正常なレベルのとき
には検波回路２１の出力検波信号は上記のしきい値より
も高レベルであるから、このときはレベル比較器２３か
らはハイレベルの信号が出力され、これにより切換器１
８が位相比較器１７の出力位相誤差信号を選択するよう
に制御される。ＶＣＯ１９は入力位相誤差信号に応じて
その出力発振周波数が可変制御される。従って、復調装
置の入力信号が正常なレベルのときには、位相比較器１
７、切換器１８及びＶＣＯ１９よりなる一巡のフィード
バックループにより抽出クロック成分に位相同期したサ
ンプリングクロックがＶＣＯ１９より取り出され、出力
端子ＣＬＫＰ、ＣＬＫＱを介して図３に示したＡ／Ｄ変
換器１０、１１へ出力される。
には検波回路２１の出力検波信号は上記のしきい値より
も高レベルであるから、このときはレベル比較器２３か
らはハイレベルの信号が出力され、これにより切換器１
８が位相比較器１７の出力位相誤差信号を選択するよう
に制御される。ＶＣＯ１９は入力位相誤差信号に応じて
その出力発振周波数が可変制御される。従って、復調装
置の入力信号が正常なレベルのときには、位相比較器１
７、切換器１８及びＶＣＯ１９よりなる一巡のフィード
バックループにより抽出クロック成分に位相同期したサ
ンプリングクロックがＶＣＯ１９より取り出され、出力
端子ＣＬＫＰ、ＣＬＫＱを介して図３に示したＡ／Ｄ変
換器１０、１１へ出力される。
【００１１】一方、復調装置の入力信号が極めて小でノ
イズが殆どである場合、あるいは無信号時には、検波回
路２１の出力検波信号レベルはしきい値発生器２２の出
力しきい値未満となるため、レベル比較器２３はこのと
きローレベルの信号を出力し、切換器１８にフリーラン
制御電圧発生回路２０の出力フリーラン制御電圧を選択
させる。すなわち、復調装置の入力信号が無入力又はノ
イズのときには、無入力あるいは復調不可能な状態の波
形劣化時であり、必要となるクロック成分が抽出できな
いため、切換器１８にフリーラン制御電圧発生回路２０
の出力フリーラン制御電圧を選択させてＶＣＯ１９に制
御電圧として入力する。
イズが殆どである場合、あるいは無信号時には、検波回
路２１の出力検波信号レベルはしきい値発生器２２の出
力しきい値未満となるため、レベル比較器２３はこのと
きローレベルの信号を出力し、切換器１８にフリーラン
制御電圧発生回路２０の出力フリーラン制御電圧を選択
させる。すなわち、復調装置の入力信号が無入力又はノ
イズのときには、無入力あるいは復調不可能な状態の波
形劣化時であり、必要となるクロック成分が抽出できな
いため、切換器１８にフリーラン制御電圧発生回路２０
の出力フリーラン制御電圧を選択させてＶＣＯ１９に制
御電圧として入力する。
【００１２】これにより、ＶＣＯ１９は抽出すべきクロ
ック成分の周波数に相当する周波数の信号を発振出力
し、出力端子ＣＬＫＰ、ＣＬＫＱを介して図３に示した
Ａ／Ｄ変換器１０、１１へサンプリングクロックとして
出力する。この状態から復調装置に正常な変調波が入力
された場合は、上述したレベル比較器２３の出力信号は
ハイレベルとなるため、切換器１８は位相比較器１７の
出力位相誤差信号を選択するように切り換わり、ＶＣＯ
１９はこの位相誤差信号により出力発振周波数が可変制
御される。
ック成分の周波数に相当する周波数の信号を発振出力
し、出力端子ＣＬＫＰ、ＣＬＫＱを介して図３に示した
Ａ／Ｄ変換器１０、１１へサンプリングクロックとして
出力する。この状態から復調装置に正常な変調波が入力
された場合は、上述したレベル比較器２３の出力信号は
ハイレベルとなるため、切換器１８は位相比較器１７の
出力位相誤差信号を選択するように切り換わり、ＶＣＯ
１９はこの位相誤差信号により出力発振周波数が可変制
御される。
【００１３】その結果、入力変調波のクロック周波数に
同期引き込みが行われ、このときのＶＣＯ１９の出力信
号がサンプリングクロックとして前記Ａ／Ｄ変換器１
０、１１に供給されることにより、正常な復調が可能と
なる。ここで、前記のフリーラン制御電圧発生回路２０
の出力フリーラン制御電圧は、同期時の位相比較器１７
の出力位相誤差信号にほぼ等しい電圧であるため、切換
器１８が上記のフリーラン制御電圧から上記の位相誤差
信号へ切換選択した時には、両者の電圧差が少ないため
に短時間で同期引き込みができることになる。
同期引き込みが行われ、このときのＶＣＯ１９の出力信
号がサンプリングクロックとして前記Ａ／Ｄ変換器１
０、１１に供給されることにより、正常な復調が可能と
なる。ここで、前記のフリーラン制御電圧発生回路２０
の出力フリーラン制御電圧は、同期時の位相比較器１７
の出力位相誤差信号にほぼ等しい電圧であるため、切換
器１８が上記のフリーラン制御電圧から上記の位相誤差
信号へ切換選択した時には、両者の電圧差が少ないため
に短時間で同期引き込みができることになる。
【００１４】
【発明が解決しようとする課題】しかるに、上記の従来
装置では、フェージングによりノッチ周波数が搬送周波
数から±ｆ0／２［Ｈｚ］（ｆ0はクロック周波数）離れ
たところに生じた場合には、復調ベースバンド信号より
抽出されるクロック成分がレベル低下し、その結果、位
相比較器１７において、増幅器１６の出力信号とＶＣＯ
１９の出力信号との位相比較動作が可能である場合であ
っても、検波回路２１の出力検波信号レベルがしきい値
発生器２２よりのしきい値未満になり、復調装置入力信
号が無入力又はノイズと判断してしまい、切換器１８が
フリーラン制御電圧発生回路２０の出力フリーラン制御
電圧を選択するという誤動作を生じ、クロック同期はず
れが起きる。従って、この場合には、フェージングを判
定帰還形等化器１３により等化できる余裕があるにも拘
らず、上述した誤動作により等化できないという問題が
ある。
装置では、フェージングによりノッチ周波数が搬送周波
数から±ｆ0／２［Ｈｚ］（ｆ0はクロック周波数）離れ
たところに生じた場合には、復調ベースバンド信号より
抽出されるクロック成分がレベル低下し、その結果、位
相比較器１７において、増幅器１６の出力信号とＶＣＯ
１９の出力信号との位相比較動作が可能である場合であ
っても、検波回路２１の出力検波信号レベルがしきい値
発生器２２よりのしきい値未満になり、復調装置入力信
号が無入力又はノイズと判断してしまい、切換器１８が
フリーラン制御電圧発生回路２０の出力フリーラン制御
電圧を選択するという誤動作を生じ、クロック同期はず
れが起きる。従って、この場合には、フェージングを判
定帰還形等化器１３により等化できる余裕があるにも拘
らず、上述した誤動作により等化できないという問題が
ある。
【００１５】上記の誤動作は、予め定められた前記しき
い値レベルを通常よりも低く設定することにより、解決
することができる。しかし、この場合は復調装置の入力
信号が無入力又はノイズのときでも、検波回路２１の出
力検波信号レベルがしきい値より低くならず、そのため
このような場合にもＶＣＯ１９にはフリーラン制御電圧
発生回路２０の出力フリーラン制御電圧が供給されず、
ノイズ又はＶＣＯ１９の出力信号の位相比較器１７入力
への廻り込みにより、クロックの同期引き込みが遅くな
ってしまうという問題がある。
い値レベルを通常よりも低く設定することにより、解決
することができる。しかし、この場合は復調装置の入力
信号が無入力又はノイズのときでも、検波回路２１の出
力検波信号レベルがしきい値より低くならず、そのため
このような場合にもＶＣＯ１９にはフリーラン制御電圧
発生回路２０の出力フリーラン制御電圧が供給されず、
ノイズ又はＶＣＯ１９の出力信号の位相比較器１７入力
への廻り込みにより、クロックの同期引き込みが遅くな
ってしまうという問題がある。
【００１６】本発明は以上の点に鑑みなされたもので、
フェージングによるノッチ周波数が抽出クロック成分を
低下させるような場合でも、判定帰還形等化器の等化能
力を十分に発揮させ、かつ、クロック引き込み動作を従
来と同程度の短時間でできる復調装置を提供することを
目的とする。
フェージングによるノッチ周波数が抽出クロック成分を
低下させるような場合でも、判定帰還形等化器の等化能
力を十分に発揮させ、かつ、クロック引き込み動作を従
来と同程度の短時間でできる復調装置を提供することを
目的とする。
【００１７】
【課題を解決するための手段】本発明は上記の目的を達
成するため、入力ディジタル変調波をそれぞれ互いに位
相が９０°異なる２つの再生搬送波と別々に乗算して復
調ベースバンド信号を得る復調手段と、復調手段より取
り出された復調ベースバンド信号を入力クロック信号に
基づいてディジタル信号に変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換手段の出力ディジタル信号が入力され、フ
ェージングによる波形歪を等化する判定帰還形等化器
と、判定帰還形等化器の出力データを入力信号として受
け、フレーム同期検出するフレーム同期検出器と、復調
ベースバンド信号からクロック信号成分を抽出し、フレ
ーム同期検出器よりフレーム同期検出時の信号が入力さ
れる時には抽出クロック信号成分に位相同期したクロッ
ク信号を発生し、フレーム同期検出器よりフレーム同期
非検出時の信号が入力される時には、抽出クロック信号
成分が予め定められたレベルより大きい場合には抽出ク
ロック信号成分に位相同期したクロック信号を発生して
Ａ／Ｄ変換手段へ出力し、抽出クロック信号成分が予め
定められたレベルより小さい場合には抽出クロック信号
成分相当の周波数のクロック信号を発生するクロック同
期回路とを有する構成としたものである。
成するため、入力ディジタル変調波をそれぞれ互いに位
相が９０°異なる２つの再生搬送波と別々に乗算して復
調ベースバンド信号を得る復調手段と、復調手段より取
り出された復調ベースバンド信号を入力クロック信号に
基づいてディジタル信号に変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換手段の出力ディジタル信号が入力され、フ
ェージングによる波形歪を等化する判定帰還形等化器
と、判定帰還形等化器の出力データを入力信号として受
け、フレーム同期検出するフレーム同期検出器と、復調
ベースバンド信号からクロック信号成分を抽出し、フレ
ーム同期検出器よりフレーム同期検出時の信号が入力さ
れる時には抽出クロック信号成分に位相同期したクロッ
ク信号を発生し、フレーム同期検出器よりフレーム同期
非検出時の信号が入力される時には、抽出クロック信号
成分が予め定められたレベルより大きい場合には抽出ク
ロック信号成分に位相同期したクロック信号を発生して
Ａ／Ｄ変換手段へ出力し、抽出クロック信号成分が予め
定められたレベルより小さい場合には抽出クロック信号
成分相当の周波数のクロック信号を発生するクロック同
期回路とを有する構成としたものである。
【００１８】また、上記クロック同期回路は、復調手段
の出力復調ベースバンド信号からクロック信号成分を抽
出する抽出回路と、抽出クロック信号成分のレベルを検
波する検波回路と、検波回路の出力検波信号とあらかじ
め定められたしきい値とをレベル比較して少なくとも正
常復調時と無信号入力時とで異なる論理値の信号を出力
するレベル比較手段と、クロック信号を出力する電圧制
御発振器と、電圧制御発振器の出力クロック信号と抽出
クロック信号成分とを位相比較して位相誤差信号を生成
出力する位相比較器と、固定電圧を発生する固定電圧発
生回路と、レベル比較手段の出力信号とフレーム同期検
出器の出力信号とが入力され所定の論理演算を行って出
力する論理回路と、論理回路の出力信号により位相誤差
信号と固定電圧の一方を選択して電圧制御発振器へ制御
電圧として供給する切換器とを有する構成とすること
が、フレーム同期検出器よりフレーム同期検出時の信号
が入力される時には抽出クロック信号成分に位相同期し
たクロック信号を発生し、フレーム同期検出器よりフレ
ーム同期非検出時の信号が入力される時には抽出クロッ
ク信号成分相当の周波数のクロック信号を発生すること
が好適にでき、望ましい。
の出力復調ベースバンド信号からクロック信号成分を抽
出する抽出回路と、抽出クロック信号成分のレベルを検
波する検波回路と、検波回路の出力検波信号とあらかじ
め定められたしきい値とをレベル比較して少なくとも正
常復調時と無信号入力時とで異なる論理値の信号を出力
するレベル比較手段と、クロック信号を出力する電圧制
御発振器と、電圧制御発振器の出力クロック信号と抽出
クロック信号成分とを位相比較して位相誤差信号を生成
出力する位相比較器と、固定電圧を発生する固定電圧発
生回路と、レベル比較手段の出力信号とフレーム同期検
出器の出力信号とが入力され所定の論理演算を行って出
力する論理回路と、論理回路の出力信号により位相誤差
信号と固定電圧の一方を選択して電圧制御発振器へ制御
電圧として供給する切換器とを有する構成とすること
が、フレーム同期検出器よりフレーム同期検出時の信号
が入力される時には抽出クロック信号成分に位相同期し
たクロック信号を発生し、フレーム同期検出器よりフレ
ーム同期非検出時の信号が入力される時には抽出クロッ
ク信号成分相当の周波数のクロック信号を発生すること
が好適にでき、望ましい。
【００１９】
【作用】本発明では、クロック同期回路はフレーム同期
検出器よりフレーム同期検出時の信号が入力される時に
は抽出クロック信号成分に位相同期したクロック信号を
発生し、フレーム同期検出器よりフレーム同期非検出時
の信号が入力される時には抽出クロック信号成分相当の
周波数のクロック信号を発生するようにしているため、
抽出クロック信号成分のレベルがフェージングにより低
下したとしても、フレーム同期検出器によりフレーム同
期がとれる場合には、データが正常に復調されていると
判断して、抽出クロック信号成分に位相同期したクロッ
ク信号を発生させることができる。すなわち、データが
正常に復調されている限り、抽出クロック信号成分に位
相同期したクロック信号をクロック同期回路により発生
させることができる。
検出器よりフレーム同期検出時の信号が入力される時に
は抽出クロック信号成分に位相同期したクロック信号を
発生し、フレーム同期検出器よりフレーム同期非検出時
の信号が入力される時には抽出クロック信号成分相当の
周波数のクロック信号を発生するようにしているため、
抽出クロック信号成分のレベルがフェージングにより低
下したとしても、フレーム同期検出器によりフレーム同
期がとれる場合には、データが正常に復調されていると
判断して、抽出クロック信号成分に位相同期したクロッ
ク信号を発生させることができる。すなわち、データが
正常に復調されている限り、抽出クロック信号成分に位
相同期したクロック信号をクロック同期回路により発生
させることができる。
【００２０】
【実施例】次に、本発明の実施例について説明する。図
１は本発明の一実施例のブロック図、図２は図１のブロ
ック図中のクロック同期回路のブロック図を示す。図１
及び図２中、図３及び図４と同一構成部分には同一符号
を付し、その説明を省略する。図１に示すように、本実
施例は判定帰還形等化器１３の出力データが正常に復調
したかを検出するフレーム同期検出器２６を設けると共
に、フレーム同期情報入力端子ＦＩＮを有するクロック
同期回路２５を設けた点に特徴を有する。
１は本発明の一実施例のブロック図、図２は図１のブロ
ック図中のクロック同期回路のブロック図を示す。図１
及び図２中、図３及び図４と同一構成部分には同一符号
を付し、その説明を省略する。図１に示すように、本実
施例は判定帰還形等化器１３の出力データが正常に復調
したかを検出するフレーム同期検出器２６を設けると共
に、フレーム同期情報入力端子ＦＩＮを有するクロック
同期回路２５を設けた点に特徴を有する。
【００２１】クロック同期回路２５は図２に示すよう
に、図４の従来のクロック同期回路１２に比し、論理回
路として２入力論理和回路２８が追加されている。論理
和回路２８は入力端子ＦＩＮよりのフレーム同期情報
と、レベル比較器２３の出力比較結果との論理和をと
り、得られた出力を切換器１８へ切り換え制御信号とし
て供給する構成である。
に、図４の従来のクロック同期回路１２に比し、論理回
路として２入力論理和回路２８が追加されている。論理
和回路２８は入力端子ＦＩＮよりのフレーム同期情報
と、レベル比較器２３の出力比較結果との論理和をと
り、得られた出力を切換器１８へ切り換え制御信号とし
て供給する構成である。
【００２２】なお、図１の分配器１から増幅器８及び９
までの回路部分が前記復調手段を構成しており、また二
つのＡ／Ｄ変換器１０及び１１が前記Ａ／Ｄ変換手段を
構成している。更に、図２の非線形回路１４ａ、１４
ｂ、帯域フィルタ１５及び増幅器１６が前記抽出回路を
構成し、しきい値発生器２２及びレベル比較器２３が前
記レベル比較手段を構成している。
までの回路部分が前記復調手段を構成しており、また二
つのＡ／Ｄ変換器１０及び１１が前記Ａ／Ｄ変換手段を
構成している。更に、図２の非線形回路１４ａ、１４
ｂ、帯域フィルタ１５及び増幅器１６が前記抽出回路を
構成し、しきい値発生器２２及びレベル比較器２３が前
記レベル比較手段を構成している。
【００２３】次に、本実施例の動作について説明する。
図１に示す前記フレーム同期検出器２６は、判定帰還形
等化器１３の出力データを入力信号として受け、復調装
置が正常に動作しており、その結果判定帰還形等化器１
３の出力データが正常に得られるときには、フレーム同
期を確立後ハイレベルの検出信号（フレーム同期情報）
を出力する。一方、入力端子ＩＮに信号入力が無い（無
信号）時など、判定帰還形等化器１３の出力データが正
常に得られないときには、フレーム同期検出器２６はフ
レーム同期を検出できず、ローレベルの検出信号（フレ
ーム同期情報）を出力する。
図１に示す前記フレーム同期検出器２６は、判定帰還形
等化器１３の出力データを入力信号として受け、復調装
置が正常に動作しており、その結果判定帰還形等化器１
３の出力データが正常に得られるときには、フレーム同
期を確立後ハイレベルの検出信号（フレーム同期情報）
を出力する。一方、入力端子ＩＮに信号入力が無い（無
信号）時など、判定帰還形等化器１３の出力データが正
常に得られないときには、フレーム同期検出器２６はフ
レーム同期を検出できず、ローレベルの検出信号（フレ
ーム同期情報）を出力する。
【００２４】従って、いま無信号入力時であるものとす
ると、フレーム同期検出器２６からローレベルのフレー
ム同期情報が取り出されて図２に示すクロック同期回路
２５の入力端子ＦＩＮを介して２入力論理和回路２８の
一方の入力端子に入力される。また、この時は図４と共
に説明したように図２のレベル比較器２３からはローレ
ベルの比較結果が取り出され、上記の論理和回路２８の
他方の入力端子に入力される。
ると、フレーム同期検出器２６からローレベルのフレー
ム同期情報が取り出されて図２に示すクロック同期回路
２５の入力端子ＦＩＮを介して２入力論理和回路２８の
一方の入力端子に入力される。また、この時は図４と共
に説明したように図２のレベル比較器２３からはローレ
ベルの比較結果が取り出され、上記の論理和回路２８の
他方の入力端子に入力される。
【００２５】従って、この無信号入力時には論理和回路
２８からローレベルの信号が取り出されて切換器１８に
供給されるため、切換器１８はフリーラン制御電圧発生
回路２０の出力フリーラン制御電圧を選択してＶＣＯ１
９へ制御電圧として印加する。これにより、図４と共に
説明したように、ＶＣＯ１９はクロック引き込み動作を
早くするためのクロック周波数相当の信号を出力して位
相比較器１７へ供給すると共に、二つの出力端子ＣＬＫ
Ｐ及びＣＬＫＱへそれぞれ出力する。
２８からローレベルの信号が取り出されて切換器１８に
供給されるため、切換器１８はフリーラン制御電圧発生
回路２０の出力フリーラン制御電圧を選択してＶＣＯ１
９へ制御電圧として印加する。これにより、図４と共に
説明したように、ＶＣＯ１９はクロック引き込み動作を
早くするためのクロック周波数相当の信号を出力して位
相比較器１７へ供給すると共に、二つの出力端子ＣＬＫ
Ｐ及びＣＬＫＱへそれぞれ出力する。
【００２６】この状態において、入力端子ＩＮに正常な
レベルの信号が入力されたものとすると、検波回路２１
の出力検波信号はしきい値発生器２２の出力しきい値よ
りも高レベルとなるから、このときはレベル比較器２３
からハイレベルの信号が出力されるため、論理和回路２
８の出力信号はハイレベルとなる。これにより、切換器
１８は位相比較器１７の出力位相誤差信号を選択し、Ｖ
ＣＯ１９へ制御電圧として印加する。
レベルの信号が入力されたものとすると、検波回路２１
の出力検波信号はしきい値発生器２２の出力しきい値よ
りも高レベルとなるから、このときはレベル比較器２３
からハイレベルの信号が出力されるため、論理和回路２
８の出力信号はハイレベルとなる。これにより、切換器
１８は位相比較器１７の出力位相誤差信号を選択し、Ｖ
ＣＯ１９へ制御電圧として印加する。
【００２７】この結果、ＶＣＯ１９は図４と共に説明し
たように、入力位相誤差信号に応じてその出力発振周波
数が可変制御されるため、図２に示す位相比較器１７、
切換器１８及びＶＣＯ１９よりなる一巡のフィードバッ
クループにより抽出クロック成分に位相同期したサンプ
リングクロックがＶＣＯ１９より取り出され、出力端子
ＣＬＫＰ、ＣＬＫＱへ出力され、更にこれより図１に示
したＡ／Ｄ変換器１０及び１１へ出力される。
たように、入力位相誤差信号に応じてその出力発振周波
数が可変制御されるため、図２に示す位相比較器１７、
切換器１８及びＶＣＯ１９よりなる一巡のフィードバッ
クループにより抽出クロック成分に位相同期したサンプ
リングクロックがＶＣＯ１９より取り出され、出力端子
ＣＬＫＰ、ＣＬＫＱへ出力され、更にこれより図１に示
したＡ／Ｄ変換器１０及び１１へ出力される。
【００２８】これにより、正常に復調された場合には、
図１に示すフレーム同期検出器２６の出力フレーム同期
情報はそれまでのローレベルからハイレベルへと変化す
る。従って、正常に復調されているときには２入力論理
和回路２８の２入力信号は共にハイレベルとなり、出力
信号もハイレベルである。
図１に示すフレーム同期検出器２６の出力フレーム同期
情報はそれまでのローレベルからハイレベルへと変化す
る。従って、正常に復調されているときには２入力論理
和回路２８の２入力信号は共にハイレベルとなり、出力
信号もハイレベルである。
【００２９】この状態において、フェージングによりノ
ッチ周波数が搬送周波数から±ｆ0／２［Ｈｚ］（ｆ0は
クロック周波数）離れたところに生じた場合には、復調
ベースバンド信号より抽出されるクロック成分がレベル
低下し、その結果、位相比較器１７において検波回路２
１の出力検波信号レベルがしきい値発生器２２よりのし
きい値未満になり、従来と同様に復調装置入力信号が無
入力又はノイズと判断してしまったとしても、本実施例
では増幅器１６の出力信号とＶＣＯ１９の出力信号との
位相比較動作が可能で、判定帰還形等化器１３の等化動
作に余裕があるときには、フレーム同期検出器２６から
は引き続きハイレベルのフレーム同期情報が出力され
る。
ッチ周波数が搬送周波数から±ｆ0／２［Ｈｚ］（ｆ0は
クロック周波数）離れたところに生じた場合には、復調
ベースバンド信号より抽出されるクロック成分がレベル
低下し、その結果、位相比較器１７において検波回路２
１の出力検波信号レベルがしきい値発生器２２よりのし
きい値未満になり、従来と同様に復調装置入力信号が無
入力又はノイズと判断してしまったとしても、本実施例
では増幅器１６の出力信号とＶＣＯ１９の出力信号との
位相比較動作が可能で、判定帰還形等化器１３の等化動
作に余裕があるときには、フレーム同期検出器２６から
は引き続きハイレベルのフレーム同期情報が出力され
る。
【００３０】従って、本実施例の場合、上記のレベル比
較器２３の出力信号がローレベルとなってしまったとし
ても、フレーム同期検出器２６の出力フレーム同期検出
情報がハイレベルであるため、論理和回路２８の出力信
号はハイレベルであり、その結果切換器１８は位相比較
器１７の出力位相誤差信号を引き続き選択してＶＣＯ１
８へ入力するため、引き続きクロック同期状態を維持す
ることができる。
較器２３の出力信号がローレベルとなってしまったとし
ても、フレーム同期検出器２６の出力フレーム同期検出
情報がハイレベルであるため、論理和回路２８の出力信
号はハイレベルであり、その結果切換器１８は位相比較
器１７の出力位相誤差信号を引き続き選択してＶＣＯ１
８へ入力するため、引き続きクロック同期状態を維持す
ることができる。
【００３１】なお、本実施例においては、無信号時など
の同期はずれが生じた場合には、切換器１８はフリーラ
ン制御電圧発生回路２０の出力フリーラン制御電圧を選
択してＶＣＯ１９へ制御電圧として印加し、クロック周
波数相当の信号を出力するため、従来のクロック引き込
み動作と同等の特性を得ることができる。
の同期はずれが生じた場合には、切換器１８はフリーラ
ン制御電圧発生回路２０の出力フリーラン制御電圧を選
択してＶＣＯ１９へ制御電圧として印加し、クロック周
波数相当の信号を出力するため、従来のクロック引き込
み動作と同等の特性を得ることができる。
【００３２】なお、本発明は上記の実施例に限定される
ものではなく、例えばクロック同期回路２５内の検波回
路２１は二つの入力端子ＰＩＮ及びＱＩＮの入力復調ベ
ースバンド信号をそれぞれ非線形回路１４ａ及び１４ｂ
を介して得られた信号の和信号のレベルを検波している
が、二つの入力端子ＰＩＮ及びＱＩＮの入力復調ベース
バンド信号のどちらか一方のみのレベルを検波するよう
にしてもよい。また、レベル比較器２３の出力の論理と
フレーム同期検出器２６の出力の論理によっては、論理
和回路２８に代えて他の構成の論理回路を使用し得るこ
とは勿論である。
ものではなく、例えばクロック同期回路２５内の検波回
路２１は二つの入力端子ＰＩＮ及びＱＩＮの入力復調ベ
ースバンド信号をそれぞれ非線形回路１４ａ及び１４ｂ
を介して得られた信号の和信号のレベルを検波している
が、二つの入力端子ＰＩＮ及びＱＩＮの入力復調ベース
バンド信号のどちらか一方のみのレベルを検波するよう
にしてもよい。また、レベル比較器２３の出力の論理と
フレーム同期検出器２６の出力の論理によっては、論理
和回路２８に代えて他の構成の論理回路を使用し得るこ
とは勿論である。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
フレーム同期検出器によりデータが正常に復調されてい
ると判断されたときには、抽出クロック信号成分に位相
同期したクロック信号を発生させるようにしたため、フ
ェージングによりノッチ周波数が搬送周波数から±ｆ0
／２［Ｈｚ］（ｆ0はクロック周波数）離れたところに
生じたために、復調ベースバンド信号より抽出されるク
ロック成分がレベル低下したときでも、データが正常に
復調されていると判断されたときには、抽出クロック信
号成分に位相同期したクロック信号が出力され、その結
果同期外れを防止し、フェージングによる波形歪を判定
帰還形等化器により等化させることができる。
フレーム同期検出器によりデータが正常に復調されてい
ると判断されたときには、抽出クロック信号成分に位相
同期したクロック信号を発生させるようにしたため、フ
ェージングによりノッチ周波数が搬送周波数から±ｆ0
／２［Ｈｚ］（ｆ0はクロック周波数）離れたところに
生じたために、復調ベースバンド信号より抽出されるク
ロック成分がレベル低下したときでも、データが正常に
復調されていると判断されたときには、抽出クロック信
号成分に位相同期したクロック信号が出力され、その結
果同期外れを防止し、フェージングによる波形歪を判定
帰還形等化器により等化させることができる。
【００３４】また、無信号入力時等の正常に復調されて
いないときには、クロック同期回路より抽出クロック信
号成分とほぼ同一周波数を発生させることができるた
め、従来と同等のクロック引き込み特性を確保すること
ができる。
いないときには、クロック同期回路より抽出クロック信
号成分とほぼ同一周波数を発生させることができるた
め、従来と同等のクロック引き込み特性を確保すること
ができる。
【図１】本発明の一実施例のブロック図である。
【図２】図１中のクロック同期回路のブロック図であ
る。
る。
【図３】従来の一例のブロック図である。
【図４】図３中のクロック同期回路のブロック図であ
る。
る。
１ 分配器 ２、３ 乗算器 ４ 再生搬送波発生器 ５ ９０°移相器 １０、１１ Ａ／Ｄ変換器 １３ 判定帰還形等化器 １４ａ、１４ｂ 非線形回路 １７ 位相比較器 １８ 切換器 １９ 電圧制御発振器（ＶＣＯ） ２０ フリーラン制御電圧発生回路 ２１ 検波回路 ２２ しきい値発生器 ２３ レベル比較器 ２５ クロック同期回路 ２６ フレーム同期検出器 ２８ ２入力論理和回路
Claims (2)
- 【請求項１】 入力ディジタル変調波をそれぞれ互いに
位相が９０°異なる２つの再生搬送波と別々に乗算して
復調ベースバンド信号を得る復調手段と、該復調手段よ
り取り出された該復調ベースバンド信号を入力クロック
信号に基づいてディジタル信号に変換するＡ／Ｄ変換手
段と、 該Ａ／Ｄ変換手段の出力ディジタル信号が入力され、フ
ェージングによる波形歪を等化する判定帰還形等化器
と、 該判定帰還形等化器の出力データを入力信号として受
け、フレーム同期検出するフレーム同期検出器と、 前記復調ベースバンド信号からクロック信号成分を抽出
し、前記フレーム同期検出器よりフレーム同期検出時の
信号が入力される時には該抽出クロック信号成分に位相
同期したクロック信号を発生して前記Ａ／Ｄ変換手段へ
出力し、該フレーム同期検出器よりフレーム同期非検出
時の信号が入力される時には、該抽出クロック信号成分
が予め定められたレベルより大きい場合には該抽出クロ
ック信号成分に位相同期したクロック信号を発生して前
記Ａ／Ｄ変換手段へ出力し、該抽出クロック信号成分が
前記予め定められたレベルより小さい場合には該抽出ク
ロック信号成分相当の周波数のクロック信号を発生して
前記Ａ／Ｄ変換手段へ出力するクロック同期回路とを有
することを特徴とする復調装置。 - 【請求項２】 前記クロック同期回路は、前記復調手段
の出力復調ベースバンド信号からクロック信号成分を抽
出する抽出回路と、該抽出回路よりのクロック信号成分
のレベルを検波する検波回路と、該検波回路の出力検波
信号とあらかじめ定められたしきい値とをレベル比較し
て少なくとも正常復調時と無信号入力時とで異なる論理
値の信号を出力するレベル比較手段と、クロック信号を
出力する電圧制御発振器と、該電圧制御発振器の出力ク
ロック信号と前記抽出回路よりのクロック信号成分とを
位相比較して位相誤差信号を生成出力する位相比較器
と、前記電圧制御発振器に制御電圧として供給されたと
きに該電圧制御発振器より前記抽出回路よりのクロック
信号成分とほぼ等しい周波数の信号を発振出力させる固
定電圧を発生する固定電圧発生回路と、前記レベル比較
手段の出力信号と前記フレーム同期検出器の出力信号と
が入力され所定の論理演算を行って出力する論理回路
と、該論理回路の出力信号により前記位相比較器よりの
位相誤差信号と前記固定電圧発生回路よりの固定電圧の
一方を選択して前記電圧制御発振器へ制御電圧として供
給する切換器とを有し、前記フレーム同期検出器よりフ
レーム同期検出時の信号が入力される時には前記切換器
は前記位相誤差信号を選択し、該フレーム同期検出器よ
りフレーム同期非検出時の信号が入力される時には該切
換器は前記固定電圧を選択することを特徴とする請求項
１記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138387A JP2658877B2 (ja) | 1994-05-26 | 1994-05-26 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138387A JP2658877B2 (ja) | 1994-05-26 | 1994-05-26 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321866A JPH07321866A (ja) | 1995-12-08 |
| JP2658877B2 true JP2658877B2 (ja) | 1997-09-30 |
Family
ID=15220759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6138387A Expired - Fee Related JP2658877B2 (ja) | 1994-05-26 | 1994-05-26 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658877B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460207B1 (ko) * | 2002-10-16 | 2004-12-08 | 학교법인 포항공과대학교 | 룩어헤드 디시젼 피드백 이퀄라이징 기법을 이용한 수신기 |
-
1994
- 1994-05-26 JP JP6138387A patent/JP2658877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321866A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0787145A (ja) | Ａｆｃ回路 | |
| EP0453557A1 (en) | Method and apparatus for clock recovery in digital communication systems | |
| JP3559743B2 (ja) | 位相周波数同期回路および光受信回路 | |
| JP2000049882A (ja) | クロック同期回路 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JPS6348471B2 (ja) | ||
| JP2658877B2 (ja) | 復調装置 | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JPH0542863B2 (ja) | ||
| JP2570126B2 (ja) | 復調装置 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JP3799357B2 (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
| JP3695920B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JP3088330B2 (ja) | 復調器 | |
| JP2842349B2 (ja) | 復調装置 | |
| JP2871172B2 (ja) | 復調装置 | |
| JP3389160B2 (ja) | 搬送波再生回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JP2526684B2 (ja) | 搬送波再生回路 | |
| JP3379500B2 (ja) | 復調装置 | |
| JP2582462B2 (ja) | 復調器 | |
| KR19990034147A (ko) | 16-큐에이엠 진폭변조 신호의 반송파 복원방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |