JPS5835428B2 - 搬送波再生回路 - Google Patents
搬送波再生回路Info
- Publication number
- JPS5835428B2 JPS5835428B2 JP53164883A JP16488378A JPS5835428B2 JP S5835428 B2 JPS5835428 B2 JP S5835428B2 JP 53164883 A JP53164883 A JP 53164883A JP 16488378 A JP16488378 A JP 16488378A JP S5835428 B2 JPS5835428 B2 JP S5835428B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- carrier wave
- output
- signal
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008929 regeneration Effects 0.000 title claims description 17
- 238000011069 regeneration method Methods 0.000 title claims description 17
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101000595198 Homo sapiens Podocalyxin Proteins 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/14—Preventing false-lock or pseudo-lock of the PLL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、位相同期回路（Ｐｈａｓｅ−ＬｏｃｋｅｄＬ
ｏｏｐ、以下ＰＬＬと略記する）を含む位相変調波の搬
送波再生回路Ｉこ関し、特に疑似引込を除去できる搬送
波再生回路に関するものである。
ｏｏｐ、以下ＰＬＬと略記する）を含む位相変調波の搬
送波再生回路Ｉこ関し、特に疑似引込を除去できる搬送
波再生回路に関するものである。
Ｎ相位相変調波の搬送波再生回路には、種々の方式が知
られているが、多くの場合良好な再生搬送波を得る為に
、所謂ＰＬＬが用いられている。
られているが、多くの場合良好な再生搬送波を得る為に
、所謂ＰＬＬが用いられている。
この場合、しばしば問題となるのがＰＬＬの疑似引込現
象（Ｆａｌｓｅ Ｌｏｃｋ’）、すなわち、入力搬送波
周波数とは異なる周波数で制御ループが位相同期してし
まう現象である。
象（Ｆａｌｓｅ Ｌｏｃｋ’）、すなわち、入力搬送波
周波数とは異なる周波数で制御ループが位相同期してし
まう現象である。
この疑似引込が起こると同期検波復調装置における基準
位相を与える再生搬送波の位相が基準値以外の値に固定
されるのでその基準値と疑似引込位相値との差に起因す
る周波数ビートが復調出力に重畳され、正常な復調動作
か不可能になる。
位相を与える再生搬送波の位相が基準値以外の値に固定
されるのでその基準値と疑似引込位相値との差に起因す
る周波数ビートが復調出力に重畳され、正常な復調動作
か不可能になる。
一般に、この疑似引込の原因は（１）ループ内の遅延時
間が無視し得ない場合と、（２）ループかサンプリング
制御系、若しくはそれと等価な事により起こる場合、と
に分けることができる。
間が無視し得ない場合と、（２）ループかサンプリング
制御系、若しくはそれと等価な事により起こる場合、と
に分けることができる。
多くの場合より大きな影響を与えるのは（２）に起因す
るものである。
るものである。
（１）に起因する現象は、ループ内の遅延時間を十分小
さくすれば避けられる。
さくすれば避けられる。
しかし、（２）に起因するものは、サンプリング制御さ
れていなくとも、Ｎ相位相変調波の場合には程度の差こ
そあれ必ず起こるもので、ループ利得を下げる等、ＰＬ
Ｌ特性の劣化をきたす様な方法でしか避けることが困難
である。
れていなくとも、Ｎ相位相変調波の場合には程度の差こ
そあれ必ず起こるもので、ループ利得を下げる等、ＰＬ
Ｌ特性の劣化をきたす様な方法でしか避けることが困難
である。
一旦、この疑似引込が起こると、それから抜けだすこと
ができないと云う意味で、搬送波再生ループの安定性は
著しく阻害される。
ができないと云う意味で、搬送波再生ループの安定性は
著しく阻害される。
（２）に起因する現象は変調速度（サンプリング周波数
ｆｓ）に結びついた周波送オフセットで発生し、般に、
入力搬送波周波数（ｆｏ’）より士−ｆｓ（ｍ。
ｆｓ）に結びついた周波送オフセットで発生し、般に、
入力搬送波周波数（ｆｏ’）より士−ｆｓ（ｍ。
ｎ：整数、ｍ／ｎ：既約）だけはなれた周波数で疑似引
込が起こる。
込が起こる。
この内、特にＮ相位相変調波に対しては±Ｎ ｆ ｓ
（ｍ：正整数）の周波数オフセットの疑似引込が強く
、更にその内ｍ＝１の場合が最も強い。
（ｍ：正整数）の周波数オフセットの疑似引込が強く
、更にその内ｍ＝１の場合が最も強い。
従って正規引込範囲がこの両隣の疑似引込の影響をうけ
て、狭められたり、極端な場合には、引込範囲が逆転し
てしまったりする。
て、狭められたり、極端な場合には、引込範囲が逆転し
てしまったりする。
これは、多相化或は変調速度の遅い場合に顕著となり必
要な引込範囲がとれずループ設計が著しく阻害される。
要な引込範囲がとれずループ設計が著しく阻害される。
このような疑似引込を避けるために、ＰＬＬの自動位相
制御（Ａｕｔｏｍａ ｔｉｃ Ｐｈａｓｅ Ｃｏｎｔｒ
ｏｌ ：ＡＰＣ）信号をビート検出器等で検出し、この
検出出力にて正規引込と疑似引込とを識別し、ＰＬＬの
電圧制御発振器（ＶＣＯ’）に一定時間掃引電圧を与え
てやり、正規の同期状態に引込むよう制御する方式が考
えられる。
制御（Ａｕｔｏｍａ ｔｉｃ Ｐｈａｓｅ Ｃｏｎｔｒ
ｏｌ ：ＡＰＣ）信号をビート検出器等で検出し、この
検出出力にて正規引込と疑似引込とを識別し、ＰＬＬの
電圧制御発振器（ＶＣＯ’）に一定時間掃引電圧を与え
てやり、正規の同期状態に引込むよう制御する方式が考
えられる。
しかし、この方式は正規弓込時と疑似引込時とをＡＰＣ
信号の雑音レベルを検出して識別する為、入力位相変調
波が厳しい帯域制限（例えばロールオフ整形等）を受け
た多相変調波の場合には、パタンジッタが多く両者の弓
込時の雑音レベル差を識別することは困難である。
信号の雑音レベルを検出して識別する為、入力位相変調
波が厳しい帯域制限（例えばロールオフ整形等）を受け
た多相変調波の場合には、パタンジッタが多く両者の弓
込時の雑音レベル差を識別することは困難である。
また、入力の信号対雑音比（Ｃ／Ｎ’）が悪い場合にも
、安定した検出が行えない。
、安定した検出が行えない。
更には、疑似引込の周波数オフセットの正負を判別でき
ない為、■ＣＯを制御する掃引信号は正負に渡り掃引し
てやらねばならず、引込時間が不必要に長くなり、また
掃引信号を発生する制御回路が複雑でその信頼性が問題
となっていた。
ない為、■ＣＯを制御する掃引信号は正負に渡り掃引し
てやらねばならず、引込時間が不必要に長くなり、また
掃引信号を発生する制御回路が複雑でその信頼性が問題
となっていた。
本発明の目的は、これうの問題を解決し厳しく帯域制限
された多相位相変調波からでも、十分安定な基準搬送波
が得られる搬送波再生回路を提供することにある。
された多相位相変調波からでも、十分安定な基準搬送波
が得られる搬送波再生回路を提供することにある。
本発明によれば、Ｎ（Ｎは２以上の整数）相位相変調さ
れた被変調搬送波を受ける入力端子と制御信号に応答し
て変化する発振周波数を有する■ＣＯと、被変調搬送波
と■ＣＯの出力とを位相比較する第１の位相比較器と、
この第１の位相比較器の出力をＮ逓倍するＮ逓倍器と、
このＮ逓倍器の出力の低周波成分を制御信号として■Ｃ
Ｏに供給するループフィルタと、■ＣＯの出力を前記被
変調搬送波と位相同期した無変調搬送波としてとり出す
出力端子とを含む搬送波再生回路において、前記被変調
搬送波に応答してその被変調波と同期したクロック信号
を生ずるクロック信号発生回路と、Ｎ逓倍器の出力とク
ロック信号とを位相比較する第２の位相比較器と、この
第２の位相比較器の出力の低周波成分を検、出し、■Ｃ
Ｏの発振周波数を制御する制御回路とを含むことを特徴
とする搬送波再生回路が得られる。
れた被変調搬送波を受ける入力端子と制御信号に応答し
て変化する発振周波数を有する■ＣＯと、被変調搬送波
と■ＣＯの出力とを位相比較する第１の位相比較器と、
この第１の位相比較器の出力をＮ逓倍するＮ逓倍器と、
このＮ逓倍器の出力の低周波成分を制御信号として■Ｃ
Ｏに供給するループフィルタと、■ＣＯの出力を前記被
変調搬送波と位相同期した無変調搬送波としてとり出す
出力端子とを含む搬送波再生回路において、前記被変調
搬送波に応答してその被変調波と同期したクロック信号
を生ずるクロック信号発生回路と、Ｎ逓倍器の出力とク
ロック信号とを位相比較する第２の位相比較器と、この
第２の位相比較器の出力の低周波成分を検、出し、■Ｃ
Ｏの発振周波数を制御する制御回路とを含むことを特徴
とする搬送波再生回路が得られる。
以下図面を参照して本発明の詳細な説明する。
第１図は従来のＮ（Ｎは２以上の整数）相位相変調波の
復調装置のブロック図である。
復調装置のブロック図である。
この復調装置における搬送波再生回路には、ベースバン
ドＮ逓倍方式が用いられている。
ドＮ逓倍方式が用いられている。
入力端子１に入力したＮ相位相変調波Ｓ１は、ＶＣＯ１
０３の出力Ｓ。
０３の出力Ｓ。
とこの出力Ｓｏを移相器１２０でπ／２だけ移相した信
号Ｓ′ｏとによって位相比較器１００および１００′に
て同期検波される。
号Ｓ′ｏとによって位相比較器１００および１００′に
て同期検波される。
この同期検波された信号はＮ逓倍器１０１にてＮ逓倍さ
れＡＰＣ信号５ＡＰＯとなる。
れＡＰＣ信号５ＡＰＯとなる。
ＡＰＣ信号５ＡＰＯはループフィルタ１０２にて低域流
液された後、ＶＣＯ１０３に帰還される。
液された後、ＶＣＯ１０３に帰還される。
ＶＣＯ１０３はこの帰還された信号電圧に応答して発振
周波数を変化させ、その出力Ｓｏを位相比較器１００お
よびπ／２移相器１２０に供給する。
周波数を変化させ、その出力Ｓｏを位相比較器１００お
よびπ／２移相器１２０に供給する。
また、位相比較器１００および１００′の出力は符号再
生回路１２１で符号再生され、クロック再生回路１０６
からのクロック信号５ＯＬＫにより読出され、復調出力
Ｓｄとなり出力端子３および３′から出力される。
生回路１２１で符号再生され、クロック再生回路１０６
からのクロック信号５ＯＬＫにより読出され、復調出力
Ｓｄとなり出力端子３および３′から出力される。
さらに、この復調装置ではＰＬＬ１０の疑似引込を避け
るために、Ｎ逓倍器１０１の出力５ＡＰＯをビート検出
器（たとえば包絡線検波器）にてビート検出している。
るために、Ｎ逓倍器１０１の出力５ＡＰＯをビート検出
器（たとえば包絡線検波器）にてビート検出している。
今ＰＬＬ１０が疑似引込状態にあると、（疑似引込の周
波数オフセラ））ＸＮ倍のビート電圧がＡＰＣ信号５Ａ
ＰＣに重畳され、これが雑音成分としてビート検出器１
０４で検出される。
波数オフセラ））ＸＮ倍のビート電圧がＡＰＣ信号５Ａ
ＰＣに重畳され、これが雑音成分としてビート検出器１
０４で検出される。
この検出はある閾値で正規引込時と疑似引込あるいは非
同期時とを識別することにより行なわれ、その結果は制
御回路１０５（たとえばパルス発生器、カウンタ、Ｄ／
Ａ コンバータで構成）に供給される。
同期時とを識別することにより行なわれ、その結果は制
御回路１０５（たとえばパルス発生器、カウンタ、Ｄ／
Ａ コンバータで構成）に供給される。
制御回路１０５はこの供給された信号に基づき対称三角
波等の制御信号を発生させ、その信号にてＶＣＯ１０３
の入力電圧を一定時間掃引する（文献特開昭４８−４８
０５６号公報参照）。
波等の制御信号を発生させ、その信号にてＶＣＯ１０３
の入力電圧を一定時間掃引する（文献特開昭４８−４８
０５６号公報参照）。
なお、一般のＰＬＬｌ０を含む搬送波再生回路は位相比
較器と、ループフィルタと、■ＣＯとを含み、位相比較
器からのＡＰＣ信号により■ＣＯを制御しているが、こ
の機能に注目するのであれば第１図のＰＬＬ１０はＩＦ
信号Ｎ逓信方式あるいは逆変調方式等のものと置換えも
よい。
較器と、ループフィルタと、■ＣＯとを含み、位相比較
器からのＡＰＣ信号により■ＣＯを制御しているが、こ
の機能に注目するのであれば第１図のＰＬＬ１０はＩＦ
信号Ｎ逓信方式あるいは逆変調方式等のものと置換えも
よい。
以上の様に従来の搬送波再生回路は疑似引込の回避する
のに、ＡＰＣ信号５ＡＰＯの雑音レベルを検出して行な
っているので、前述したごとき欠点が生ずる。
のに、ＡＰＣ信号５ＡＰＯの雑音レベルを検出して行な
っているので、前述したごとき欠点が生ずる。
第２図は本発明の実施例のブロック図であり、位相比較
器１００りま省略しであるが第１図の搬送液再生回路に
相邑する。
器１００りま省略しであるが第１図の搬送液再生回路に
相邑する。
第１図と同じ参照数字のブロックは第１図のそれらと同
じ機能を有する。
じ機能を有する。
ＰＬＬ１０が±ｂだけ。
周波数オ、ヤツＦ、−ｃ疑似引込を起こす、と、Ｎ逓倍
器１０１から出力されるＡＰＣ信号には、±ｆｓなるク
ロック周波数成分が含まれる。
器１０１から出力されるＡＰＣ信号には、±ｆｓなるク
ロック周波数成分が含まれる。
従って、このＡＰＣ信号５ＡＰＯと、入力波Ｓｉからク
ロック再生回路１０６’（たとえばＦｌｏｙｄ Ｍ、Ｇ
ａｒｄｎｅｒ著ＰｈａｓｅｌｏｏｋＴｅｃｈｎｉｑｕｅ
ｓ、ＰＰＩ １７−１１９．Ｊｏｈｎ Ｗｉ ｌｅｙ＆
５ｏｎｓ社刊、１９６６）で抽出したクロック信号出力
５ＯＬＫとを位相比較器１０７で、位相比較し、その直
流成分を取出した出力Ｓａには正規引込時、及び＋ｆａ
だけの周波数オフセットでの疑Ｎ 似引込時とで、夫々異なった電圧を検出することが出来
る。
ロック再生回路１０６’（たとえばＦｌｏｙｄ Ｍ、Ｇ
ａｒｄｎｅｒ著ＰｈａｓｅｌｏｏｋＴｅｃｈｎｉｑｕｅ
ｓ、ＰＰＩ １７−１１９．Ｊｏｈｎ Ｗｉ ｌｅｙ＆
５ｏｎｓ社刊、１９６６）で抽出したクロック信号出力
５ＯＬＫとを位相比較器１０７で、位相比較し、その直
流成分を取出した出力Ｓａには正規引込時、及び＋ｆａ
だけの周波数オフセットでの疑Ｎ 似引込時とで、夫々異なった電圧を検出することが出来
る。
クロック信号５ＯＬＫは第１図と同様にＮ逓倍器１０１
の出力から再生してもよい。
の出力から再生してもよい。
次に第２図の動作を計算式で示そう。
入力Ｎ相位相変調波ｓｉ ：Ｖｉ＝Ａｓｉｎ（ωｉ ｔ
＋ｏ（ｔ））但し ωｉ ：搬送波角周波数 〆（ｔ）二ベースバンド位相信号１ 、Ｔｈ（ｔ）−Σ＝ａ ｉＵ（ｔ−１Ｔ）＋＄ａｉ ：
ベースバンドシンボル（Ｏ〜Ｎ−１）Ｕ（。
＋ｏ（ｔ））但し ωｉ ：搬送波角周波数 〆（ｔ）二ベースバンド位相信号１ 、Ｔｈ（ｔ）−Σ＝ａ ｉＵ（ｔ−１Ｔ）＋＄ａｉ ：
ベースバンドシンボル（Ｏ〜Ｎ−１）Ｕ（。
：変復調系インパルスレスポンス再生搬送波Ｓｏ ：
Ｖｏ ＝ Ｂｓ１ｎ ＣＱ）。
Ｖｏ ＝ Ｂｓ１ｎ ＣＱ）。
ｔ＋、ｕ、１ω０＝発振角周波数
ＡＰＣ信号５ＡＰＯ：ＶＡＰＯ＝Ｃ：ｃｏｓ ＣＮＬ句
ｔ＋Ｎ揮〕但し と切＝ω、−ω０．単９６（０−〆故
に、ＣＬＫ信号とＡＰＣ信号との位相を調整してθ＝Ｏ
又はπと選ぶ事により、信号Ｓａには、正規引込時、及
び＋４互での疑似引込の夫々に対−二ニΔニー してＯ及び士Ｂ ｓｔｎ （Ｎ△Ｆ〕の３値が対応し、
それらを識別することで、正負の極性まで含め、正規引
込と、疑似引込とを区別できる。
ｔ＋Ｎ揮〕但し と切＝ω、−ω０．単９６（０−〆故
に、ＣＬＫ信号とＡＰＣ信号との位相を調整してθ＝Ｏ
又はπと選ぶ事により、信号Ｓａには、正規引込時、及
び＋４互での疑似引込の夫々に対−二ニΔニー してＯ及び士Ｂ ｓｔｎ （Ｎ△Ｆ〕の３値が対応し、
それらを識別することで、正負の極性まで含め、正規引
込と、疑似引込とを区別できる。
位相比較器１０７の、この出力Ｓａは、制御回路１０８
内で３値識別が行なわれ、疑似引込時には正規のＡＰＣ
ループ１０とは別に、制御回路１０８よりの制御信号Ｓ
ｅとしてＶＣＯ１０３に供給される。
内で３値識別が行なわれ、疑似引込時には正規のＡＰＣ
ループ１０とは別に、制御回路１０８よりの制御信号Ｓ
ｅとしてＶＣＯ１０３に供給される。
制御信号Ｓｅに依り、強制的にＶＣＯ１０３の発振周波
数は正規引込側に変化させられ、疑似引込から脱却し正
規引込範囲に入る。
数は正規引込側に変化させられ、疑似引込から脱却し正
規引込範囲に入る。
こうして実質的に正規引込範囲を拡げることができる。
第３図は、本発明の位相比較器１０７、制御回路１０８
の具体的な実施例である。
の具体的な実施例である。
ＡＰＣ信号５ＡＰＯと再生クロック信号５ＯＬＫはミキ
サーＭＩＸＥＲＣ位相比較されその出力は簡単なＲＣフ
ィルタ１０９でろ波され、直流増幅器１１０にて増幅さ
れる。
サーＭＩＸＥＲＣ位相比較されその出力は簡単なＲＣフ
ィルタ１０９でろ波され、直流増幅器１１０にて増幅さ
れる。
出力Ｓａは正規引込時Ｏボルト、±５
−Ｎ−での疑似引込時士■ボルトとなる。
ダイオード×１，２からなる制御回路１０８は、正規引
込時、高インピーダンスとなり、通常の搬送波再生回路
に何らの影響を与えないが、疑似引込時には、ダイオー
ド×１又は×２が低インピーダンスとなりＡＰＣ信号に
あるバイアスを与える。
込時、高インピーダンスとなり、通常の搬送波再生回路
に何らの影響を与えないが、疑似引込時には、ダイオー
ド×１又は×２が低インピーダンスとなりＡＰＣ信号に
あるバイアスを与える。
この人ＰＣ信号、９ＡＰＯへのバイアスの極性を周期側
に選べばループは疑似引込から強制的にはずされ、かつ
同期側に振られて正規引込範囲を拡げられることになる
。
に選べばループは疑似引込から強制的にはずされ、かつ
同期側に振られて正規引込範囲を拡げられることになる
。
制御信号Ｓｅはループフィルタ１０２に入力されている
が、第２図のとと＜ＶＣＯ１０３に直接人力しても良い
。
が、第２図のとと＜ＶＣＯ１０３に直接人力しても良い
。
本例は制御回路として最も簡単な一例を示したにすぎず
、他の変形は種々考えられる。
、他の変形は種々考えられる。
たとえば、更に確実な引込を期する為に、制御回路１０
８に疑似引込時ＶＣＯ１０３を制御する制御信号Ｓｃを
ループの時定数できまる時間以上保持する回路を追加し
て、正規同期範囲（ロックレンジまたはホールドインレ
ンジ）まで同期範囲を拡げることも可能である。
８に疑似引込時ＶＣＯ１０３を制御する制御信号Ｓｃを
ループの時定数できまる時間以上保持する回路を追加し
て、正規同期範囲（ロックレンジまたはホールドインレ
ンジ）まで同期範囲を拡げることも可能である。
このように、疑似引込時のＡＰＣ信号５ＡＰＣに現われ
るクロック成分と別に抽出したクロック信号５ＯＬＫと
の位相を比較しているので、検出が確実で多相化或は帯
域制限の厳しい変調波からでも実用上十分な識別感度を
持つ制御ループが得られる。
るクロック成分と別に抽出したクロック信号５ＯＬＫと
の位相を比較しているので、検出が確実で多相化或は帯
域制限の厳しい変調波からでも実用上十分な識別感度を
持つ制御ループが得られる。
また、疑似引込の周波数オフセットの極性をも検出でき
るので、不要な方向の制限がなくなり引込時間を短縮す
ることができる。
るので、不要な方向の制限がなくなり引込時間を短縮す
ることができる。
更に、必要ならば、ＡＰＣ信号５ＡＰＣ或は、位相比較
出力Ｓａをクロック信号５ＯＬＫでサンプリングするこ
とにより、識別感度を向上させることも可能である。
出力Ｓａをクロック信号５ＯＬＫでサンプリングするこ
とにより、識別感度を向上させることも可能である。
以上説明した様に、本発明は通常の搬送波再生回路に簡
単な回路を附加する事により、疑似引込状態を避は正規
引込幅を拡げることができ、しかも厳しい帯域制限下並
びに多相時更には入力信号対雑音比が悪い場合にも、十
分安定な再生機能を有するので、本来の搬送波再生回路
の設計の自由度が大幅に緩和されると云う利点かある。
単な回路を附加する事により、疑似引込状態を避は正規
引込幅を拡げることができ、しかも厳しい帯域制限下並
びに多相時更には入力信号対雑音比が悪い場合にも、十
分安定な再生機能を有するので、本来の搬送波再生回路
の設計の自由度が大幅に緩和されると云う利点かある。
第１図は従来の搬送波再生回路のブロック図、第２図は
本発明の実施例のブロック図、第３図は本発明の要部の
実施例の回路図である。 なお、図に於て、 Ｓｉ・・・・・・入力Ｎ相位相変調波、ｓＡＰ Ｏ・・
曲ＡＰＣ信号、Ｓｏ・・・・・・再生搬送波、５ＣＬＫ
・・・・・・再生クロック信号、Ｓａ・・・・・・位相
比較出力、Ｓｃ・・・・・・！１１信号を示す。 また、°１・・・・・・変調波入力端子、２・・・・・
・再生搬送波出力端子、３ 、３’・・・・・・データ
出力端子、１０・・・・・・通常の搬送波再生用のＰＬ
Ｌ。 １［）０，１００’・・・・・・位相比較器、１０１・
・・・・・ベースバンドＮ逓倍器、１０２・・・・・・
ループフィルタ、１０３・・・・・・電圧制御発振器、
１０４・・・・・・ビート検出器、１０５・・・・・・
制御回路、１０６，１０６’・・・・・・クロック再生
回路、１０７・・・・・・位相比較器、１０８・・・・
・・制御回路、１０９・・・・・・ＲＣフィルタ、１１
０・・・・・・直流増幅器、１２０・・・・・・π／２
位相推移器、１２１・・・・・・符号再生回路を示す。
本発明の実施例のブロック図、第３図は本発明の要部の
実施例の回路図である。 なお、図に於て、 Ｓｉ・・・・・・入力Ｎ相位相変調波、ｓＡＰ Ｏ・・
曲ＡＰＣ信号、Ｓｏ・・・・・・再生搬送波、５ＣＬＫ
・・・・・・再生クロック信号、Ｓａ・・・・・・位相
比較出力、Ｓｃ・・・・・・！１１信号を示す。 また、°１・・・・・・変調波入力端子、２・・・・・
・再生搬送波出力端子、３ 、３’・・・・・・データ
出力端子、１０・・・・・・通常の搬送波再生用のＰＬ
Ｌ。 １［）０，１００’・・・・・・位相比較器、１０１・
・・・・・ベースバンドＮ逓倍器、１０２・・・・・・
ループフィルタ、１０３・・・・・・電圧制御発振器、
１０４・・・・・・ビート検出器、１０５・・・・・・
制御回路、１０６，１０６’・・・・・・クロック再生
回路、１０７・・・・・・位相比較器、１０８・・・・
・・制御回路、１０９・・・・・・ＲＣフィルタ、１１
０・・・・・・直流増幅器、１２０・・・・・・π／２
位相推移器、１２１・・・・・・符号再生回路を示す。
Claims (1)
- Ｉ Ｎ（Ｎは２以上の整数）相位相変調された被変調
搬送波を受ける入力端子と、制御信号に応答して変化す
る発振周波数を有する電圧制御発振器と、前記被変調搬
送波と前記電圧制御発振器の出力とを位相比較する第１
の位相比較器と、この第１の位相比較器の出力をＮ逓倍
するＮ逓倍器と、このＮ逓倍器の出力の低周波成分を前
記制御信号として前記電圧制御発振器に供給するループ
フィルタと、前記電圧制御発振器の出力を前記被変調搬
送波と位相同期した無変調搬送波としてとり出す出力端
子とを含む搬送波再生回路において、前記被変調搬送波
に応答してその被変調波と同期したクロック信号を生ず
るクロック信号発生回路と、前記Ｎ逓倍器の出力と前記
クロック信号とを位相比較する第２の位相比較器と、こ
の第２の位相比較器の出力の低周波成分を検出し前記電
圧制御発振器の発振周波数を制御する制御回路とを含む
ことを特徴とする搬送波再生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53164883A JPS5835428B2 (ja) | 1978-12-27 | 1978-12-27 | 搬送波再生回路 |
| IT7928373A IT1209166B (it) | 1978-12-27 | 1979-12-21 | Apparecchiatura di recupero di portante per onde modulate in fase. |
| CA342,566A CA1128613A (en) | 1978-12-27 | 1979-12-24 | Carrier recovery apparatus |
| US06/108,249 US4297650A (en) | 1978-12-27 | 1979-12-27 | Phase locked loop carrier recovery circuit with false lock prevention |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53164883A JPS5835428B2 (ja) | 1978-12-27 | 1978-12-27 | 搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5590166A JPS5590166A (en) | 1980-07-08 |
| JPS5835428B2 true JPS5835428B2 (ja) | 1983-08-02 |
Family
ID=15801705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53164883A Expired JPS5835428B2 (ja) | 1978-12-27 | 1978-12-27 | 搬送波再生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4297650A (ja) |
| JP (1) | JPS5835428B2 (ja) |
| CA (1) | CA1128613A (ja) |
| IT (1) | IT1209166B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59164918U (ja) * | 1983-04-21 | 1984-11-05 | ソニー株式会社 | ビデオ信号及びデイジタル信号の再生装置 |
| US4574254A (en) * | 1984-05-24 | 1986-03-04 | At&T Bell Laboratories | Phase-lock loop circuit providing very fast acquisition time |
| US4713630A (en) * | 1986-07-29 | 1987-12-15 | Communications Satellite Corporation | BPSK Costas-type PLL circuit having false lock prevention |
| US4769691A (en) * | 1987-03-02 | 1988-09-06 | Rca Licensing Corporation | Burst locked oscillator with side-lock protection |
| JPH0720249B2 (ja) * | 1987-09-10 | 1995-03-06 | 三洋電機株式会社 | Ｐｌｌ回路 |
| US4988955A (en) * | 1989-02-17 | 1991-01-29 | Kabushiki Kaisha Toshiba | Phase-locked loop apparatus |
| ES2108631B1 (es) * | 1995-03-31 | 1998-07-01 | Alcatel Standard Electrica | Recuperador de reloj de datos. |
| JP2000278344A (ja) * | 1999-03-25 | 2000-10-06 | Sanyo Electric Co Ltd | 疑似ロック検出システム |
| US8014724B2 (en) | 1999-10-21 | 2011-09-06 | Broadcom Corporation | System and method for signal limiting |
| US6801092B1 (en) * | 2003-04-08 | 2004-10-05 | Broadcom Corp. | Phase locked loop that avoids false locking |
| JP2002158582A (ja) * | 2000-11-20 | 2002-05-31 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
| US6617932B2 (en) * | 2001-08-27 | 2003-09-09 | Axe, Inc. | System and method for wide dynamic range clock recovery |
| US20030039013A1 (en) * | 2001-08-27 | 2003-02-27 | Jones David J. | Dynamic dispersion compensation in high-speed optical transmission systems |
| CN1947397B (zh) * | 2004-03-22 | 2010-06-16 | 汤姆森许可公司 | 在通信系统中载波恢复时使用的方法和设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3768030A (en) * | 1972-05-08 | 1973-10-23 | Motorola Inc | Automatic signal acquisition means for phase-lock loop with anti- sideband lock protection |
| US4000476A (en) * | 1974-12-19 | 1976-12-28 | Digital Communications Corporation | Phase locked loop with circuit for preventing sidelock |
-
1978
- 1978-12-27 JP JP53164883A patent/JPS5835428B2/ja not_active Expired
-
1979
- 1979-12-21 IT IT7928373A patent/IT1209166B/it active
- 1979-12-24 CA CA342,566A patent/CA1128613A/en not_active Expired
- 1979-12-27 US US06/108,249 patent/US4297650A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| IT1209166B (it) | 1989-07-10 |
| US4297650A (en) | 1981-10-27 |
| CA1128613A (en) | 1982-07-27 |
| JPS5590166A (en) | 1980-07-08 |
| IT7928373A0 (it) | 1979-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JP2557426B2 (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| JPS6347182B2 (ja) | ||
| US4628271A (en) | Differential phase shift keying demodulator | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPS60203045A (ja) | 位相同期検波復調器 | |
| JPS644386B2 (ja) | ||
| JP3377057B2 (ja) | 位相同期回路 | |
| JPS6025938B2 (ja) | 基準搬送波再生回路における擬似引込回避回路 | |
| JP2000183731A (ja) | 位相比較回路 | |
| US5881111A (en) | Frequency sweep circuit | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JP2650556B2 (ja) | 同期型スペクトル拡散変調復調装置 | |
| JP3522673B2 (ja) | クロック再生回路 | |
| JPH07177194A (ja) | 復調回路 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JPS61196618A (ja) | 位相同期ル−プ回路 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| JPH0448031Y2 (ja) | ||
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPS6347183B2 (ja) |