JPH06216769A - Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 - Google Patents
Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路Info
- Publication number
- JPH06216769A JPH06216769A JP5021998A JP2199893A JPH06216769A JP H06216769 A JPH06216769 A JP H06216769A JP 5021998 A JP5021998 A JP 5021998A JP 2199893 A JP2199893 A JP 2199893A JP H06216769 A JPH06216769 A JP H06216769A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- synchronization
- controlled oscillator
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 電圧制御発振器（ＶＣＯ）の温度ドリフトに
よる発振周波数偏差がある場合でも同期引込みが可能な
ＰＬＬループを有するデジタル復調回路を提供する。 【構成】 入力変調波を電圧制御発振器（ＶＣＯ）より
の互いに９０°位相の異なる発振信号による２つの同期
検波器によって検波し、その検波信号を多値識別判定
し、再生（復調）データとして出力すると共に、上記検
波信号の配置が正規位置よりずれた場合の誤差信号に従
って上記電圧制御発振器を制御して位相同期を行うＰＬ
Ｌループを有するデジタル復調回路であって、上記同期
が取れているか否かを検出する同期判定回路と、上記同
期判定回路よりの判定結果に従って上記同期が取れてい
ない場合にのみノコギリ波電圧を出力する電圧スイープ
回路と、上記電圧スイープ回路より出力されたノコギリ
波電圧を上記誤差信号に加算する加算器とを具備する。
よる発振周波数偏差がある場合でも同期引込みが可能な
ＰＬＬループを有するデジタル復調回路を提供する。 【構成】 入力変調波を電圧制御発振器（ＶＣＯ）より
の互いに９０°位相の異なる発振信号による２つの同期
検波器によって検波し、その検波信号を多値識別判定
し、再生（復調）データとして出力すると共に、上記検
波信号の配置が正規位置よりずれた場合の誤差信号に従
って上記電圧制御発振器を制御して位相同期を行うＰＬ
Ｌループを有するデジタル復調回路であって、上記同期
が取れているか否かを検出する同期判定回路と、上記同
期判定回路よりの判定結果に従って上記同期が取れてい
ない場合にのみノコギリ波電圧を出力する電圧スイープ
回路と、上記電圧スイープ回路より出力されたノコギリ
波電圧を上記誤差信号に加算する加算器とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は、データ通信におけるデ
ジタル復調回路に関し、特に、ＰＬＬ回線を有し、ＰＬ
Ｌ回路の同期がはずれた場合に迅速な同期引込みが可能
なデジタル復調回路に関する。
ジタル復調回路に関し、特に、ＰＬＬ回線を有し、ＰＬ
Ｌ回路の同期がはずれた場合に迅速な同期引込みが可能
なデジタル復調回路に関する。
【０００２】
【従来技術】一般に、ＰＳＫ、ＭＳＫ、ＧＭＳＫ（ガウ
シャンフィルタを用いたＭＳＫ）等の変調方式における
デジタル復調回路にはＰＬＬループの電圧制御発振器
（ＶＣＯ）を用いて入力変調波のキャリア再生を行う同
期検波回路が用いられる。この復調回路はコスタス形復
調回路と呼ばれ、入力変調波を互いに９０°位相の異な
る発振信号により２つの同期検波器によって検波し、そ
の検波された信号が多値識別判定され、再生データとし
て出力されると共に、上記検波信号の配置が正規位置よ
りずれた場合の誤差信号に従って上記ＶＣＯが制御され
て位相同期が行われる様になっている。
シャンフィルタを用いたＭＳＫ）等の変調方式における
デジタル復調回路にはＰＬＬループの電圧制御発振器
（ＶＣＯ）を用いて入力変調波のキャリア再生を行う同
期検波回路が用いられる。この復調回路はコスタス形復
調回路と呼ばれ、入力変調波を互いに９０°位相の異な
る発振信号により２つの同期検波器によって検波し、そ
の検波された信号が多値識別判定され、再生データとし
て出力されると共に、上記検波信号の配置が正規位置よ
りずれた場合の誤差信号に従って上記ＶＣＯが制御され
て位相同期が行われる様になっている。
【０００３】しかしながら、上記従来のコスタス形復調
回路においては、上記ＶＣＯの温度ドリフトによる発振
周波数偏差などにより、搬送波の送信キャリア周波数と
上記ＶＣＯの中心周波数とが大きくずれてしまい、ＰＬ
Ｌループのロックインレンジから外れてしまう場合があ
り、この結果、同期引込みができなくなり、同期がとれ
ず復調が不可能となる問題があった。上記問題を回避す
るためには、温度特性の良い高価なＶＣＸＯを使用する
必要があり、製造コストが大きく上昇する。また、同期
可能な周波数偏差は送信スペクトラム帯域に依存するた
め、同期検波回路のＰＬＬループにおいて、ループゲイ
ンを上げるだけでは対処できない問題もあった。
回路においては、上記ＶＣＯの温度ドリフトによる発振
周波数偏差などにより、搬送波の送信キャリア周波数と
上記ＶＣＯの中心周波数とが大きくずれてしまい、ＰＬ
Ｌループのロックインレンジから外れてしまう場合があ
り、この結果、同期引込みができなくなり、同期がとれ
ず復調が不可能となる問題があった。上記問題を回避す
るためには、温度特性の良い高価なＶＣＸＯを使用する
必要があり、製造コストが大きく上昇する。また、同期
可能な周波数偏差は送信スペクトラム帯域に依存するた
め、同期検波回路のＰＬＬループにおいて、ループゲイ
ンを上げるだけでは対処できない問題もあった。
【０００４】
【目的】本発明は上記事情に鑑みてなされたものであっ
て、電圧制御発振器（ＶＣＯ）の温度ドリフトによる発
振周波数偏差がある場合でも同期引込みが可能なＰＬＬ
ループを有するデジタル復調回路を提供することを目的
とする。
て、電圧制御発振器（ＶＣＯ）の温度ドリフトによる発
振周波数偏差がある場合でも同期引込みが可能なＰＬＬ
ループを有するデジタル復調回路を提供することを目的
とする。
【０００５】
【発明の概要】上記目的を達成するため、本発明は、入
力変調波を電圧制御発振器よりの互いに９０°位相の異
なる発振信号による２つの同期検波器によって検波し、
その検波信号を多値識別判定し、再生（復調）データと
して出力すると共に、上記検波信号の配置が正規位置よ
りずれた場合の誤差信号に従って上記電圧制御発振器を
制御して位相同期を行うＰＬＬループを有するデジタル
復調回路であって、上記同期が取れているか否かを検出
する同期判定回路と、上記同期判定回路よりの判定結果
に従って上記同期が取れていない場合にのみノコギリ波
電圧を出力する電圧スイープ回路と、上記電圧スイープ
回路より出力されたノコギリ波電圧を上記誤差信号に加
算する加算器とを具備することを特徴とする。
力変調波を電圧制御発振器よりの互いに９０°位相の異
なる発振信号による２つの同期検波器によって検波し、
その検波信号を多値識別判定し、再生（復調）データと
して出力すると共に、上記検波信号の配置が正規位置よ
りずれた場合の誤差信号に従って上記電圧制御発振器を
制御して位相同期を行うＰＬＬループを有するデジタル
復調回路であって、上記同期が取れているか否かを検出
する同期判定回路と、上記同期判定回路よりの判定結果
に従って上記同期が取れていない場合にのみノコギリ波
電圧を出力する電圧スイープ回路と、上記電圧スイープ
回路より出力されたノコギリ波電圧を上記誤差信号に加
算する加算器とを具備することを特徴とする。
【０００６】
【実施例】以下、本発明を図示した実施例に基づいて説
明する。図１は本発明によるデジタル復調回路の一実施
例を示す構成図である。
明する。図１は本発明によるデジタル復調回路の一実施
例を示す構成図である。
【０００７】図１において、このデジタル復調回路は、
電圧制御回路（ＶＣＯ）１の出力を分岐し、一方は９０
°移相器２を介し他方は直接に第１および第２の乗算器
３、４に入力する。これらの出力は第１および第２のロ
ーパスフィルタ５、６と、上記同期検波器によって検波
された信号（搬送波）の波形整形を行うための第１およ
び第２のコンパレータ７、８を介して、上記第１データ
再生クロック再生回路９に入力する。また、同時に上記
２つのローパスフィルタ５、６の出力は第３の乗算器１
０にて混合され、ループフィルタ１１及び加算器を経て
前記ＶＣＯの制御電圧端子に供給されている。
電圧制御回路（ＶＣＯ）１の出力を分岐し、一方は９０
°移相器２を介し他方は直接に第１および第２の乗算器
３、４に入力する。これらの出力は第１および第２のロ
ーパスフィルタ５、６と、上記同期検波器によって検波
された信号（搬送波）の波形整形を行うための第１およ
び第２のコンパレータ７、８を介して、上記第１データ
再生クロック再生回路９に入力する。また、同時に上記
２つのローパスフィルタ５、６の出力は第３の乗算器１
０にて混合され、ループフィルタ１１及び加算器を経て
前記ＶＣＯの制御電圧端子に供給されている。
【０００８】そして、本発明に従うデジタル復調回路
は、さらに、上記データ再生クロック再生回路９よりの
復調データを監視することによって同期がとれたか否か
を判定する同期判定回路１２と、上記同期判定回路１２
よりの判定結果に従って、同期が取れていない場合にの
み図２に示す如きノコギリ波電圧を出力する電圧スイー
プ回路１３と、上記電圧スイープ回路１３よりのノコギ
リ波電圧を備え、上記ループフィルタ１１よりの誤差信
号を加算器１４によって加算して上記ＶＣＯ１へ供給す
るように構成されている。
は、さらに、上記データ再生クロック再生回路９よりの
復調データを監視することによって同期がとれたか否か
を判定する同期判定回路１２と、上記同期判定回路１２
よりの判定結果に従って、同期が取れていない場合にの
み図２に示す如きノコギリ波電圧を出力する電圧スイー
プ回路１３と、上記電圧スイープ回路１３よりのノコギ
リ波電圧を備え、上記ループフィルタ１１よりの誤差信
号を加算器１４によって加算して上記ＶＣＯ１へ供給す
るように構成されている。
【０００９】上記構成のデジタル復調回路によれば、ま
ず入力された図示を省略した回路によって中間周波数に
変換され、そのＩＦ信号がハイブリッド回路Ｈにて分岐
され、上記ＶＣＯ１から出力され互いに９０°位相を異
ならせたＩＦ周波と同一の発振信号により２つの同期検
波器によって夫々検波される。その検波された信号は両
者の周波数又は位相差に応じた電圧波形となり、多値識
別判定され再生（復調）データとして出力されると共
に、上記検波信号とＶＣＯの出力信号との位相がずれた
場合両ＬＰＦ出力の合成値が所定値からずれるからその
値が所定値になるように上記ＶＣＯ１が制御されて位相
同期が行われる様になっている。そして、上記同期判定
回路１２によって同期がとれているか否か、即ちＰＬＬ
がロックインしているかが判定され、同期がとれていな
い場合、即ちロックイン状態にのみ、上記電圧スイープ
回路１３より図２に示す如きノコギリ波が加算器１４に
よってループフィルタ１１の出力に加算されて上記電圧
制御発振器（ＶＣＯ）１へ供給される様になっている。
そのため、上記ＶＣＯ１よりの発振周波数が揺さぶら
れ、強制的にロックインレベルに引込まれる。従って、
上記ＶＣＯ１の温度ドリフトによる発振周波数偏差など
により搬送波の送信キャリア周波数と上記ＶＣＯ１の中
心周波数とが大きくずれてしまい、ＰＬＬループのロッ
クインレベルから外れてしまった場合にも、確実に同期
を取ることが出来る。なお、上記同期判定回路１２とし
ては種々のものが考えられるが、具体的構成としては、
例えば図３に示す様な回路構成が考えられる。図３に示
す同期判定回路は、データ再生クロック再生回路９から
出力されるデータＩと、データＱのＥＸ−ＯＲを求め、
この出力を２つのフリップ・フロップ回路のセット、リ
セット夫々に供給し、両フリップ・フロップ回路の出力
のＮＡＮＤ出力を得る。このＮＡＮＤ出力によってワン
ショットマルチ回路を駆動させ、狭パルス発生回路を介
してＡＮＤゲートの一方の入力端に供給すると共に、他
方入力端には前記ワンショットマルチ出力をデジタルＰ
ＬＬ回路を経て入力する。
ず入力された図示を省略した回路によって中間周波数に
変換され、そのＩＦ信号がハイブリッド回路Ｈにて分岐
され、上記ＶＣＯ１から出力され互いに９０°位相を異
ならせたＩＦ周波と同一の発振信号により２つの同期検
波器によって夫々検波される。その検波された信号は両
者の周波数又は位相差に応じた電圧波形となり、多値識
別判定され再生（復調）データとして出力されると共
に、上記検波信号とＶＣＯの出力信号との位相がずれた
場合両ＬＰＦ出力の合成値が所定値からずれるからその
値が所定値になるように上記ＶＣＯ１が制御されて位相
同期が行われる様になっている。そして、上記同期判定
回路１２によって同期がとれているか否か、即ちＰＬＬ
がロックインしているかが判定され、同期がとれていな
い場合、即ちロックイン状態にのみ、上記電圧スイープ
回路１３より図２に示す如きノコギリ波が加算器１４に
よってループフィルタ１１の出力に加算されて上記電圧
制御発振器（ＶＣＯ）１へ供給される様になっている。
そのため、上記ＶＣＯ１よりの発振周波数が揺さぶら
れ、強制的にロックインレベルに引込まれる。従って、
上記ＶＣＯ１の温度ドリフトによる発振周波数偏差など
により搬送波の送信キャリア周波数と上記ＶＣＯ１の中
心周波数とが大きくずれてしまい、ＰＬＬループのロッ
クインレベルから外れてしまった場合にも、確実に同期
を取ることが出来る。なお、上記同期判定回路１２とし
ては種々のものが考えられるが、具体的構成としては、
例えば図３に示す様な回路構成が考えられる。図３に示
す同期判定回路は、データ再生クロック再生回路９から
出力されるデータＩと、データＱのＥＸ−ＯＲを求め、
この出力を２つのフリップ・フロップ回路のセット、リ
セット夫々に供給し、両フリップ・フロップ回路の出力
のＮＡＮＤ出力を得る。このＮＡＮＤ出力によってワン
ショットマルチ回路を駆動させ、狭パルス発生回路を介
してＡＮＤゲートの一方の入力端に供給すると共に、他
方入力端には前記ワンショットマルチ出力をデジタルＰ
ＬＬ回路を経て入力する。
【００１０】更に、このＡＮＤゲート出力は積分回路に
より直流化し、レベル比較器において所定の基準電圧と
比較し、上述したコスタスループが同期状態にある時に
はレベル比較器から同電位を、また非同期状態では低電
圧を発生するものである。
より直流化し、レベル比較器において所定の基準電圧と
比較し、上述したコスタスループが同期状態にある時に
はレベル比較器から同電位を、また非同期状態では低電
圧を発生するものである。
【００１１】この回路から低電圧が発生すると、上述し
た電圧スイープ回路を駆動し、ノコギリ波を発生してＶ
ＣＯ制御電圧に加算することによって同期促進を図る。
た電圧スイープ回路を駆動し、ノコギリ波を発生してＶ
ＣＯ制御電圧に加算することによって同期促進を図る。
【００１２】
【発明の効果】本発明は、以上説明した様に、ＰＬＬル
ープを有するデジタル復調回路において、検波信号の配
置が正規位置よりずれて同期が取れない場合に電圧制御
発振器（ＶＣＯ）を制御する誤差信号にノコギリ波電圧
を加算して強制的にロックインレベルに引込む様にした
ので、コストを大きく上げることなく確実に同期を取る
ことが出来る。
ープを有するデジタル復調回路において、検波信号の配
置が正規位置よりずれて同期が取れない場合に電圧制御
発振器（ＶＣＯ）を制御する誤差信号にノコギリ波電圧
を加算して強制的にロックインレベルに引込む様にした
ので、コストを大きく上げることなく確実に同期を取る
ことが出来る。
【図１】本発明によるデジタル復調回路の一実施例を示
す構成図である。
す構成図である。
【図２】図１に示す電圧スイープ回路よりのノコギリ波
を示す波形図である。
を示す波形図である。
【図３】図１に示す同期判定回路の具体的な回路図であ
る。
る。
１………電圧制御発振器（ＶＣＯ） ２………９０°移相器 ３、４………第１および第２の乗算器 ５、６………第１および第２のローパスフィルタ ７、８………第１および第２のコンパレータ ９………データ再生クロック再生回路 １０………第３の乗算器 １１………ループフィルタ １２………同期判定回路 １３………電圧スイープ回路 １４………加算器
Claims (2)
- 【請求項１】 少なくとも位相比較器、ローパスフィル
タ、電圧制御発振器及び基準信号入力手段をもったＰＬ
Ｌ回路において、同期はずれ検出手段と、ノコギリ波電
圧発生手段と、上記電圧制御発振器の制御電圧にノコギ
リ波電圧を加算する手段とを備え、ＰＬＬの同期はずれ
の時に上記ノコギリ波電圧を上記電圧制御発振器の制御
電圧に加算することによって同期捕捉を行うことを特徴
とするＰＬＬ回路。 - 【請求項２】 入力変調波を互いに９０°位相の異なる
電圧制御発振器よりの発振信号を入力した２つの同期検
波器によって検波し、その検波信号を多値識別判定し、
再生データとして出力すると共に、上記入力変調波と電
圧制御発振器出力の位相が所定の関係になるように上記
電圧制御発振器を制御して位相同期を行うＰＬＬループ
を有するデジタル復調回路であって、上記同期が取れて
いるか否かを検出する同期判定手段と、上記同期判定手
段よりの判定結果に従って上記同期が取れていない場合
にのみノコギリ波電圧を出力する電圧スイープ手段と、
上記電圧スイープ手段より出力されたノコギリ波電圧を
上記誤差信号に加算する加算手段とを具備することを特
徴とするＰＬＬ回路を有するデジタル復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021998A JPH06216769A (ja) | 1993-01-14 | 1993-01-14 | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021998A JPH06216769A (ja) | 1993-01-14 | 1993-01-14 | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216769A true JPH06216769A (ja) | 1994-08-05 |
Family
ID=12070693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021998A Pending JPH06216769A (ja) | 1993-01-14 | 1993-01-14 | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216769A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2310091A (en) * | 1996-02-06 | 1997-08-13 | Nec Corp | Frequency control circuit |
| US5686868A (en) * | 1995-06-29 | 1997-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having VCO coupled through capacitance and buffer circuits |
| US6272312B1 (en) | 1998-01-12 | 2001-08-07 | Alps Electric Co., Ltd. | Satellite broadcasting receiving tuner which inhibits interference caused by satellite broadcast signals having one octave higher frequency band |
| JP2008219727A (ja) * | 2007-03-07 | 2008-09-18 | Yokogawa Electric Corp | 復調装置 |
-
1993
- 1993-01-14 JP JP5021998A patent/JPH06216769A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686868A (en) * | 1995-06-29 | 1997-11-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having VCO coupled through capacitance and buffer circuits |
| GB2310091A (en) * | 1996-02-06 | 1997-08-13 | Nec Corp | Frequency control circuit |
| US6272312B1 (en) | 1998-01-12 | 2001-08-07 | Alps Electric Co., Ltd. | Satellite broadcasting receiving tuner which inhibits interference caused by satellite broadcast signals having one octave higher frequency band |
| JP2008219727A (ja) * | 2007-03-07 | 2008-09-18 | Yokogawa Electric Corp | 復調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336500A (en) | MSK Demodulator frequency acquistion apparatus and method | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| JP2932861B2 (ja) | 位相同期検出回路 | |
| JPH0449822B2 (ja) | ||
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| US6160860A (en) | Phase-locked loop (PLL) circuit containing a frequency detector for improved frequency acquisition | |
| JPS644386B2 (ja) | ||
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| EP0709992B1 (en) | Costas loop | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH05167629A (ja) | 疑似ロック検出回路 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| JP2582462B2 (ja) | 復調器 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JP3396047B2 (ja) | 受信装置 | |
| JPH0715482A (ja) | 自動周波数制御装置 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JP3427408B2 (ja) | クロック再生回路 | |
| JP2943625B2 (ja) | 搬送波再生方式 | |
| JPH05207078A (ja) | Ｍｓｋ復調回路 | |
| JPS5818821B2 (ja) | Ｐｓｋ信号の搬送波同期方式 | |
| JPH0774628A (ja) | Ｐｌｌ回路 | |
| JPH03198554A (ja) | 搬送波再生用位相同期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040823 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Effective date: 20051212 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060228 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100331 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120331 |
|
| LAPS | Cancellation because of no payment of annual fees |