JP2582462B2 - 復調器 - Google Patents
復調器Info
- Publication number
- JP2582462B2 JP2582462B2 JP2145434A JP14543490A JP2582462B2 JP 2582462 B2 JP2582462 B2 JP 2582462B2 JP 2145434 A JP2145434 A JP 2145434A JP 14543490 A JP14543490 A JP 14543490A JP 2582462 B2 JP2582462 B2 JP 2582462B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- loop
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は復調器に関し、特に、無変調部をプリアンブ
ルとしてもつバースト信号（搬送波をQPSK変調した変調
波）を復調する復調器に関する。
ルとしてもつバースト信号（搬送波をQPSK変調した変調
波）を復調する復調器に関する。
復調器では、通常、搬送波の位相再生に位相同期ルー
プ（Phase Locked Loop;以下、PLLと略す。）を用い
る。通常のPLLでは搬送波周波数オフセットが大きく、
引き込みに時間がかかり過ぎる。
プ（Phase Locked Loop;以下、PLLと略す。）を用い
る。通常のPLLでは搬送波周波数オフセットが大きく、
引き込みに時間がかかり過ぎる。
PSK変調されたバースト信号の先頭にプリアブル信号
を有する搬送波に対して、従来の復調器では、周波数引
き込みを１次のPLLで行った後、２次のPLLに切り替え、
定常位相誤差を圧縮している。
を有する搬送波に対して、従来の復調器では、周波数引
き込みを１次のPLLで行った後、２次のPLLに切り替え、
定常位相誤差を圧縮している。
以下、第４図を参照して、従来の復調器について説明
する。
する。
従来の復調器は、後述する制御電圧CV′で制御された
再生搬送波RCを発生する電圧制御発振器11を有する。π
/2位相推移器12は再生搬送波RCを（π/2）だけシフトし
てシフトされた搬送波SCを発生する。
再生搬送波RCを発生する電圧制御発振器11を有する。π
/2位相推移器12は再生搬送波RCを（π/2）だけシフトし
てシフトされた搬送波SCを発生する。
第１のアナログ乗算器13は到来搬送波ICと再生搬送波
RCとのアナログ乗算を行い、第１のアナログ乗算結果信
号AM1を出力する。第２のアナログ乗算器14は到来搬送
波ICとシフトされた搬送波SCとのアナログ乗算を行い、
第２のアナログ乗算結果信号AM2を出力する。
RCとのアナログ乗算を行い、第１のアナログ乗算結果信
号AM1を出力する。第２のアナログ乗算器14は到来搬送
波ICとシフトされた搬送波SCとのアナログ乗算を行い、
第２のアナログ乗算結果信号AM2を出力する。
第１のローパスフィルタ15は第１のアナログ乗算結果
信号AM1の高調波成分を除去し、第１のろ波された新LF1
を出力する。第２のローパスフィルタ16は第２のアナロ
グ乗算結果信号AM2の高調波成分を除去し、第２のろ波
された信号LF2を出力する。
信号AM1の高調波成分を除去し、第１のろ波された新LF1
を出力する。第２のローパスフィルタ16は第２のアナロ
グ乗算結果信号AM2の高調波成分を除去し、第２のろ波
された信号LF2を出力する。
位相検波器17は第１のろ波された信号LF1と第２のろ
波された信号LF2とを受けて位相検波を行い、位相検波
された信号PDを出力する。
波された信号LF2とを受けて位相検波を行い、位相検波
された信号PDを出力する。
レベル検出器21は第１のろ波された信号LF1と第２の
ろ波された信号LF2とを受けて到来搬送波ICのレベルを
検出し、レベル検出信号LDを出力する。識別器22はレベ
ル検出信号LDのレベルによってバースト信号が到来した
かどうかを識別し、識別結果信号DRを出力する。セット
・リセット回路23は識別結果信号DRによってセットさ
れ、外部から供給されるリセット信号RSによってリセッ
トされ、切換制御信号SRを出力する。
ろ波された信号LF2とを受けて到来搬送波ICのレベルを
検出し、レベル検出信号LDを出力する。識別器22はレベ
ル検出信号LDのレベルによってバースト信号が到来した
かどうかを識別し、識別結果信号DRを出力する。セット
・リセット回路23は識別結果信号DRによってセットさ
れ、外部から供給されるリセット信号RSによってリセッ
トされ、切換制御信号SRを出力する。
位相検波された信号PDはループ形成回路30に供給され
る。ループ形成回路30は１次ループを形成するためのア
ンプ31と、２次ループを形成するための完全積分型ロー
パスフィルタ32と、切換制御信号SRによってアンプ31と
完全積分型ローパスフィルタ32との切り換えを行う第１
のスイッチ33とを備える。ループ形成回路30はループ電
圧LVを出力する。
る。ループ形成回路30は１次ループを形成するためのア
ンプ31と、２次ループを形成するための完全積分型ロー
パスフィルタ32と、切換制御信号SRによってアンプ31と
完全積分型ローパスフィルタ32との切り換えを行う第１
のスイッチ33とを備える。ループ形成回路30はループ電
圧LVを出力する。
第３のローパスフィルタ24はループ電圧LVの高調波成
分を除去し、第３のろ波された信号LF3を出力する。第
２のスイッチ25は、切換制御信号SRがアンプ31の選択を
指示して間、第３のろ波された信号LF3を初期値として
完全積分型ローパスフィルタ32に与える。
分を除去し、第３のろ波された信号LF3を出力する。第
２のスイッチ25は、切換制御信号SRがアンプ31の選択を
指示して間、第３のろ波された信号LF3を初期値として
完全積分型ローパスフィルタ32に与える。
従来の復調器では、ループ電圧LVをそのまま制御電圧
CV′として電圧制御発振器11に供給している。
CV′として電圧制御発振器11に供給している。
第５図に到来搬送波ICの信号レベルを示す。第９図
（ａ），（ｂ）に従来の復調器の引き込み過程を示す。
第９図（ａ），（ｂ）において、は１次ループの引き
込み過程（周波数引き込み過程）を示し、は２次ルー
プの引き込み過程（位相同期過程）を示す。
（ａ），（ｂ）に従来の復調器の引き込み過程を示す。
第９図（ａ），（ｂ）において、は１次ループの引き
込み過程（周波数引き込み過程）を示し、は２次ルー
プの引き込み過程（位相同期過程）を示す。
上述した従来の復調器は、１次ループから２次ループ
へ切り換える時、１次の制御電圧をローパルフィルタ24
を通して２次のループフィルタ（完全積分型ローパスフ
ィルタ32）の初期値として与え、残った定常位相誤差を
圧縮して位相同期させている。そのため、定常位相誤差
の大きいときは位相同期に時間がかかるという欠点があ
る。
へ切り換える時、１次の制御電圧をローパルフィルタ24
を通して２次のループフィルタ（完全積分型ローパスフ
ィルタ32）の初期値として与え、残った定常位相誤差を
圧縮して位相同期させている。そのため、定常位相誤差
の大きいときは位相同期に時間がかかるという欠点があ
る。
第９図（ａ），（ｂ）からも明らかなように、１次ル
ープから２次ループに切り換えてからの引き込み、つま
り位相同期過程に時間がかかっていることがわかる。
ープから２次ループに切り換えてからの引き込み、つま
り位相同期過程に時間がかかっていることがわかる。
本発明による復調器は、PSK変調されたバースト信号
の到来搬送波を再生する復調器であって、制御電圧で制
御された再生搬送波を発生する電圧制御発振器と、前記
再生搬送波を（π/2）だけシフトしてシフトされた搬送
波を発生するπ/2位相推移器と、前記到来搬送波と前記
再生搬送波とのアナログ乗算を行って第１のアナログ乗
算結果信号を出力する第１のアナログ乗算器と、前記到
来搬送波と前記シフトされた搬送波とのアナログ乗算を
行って第２のアナログ乗算結果信号を出力する第２のア
ナログ乗算器と、前記第１のアナログ乗算結果信号の高
調波成分を除去して第１のろ波された信号を出力する第
１のローパスフィルタと、前記第２のアナログ乗算結果
信号の高調波成分を除去して第２のろ波された信号を出
力する第２のローパスフィルタと、前記第１のろ波され
た信号と前記第２のろ波された信号とを受けて位相検波
を行って位相検波された信号を出力する位相検波器と、
前記第１のろ波された信号と前記第２のろ波された信号
とを受けて前記到来搬送波のレベルを検出してレベル検
出信号を出力するレベル検出器と、前記レベル検出信号
のレベルによってバースト信号が到来したかどうかを識
別して識別結果信号を出力する識別器と、前記識別結果
信号によってセットされ外部から供給されるリセット信
号によってリセットされて切換制御信号を出力するセッ
ト・リセット回路と、１次ループを形成するためアンプ
と２次ループを形成するための完全積分型ローパスフィ
ルタと前記切換制御信号によって前記アンプと前記完全
積分型ローパスフィルタとの切換えを行う第１のスイッ
チとを備えてループ電圧を出力するループ形成回路と、
前記ループ電圧の高調波成分を除去して第３のろ波され
た信号を出力する第３のローパスフィルタと、前記第１
のスイッチが前記アンプを選択ている間に前記第３のろ
波された信号を初期値として前記完全積分型ローパスフ
ィルタへ与える第２のスイッチと、前記ループ電圧を受
けて前記制御電圧を前記電圧制御発振器に供給する制御
電圧供給手段とを有する復調器において、前記制御電圧
供給手段は、前記第３のろ波された信号と前記切換制御
信号とを受けて位相同期制御を行い制御信号を出力する
制御回路と、前記制御信号と前記ループ電圧とを加算し
て加算結果信号を出力する加算器と、前記加算結果信号
を受けて前記ループ形成回路が前記１次ループから前記
２次ループに切り換わる時に生じるノイズを除去して前
記制御電圧を前記電圧制御発振器に供給する第４のロー
パスフィルタとを有することを特徴とする。
の到来搬送波を再生する復調器であって、制御電圧で制
御された再生搬送波を発生する電圧制御発振器と、前記
再生搬送波を（π/2）だけシフトしてシフトされた搬送
波を発生するπ/2位相推移器と、前記到来搬送波と前記
再生搬送波とのアナログ乗算を行って第１のアナログ乗
算結果信号を出力する第１のアナログ乗算器と、前記到
来搬送波と前記シフトされた搬送波とのアナログ乗算を
行って第２のアナログ乗算結果信号を出力する第２のア
ナログ乗算器と、前記第１のアナログ乗算結果信号の高
調波成分を除去して第１のろ波された信号を出力する第
１のローパスフィルタと、前記第２のアナログ乗算結果
信号の高調波成分を除去して第２のろ波された信号を出
力する第２のローパスフィルタと、前記第１のろ波され
た信号と前記第２のろ波された信号とを受けて位相検波
を行って位相検波された信号を出力する位相検波器と、
前記第１のろ波された信号と前記第２のろ波された信号
とを受けて前記到来搬送波のレベルを検出してレベル検
出信号を出力するレベル検出器と、前記レベル検出信号
のレベルによってバースト信号が到来したかどうかを識
別して識別結果信号を出力する識別器と、前記識別結果
信号によってセットされ外部から供給されるリセット信
号によってリセットされて切換制御信号を出力するセッ
ト・リセット回路と、１次ループを形成するためアンプ
と２次ループを形成するための完全積分型ローパスフィ
ルタと前記切換制御信号によって前記アンプと前記完全
積分型ローパスフィルタとの切換えを行う第１のスイッ
チとを備えてループ電圧を出力するループ形成回路と、
前記ループ電圧の高調波成分を除去して第３のろ波され
た信号を出力する第３のローパスフィルタと、前記第１
のスイッチが前記アンプを選択ている間に前記第３のろ
波された信号を初期値として前記完全積分型ローパスフ
ィルタへ与える第２のスイッチと、前記ループ電圧を受
けて前記制御電圧を前記電圧制御発振器に供給する制御
電圧供給手段とを有する復調器において、前記制御電圧
供給手段は、前記第３のろ波された信号と前記切換制御
信号とを受けて位相同期制御を行い制御信号を出力する
制御回路と、前記制御信号と前記ループ電圧とを加算し
て加算結果信号を出力する加算器と、前記加算結果信号
を受けて前記ループ形成回路が前記１次ループから前記
２次ループに切り換わる時に生じるノイズを除去して前
記制御電圧を前記電圧制御発振器に供給する第４のロー
パスフィルタとを有することを特徴とする。
以下、本発明の実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例による復調器を示すブロッ
ク図である。
ク図である。
本実施例の復調器は、ループ形成回路30と電圧制御発
振器11との間に制御電圧供給回路40が挿入されている点
を除いて第４図に示されたものと同様の構成を有する。
振器11との間に制御電圧供給回路40が挿入されている点
を除いて第４図に示されたものと同様の構成を有する。
制御電圧供給回路40は、第３のろ波された信号LF3と
切換制御信号SRとを受けて位相同期制御を行い位相同期
制御信号COを出力する位相同期制御回路41と、位相同期
制御信号COとループ電圧LVとを加算して加算結果信号AR
を出力する第１の加算器42と、加算結果信号ARを受けて
ループ形成回路30が１次ループから２次ループに切り換
わる時に生じるノイズを除去して制御電圧CVを電圧制御
発振器11に供給する第４のローパスフィルタ43とを有す
る。
切換制御信号SRとを受けて位相同期制御を行い位相同期
制御信号COを出力する位相同期制御回路41と、位相同期
制御信号COとループ電圧LVとを加算して加算結果信号AR
を出力する第１の加算器42と、加算結果信号ARを受けて
ループ形成回路30が１次ループから２次ループに切り換
わる時に生じるノイズを除去して制御電圧CVを電圧制御
発振器11に供給する第４のローパスフィルタ43とを有す
る。
次に、レベル検出器21と、識別器22と、位相同期制御
回路41について詳細に説明する。
回路41について詳細に説明する。
第２図を参照すると、レベル検出器21は第１のろ波さ
れた信号LF1のノイズを除去して第５のろ波された信号L
F5を出力する第５のローパスフィルタ51と、第２のろ波
された信号LF2のノイズを除去して第６のろ波された信
号LF6を出力する第６のローパスフィルタ52と、第５の
ろ波された信号LF5を２乗して第１の２乗結果信号SR1を
出力する第１の２乗器53と、第６のろ波された信号LF6
を２乗して第２の２乗結果信号SR2を出力する第２の２
乗器54と、第１の２乗結果信号SR1と第２の２乗結果信
号SR2とを加算してレベル検出信号LDを出力する第２の
加算器55とを有する。
れた信号LF1のノイズを除去して第５のろ波された信号L
F5を出力する第５のローパスフィルタ51と、第２のろ波
された信号LF2のノイズを除去して第６のろ波された信
号LF6を出力する第６のローパスフィルタ52と、第５の
ろ波された信号LF5を２乗して第１の２乗結果信号SR1を
出力する第１の２乗器53と、第６のろ波された信号LF6
を２乗して第２の２乗結果信号SR2を出力する第２の２
乗器54と、第１の２乗結果信号SR1と第２の２乗結果信
号SR2とを加算してレベル検出信号LDを出力する第２の
加算器55とを有する。
第６図を参照して、復調器が第５図に示されるような
到来搬送波（バースト信号）を受信している場合のレベ
ル検出器21の動作について説明する。第６図において、
縦軸はＱチャンネルのベクトル成分を、横軸はＰチャン
ネルのベクトル成分を示している。
到来搬送波（バースト信号）を受信している場合のレベ
ル検出器21の動作について説明する。第６図において、
縦軸はＱチャンネルのベクトル成分を、横軸はＰチャン
ネルのベクトル成分を示している。
最初、第５図の雑音だけを受信しているとき、第６図
（ａ−１）に示すように雑音の信号レベルが小さいため
に中心にベクトル成分が集中している。したがって、雑
音がレベル検出器21において、第１の２乗器53と第２の
２乗器54とを通過し、第２の加算器55を通過することに
より、ベクトル量は第６図（ａ−２）に示すように０と
なる。
（ａ−１）に示すように雑音の信号レベルが小さいため
に中心にベクトル成分が集中している。したがって、雑
音がレベル検出器21において、第１の２乗器53と第２の
２乗器54とを通過し、第２の加算器55を通過することに
より、ベクトル量は第６図（ａ−２）に示すように０と
なる。
同様に、第５図のバースト・データの再生搬送波部が
到来すると、第６図（ｂ−１）及び第６図（ｂ−２）に
示すように、ベクトル量として１が検出される。
到来すると、第６図（ｂ−１）及び第６図（ｂ−２）に
示すように、ベクトル量として１が検出される。
第７図を参照すると、識別器22は、レベル検出信号LD
を受け、レベル検出信号LDがスレッショルド以下（第７
図（ａ））であるか、スレッショルドを越えている（第
７図（ｂ））によってバースト・データが到来したか否
かを検出している。識別器22は、バースト・データの到
来を検出（第７図（ｂ）の状態）したとき、セット・リ
セット回路23へ識別結果信号としてセット信号を出力す
る。セット信号に応答して、セット・リセット回路23は
第１及び第２のスイッチ33及び25と位相同期制御回路41
へバースト・データの到来を示す切換制御信号SRを出力
する。
を受け、レベル検出信号LDがスレッショルド以下（第７
図（ａ））であるか、スレッショルドを越えている（第
７図（ｂ））によってバースト・データが到来したか否
かを検出している。識別器22は、バースト・データの到
来を検出（第７図（ｂ）の状態）したとき、セット・リ
セット回路23へ識別結果信号としてセット信号を出力す
る。セット信号に応答して、セット・リセット回路23は
第１及び第２のスイッチ33及び25と位相同期制御回路41
へバースト・データの到来を示す切換制御信号SRを出力
する。
このバースト・データの到来を示す切換制御信号SRに
応答して、第１のスイッチ33はアンプ31を完全積分型ロ
ーパスフィルタ32に切り換え、第２のスイッチ25は開成
する。
応答して、第１のスイッチ33はアンプ31を完全積分型ロ
ーパスフィルタ32に切り換え、第２のスイッチ25は開成
する。
第３図を参照すると、位相同期制御回路41は、第３の
ろ波された信号LF3をアナログ／ディジタル変換してデ
ィジタル信号DSを出力するA/D変換器61と、ディジタル
信号DSを切換制御信号SRによってラッチしてラッチされ
た信号LSを出力するラッチ回路62と、ラッチされた信号
LSをアドレス入力してロード信号LOとデータ信号DAとを
出力するROM63と、切換制御信号SRを遅延して遅延され
た信号DLを出力する遅延回路64と、ロード信号LOに応答
して遅延された信号DLをロードしてタイマ出力信号TOを
出力するタイマ65と、データ信号DAをディジタル／アナ
ログ変換してアナログ信号ASを出力するD/A変換器66
と、アナログ信号ASを受けタイマ出力信号TOによって制
御され位相同期制御信号COを出力する第３のスイッチ67
とを有する。
ろ波された信号LF3をアナログ／ディジタル変換してデ
ィジタル信号DSを出力するA/D変換器61と、ディジタル
信号DSを切換制御信号SRによってラッチしてラッチされ
た信号LSを出力するラッチ回路62と、ラッチされた信号
LSをアドレス入力してロード信号LOとデータ信号DAとを
出力するROM63と、切換制御信号SRを遅延して遅延され
た信号DLを出力する遅延回路64と、ロード信号LOに応答
して遅延された信号DLをロードしてタイマ出力信号TOを
出力するタイマ65と、データ信号DAをディジタル／アナ
ログ変換してアナログ信号ASを出力するD/A変換器66
と、アナログ信号ASを受けタイマ出力信号TOによって制
御され位相同期制御信号COを出力する第３のスイッチ67
とを有する。
ROM63にはデータ信号DAがアドレスにより到来搬送波I
Cと再生搬送波RCの位相差を零とするように書き込まれ
ている。これにより、第１の加算器42において、所定時
間だけ位相同期制御信号COをループ電圧LVに加えること
により、位相差を０とする。
Cと再生搬送波RCの位相差を零とするように書き込まれ
ている。これにより、第１の加算器42において、所定時
間だけ位相同期制御信号COをループ電圧LVに加えること
により、位相差を０とする。
第８図（ａ），（ｂ）に本発明の復調器の引き込み過
程を示す。第８図（ａ），（ｂ）において、′は１次
ループの引き込み過程（周波数引き込み過程）を示し、
′は１次ループから２次ループへ切り換わる過渡期の
引き込み過程を示し、′は２次ループの引き込み過程
（位相同期過程）を示す。
程を示す。第８図（ａ），（ｂ）において、′は１次
ループの引き込み過程（周波数引き込み過程）を示し、
′は１次ループから２次ループへ切り換わる過渡期の
引き込み過程を示し、′は２次ループの引き込み過程
（位相同期過程）を示す。
第８図（ａ），（ｂ）からも明らかなように、１次ル
ープから２次ループに切り換えてからの引き込み、つま
り位相同期過程を短時間で行えることがわかる。
ープから２次ループに切り換えてからの引き込み、つま
り位相同期過程を短時間で行えることがわかる。
尚、上記実施例では、QPSK変調された信号について説
明したが、BPSK変調された信号にも同様に適用できるの
は勿論である。
明したが、BPSK変調された信号にも同様に適用できるの
は勿論である。
以上詳細に説明したように、本発明はバースト信号の
搬送波再生部の到来時において、１次ループにおけるア
ンプの出力信号により定常位相誤差を推測し、搬送波を
再生している電圧制御発振器に供給される制御電圧を強
制操作することにより、従来に比較して引き込み時間を
短縮することが出来る。
搬送波再生部の到来時において、１次ループにおけるア
ンプの出力信号により定常位相誤差を推測し、搬送波を
再生している電圧制御発振器に供給される制御電圧を強
制操作することにより、従来に比較して引き込み時間を
短縮することが出来る。
第１図は本発明の一実施例による復調器を示すブロック
図、第２図は第１図の復調器に使用されるレベル検出器
を示すブロック図、第３図は第１図の復調器に使用され
る位相同期制御回路を示すブロック図、第４図は従来の
復調器を示すブロック図、第５図は到来搬送波の信号レ
ベルを表した図、第６図はレベル検出器のベクトル量を
表した図、第７図は識別器と信号レベルの関係を表した
図、第８図は本発明の復調器における周波数及び位相同
期過程を表した図、第９図は従来の復調器における周波
数及び位相同期過程を表した図である。 11……電圧制御発振器と、12……π/2位相推移器、13,1
4……アナログ乗算器、15,16……ローパスフィルタ、17
……位相検波器、21……レベル検出器、22……識別器、
23……セット・リセット回路、24……ローパスフィル
タ、25……スイッチ、30……ループ形成回路、31……ア
ンプ、32……完全積分型ローパスフィルタ、33……スイ
ッチ、40……制御電圧供給回路、41……位相同期制御回
路、42……加算器、43……ローパスフィルタ。
図、第２図は第１図の復調器に使用されるレベル検出器
を示すブロック図、第３図は第１図の復調器に使用され
る位相同期制御回路を示すブロック図、第４図は従来の
復調器を示すブロック図、第５図は到来搬送波の信号レ
ベルを表した図、第６図はレベル検出器のベクトル量を
表した図、第７図は識別器と信号レベルの関係を表した
図、第８図は本発明の復調器における周波数及び位相同
期過程を表した図、第９図は従来の復調器における周波
数及び位相同期過程を表した図である。 11……電圧制御発振器と、12……π/2位相推移器、13,1
4……アナログ乗算器、15,16……ローパスフィルタ、17
……位相検波器、21……レベル検出器、22……識別器、
23……セット・リセット回路、24……ローパスフィル
タ、25……スイッチ、30……ループ形成回路、31……ア
ンプ、32……完全積分型ローパスフィルタ、33……スイ
ッチ、40……制御電圧供給回路、41……位相同期制御回
路、42……加算器、43……ローパスフィルタ。
Claims (3)
- 【請求項１】PSK変調されたバースト信号の到来搬送波
を再生する復調器であって、制御電圧で制御された再生
搬送波を発生する電圧制御発振器と、前記再生搬送波を
（π/2）だけシフトしてシフトされた搬送波を発生する
π/2位相推移器と、前記到来搬送波と前記再生搬送波と
のアナログ乗算を行って第１のアナログ乗算結果信号を
出力する第１のアナログ乗算器と、前記到来搬送波と前
記シフトされた搬送波とのアナログ乗算を行って第２の
アナログ乗算結果信号を出力する第２のアナログ乗算器
と、前記第１のアナログ乗算結果信号の高調波成分を除
去して第１のろ波された信号を出力する第１のローパス
フィルタと、前記第２のアナログ乗算結果信号の高調波
成分を除去して第２のろ波された信号を出力する第２の
ローパスフィルタと、前記第１のろ波された信号と前記
第２のろ波された信号とを受けて位相検波を行って位相
検波された信号を出力する位相検波器と、前記第１のろ
波された信号と前記第２のろ波された信号とを受けて前
記到来搬送波のレベルを検出してレベル検出信号を出力
するレベル検出器と、前記レベル検出信号のレベルによ
ってバースト信号が到来したかどうかを識別して識別結
果信号を出力する識別器と、前記識別結果信号によって
セットされ外部から供給されるリセット信号によってリ
セットされて切換制御信号を出力するセット・リセット
回路と、１次ループを形成するためアンプと２次ループ
を形成するための完全積分型ローパスフィルタと前記切
換制御信号によって前記アンプと前記完全積分型ローパ
スフィルタとの切換えを行う第１のスイッチとを備えて
ループ電圧を出力するループ形成回路と、前記ループ電
圧の高調波成分を除去して第３のろ波された信号を出力
する第３のローパスフィルタと、前記第１のスイッチが
前記アンプを選択している間に前記第３のろ波された信
号を初期値として前記完全積分型ローパスフィルタへ与
える第２のスイッチと、前記ループ電圧を受けて前記制
御電圧を前記電圧制御発振器に供給する制御電圧供給手
段とを有する復調器において、 前記制御電圧供給手段は、 前記第３のろ波された信号と前記切換制御信号とを受け
て位相同期制御を行い位相同期制御信号を出力する位相
同期制御回路と、 前記位相同期制御信号と前記ループ電圧とを加算して加
算結果信号を出力する加算器と、 前記加算結果信号を受けて前記ループ形成回路が前記１
次ループから前記２次ループに切り換わる時に生じるノ
イズを除去して前記制御電圧を前記電圧制御発振器に供
給する第４のローパスフィルタと を有することを特徴とする復調器。 - 【請求項２】上記制御回路は、 前記第３のろ波された信号をアナログ／ディジタル変換
してディジタル信号を出力するA/D変換器と、 前記ディジタル信号を前記切換制御信号によってラッチ
してラッチされた信号を出力するラッチ回路と、 前記ラッチされた信号をアドレス入力してロード信号と
データ信号とを出力するROMと、 前記切換制御信号を遅延して遅延された信号を出力する
遅延回路と、 前記ロード信号に応答して前記遅延された信号をロード
してタイマ出力信号を出力するタイマと、 前記データ信号をディジタル／アナログ変換してアナロ
グ信号を出力するD/A変換器と、 前記アナログ信号を受け前記タイマ出力信号によって制
御され前記位相同期制御信号を出力する第３のスイッチ
と、 を有することを特徴とする請求項１記載の復調器。 - 【請求項３】前記ROMには前記データ信号が前記アドレ
スにより前記到来搬送波と前記再生搬送波の位相差を零
とするように書き込まれている請求項２記載の復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145434A JP2582462B2 (ja) | 1990-06-05 | 1990-06-05 | 復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145434A JP2582462B2 (ja) | 1990-06-05 | 1990-06-05 | 復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0440040A JPH0440040A (ja) | 1992-02-10 |
| JP2582462B2 true JP2582462B2 (ja) | 1997-02-19 |
Family
ID=15385158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145434A Expired - Fee Related JP2582462B2 (ja) | 1990-06-05 | 1990-06-05 | 復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2582462B2 (ja) |
-
1990
- 1990-06-05 JP JP2145434A patent/JP2582462B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0440040A (ja) | 1992-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| JPH11177644A (ja) | ビットタイミング再生回路 | |
| JPH08265384A (ja) | 復調装置 | |
| JP2582462B2 (ja) | 復調器 | |
| JPH06318961A (ja) | 復調装置 | |
| JPH07297872A (ja) | 復調装置 | |
| JPH0723072A (ja) | 検波方式 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP3695920B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH09130443A (ja) | ディジタル復調装置 | |
| JPH07143199A (ja) | ディジタル信号復調装置 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JPH0683281B2 (ja) | 搬送波抽出回路 | |
| JPH0730602A (ja) | デジタル変調波の同期処理装置 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP3427408B2 (ja) | クロック再生回路 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| JPH077686A (ja) | Ａｍ復調器 | |
| JPH09275396A (ja) | クロック再生回路 | |
| JP3097582B2 (ja) | 周波数掃引回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |