JPH0730602A - デジタル変調波の同期処理装置 - Google Patents

Abstract

(57)【要約】 【目的】デジタル伝送システムの復調器において高速で
搬送波再生を可能とする。 【構成】デジタル変調波は検波器３にて局部発振器９か
らの局発（再生搬送波）と乗算され、Ａ／Ｄ変換回路６
で標本化される。搬送波再生回路７は標本化されたデー
タを用いて位相誤差を検出して局部発振器９に位相制御
信号を与える。振幅分布検出回路１０２は標本化出力の
振幅分布を検出する。同期判定回路１０１は検出された
振幅分布の偏りから同期判定を行い、スイープ信号発生
回路１０の出力の可変及び停止を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、衛星放送及び衛星通
信等において利用されるデジタル変調波の復調装置に係
わり、その同期処理装置に関するものである。

【０００２】

【従来の技術】デジタルデータを伝送するシステムにお
いて、高品質な伝送及び周波数利用効率の向上に有効な
デジタル変調技術がある。このデジタル変調技術は、従
来からマイクロ波地上通信及び衛星通信の分野で用いら
れている。デジタル変調方式としては、直交振幅変調
（ＱＡＭ）及び位相変調（ＰＳＫ）方式等が採用されて
いる。

【０００３】ところで近年、このようなデジタル伝送技
術に不可欠な誤り訂正技術に関して、ＩＣ化技術の発展
とともに、非常に強力な誤り訂正符号の採用が可能にな
ってきている。即ち、デジタル変調方式の伝送ビット誤
り特性は、受信信号の搬送波電力対雑音比（Ｃ／Ｎ）で
理論的に決定されるが、誤り訂正技術で伝送ビット誤り
を受信側で訂正することにより、非常に低いＣ／Ｎでも
デジタルデータを実用上問題内程度の誤り率で伝送でき
るようになった。このため、受信機の復調回路は非常に
低いＣ／Ｎまで正常に動作することが要求される。

【０００４】また、近年のデジタル変調波の復調システ
ムは、復調性能を高めるために同期検波方式を採用して
いる。この同期検波方式は、変調波自体から搬送波成分
を抽出し（搬送波再生）、これを基準位相として変調波
を復調するものである。入力変調波信号のＣ／Ｎが低く
なると当然上記搬送波再生動作が劣化し、さらにＣ／Ｎ
が低下すると最終的には入力変調波信号と再生搬送波の
位相同期を達成できなくなる。このように非常に低いＣ
／Ｎでの復調動作が要求される場合、搬送波再生動作が
達成されていない場合には、必然的に復調出力に現れる
復調データは正しくなく、誤り訂正可能範囲を越えてし
まい誤り訂正も不可能となる。故に、正しいデータの受
信が不可能となる。

【０００５】ところで衛星放送及び衛星通信では、一般
に伝送系、特に衛星中継器及び受信機の周波数変換器で
周波数離調が発生し、搬送波再生を行うにはこの周波数
離調を引き込んだ後、位相同期を達成して搬送波再生を
実現しなければならない。

【０００６】図１４は、周波数引き込み機能を持つ搬送
波再生回路を装備したデジタル変調波の復調装置を示し
ている。入力変調信号（中間周波数（ＩＦ）信号）は、
帯域制限フィルタ（ＢＰＦ）２で帯域外雑音が除去され
た後、検波器３で検波される。検波器３は原理的には乗
算器であり、他方の入力には局部発振器９の出力が供給
されている。局部発振器９は後述する搬送波再生位相ロ
ックループ（ＰＬＬ）で制御されており、同発振器の出
力は再生搬送波である。検波器３の出力は、低域フィル
タ（ＬＰＦ）４で符号間干渉を除去され、クロック再生
回路５及びアナログデジタル（Ａ／Ｄ）変換回路６に供
給される。クロック再生回路５は、検波出力自身からデ
ータのタイミングを抽出する回路であり、Ａ／Ｄ変換回
路６に標本化タイミング信号を供給する。Ａ／Ｄ変換回
路６は、符号間干渉が除去されて十分に開いたアイパタ
ーンの中心タイミングで標本化及び量子化を行う。量子
化は、デジタル変調方式に応じてそのビット数が決定さ
れる。Ａ／Ｄ変換器６の出力は、搬送波再生回路７及び
誤り訂正回路１１へ分配される。搬送波再生回路７は、
位相ロックループ（ＰＬＬ）の一部を成しており、復調
データから位相誤差を求め、これを平滑化して出力す
る。この出力は、加算器８を介して前述の局部発振器９
の制御端子へ供給され、フィードバックループが形成さ
れる。

【０００７】ここで、スイープ信号発生回路１０は、前
述の周波数引き込みを達成するもので、以下その動作に
ついて説明する。このスイープ信号発生回路１０の出力
は、搬送波再生回路７と局部発振器９との間に設けられ
たＰＬＬ内の加算器８に入力される。つまり、スイープ
信号発生回路１０の出力は、局部発振器９の発振周波数
制御入力に対してオフセットを与えることができる。し
たがって、スイープ信号を加算器８に与えれば、局部発
振出力（再生搬送波）の周波数もスイープされることに
なる。もし入力変調波の周波数がずれていると、一般に
ＰＬＬの周波数引き込み範囲は制限されることから、位
相同期が達成できない可能性がある。しかし上述したよ
うに局部発振出力をスイープできるようにすると、スイ
ープ信号がちょうど入力変調波の周波数ずれを抑圧する
信号を発生した時点でＰＬＬが同期可能となり、再生搬
送波の位相同期ロック状態が達成される。

【０００８】スイープ信号発生回路１０は、スイープの
途中（ＡＦＣ動作の途中）において上述のように位相同
期が達成された時点で、瞬時にその動作を停止しなけれ
ばならない。この例では、スイープ動作を停止させるた
めの制御信号は、誤り訂正回路１１から供給されてい
る。誤り訂正回路１１は、復調データの誤りを訂正する
のであるから、どの程度の誤りが発生しているかを検出
することができる。もし誤りが非常に少ないと判断した
場合には、制御線１４にフラッグを立てるようにしてい
る。このフラッグは、スイープ信号発生回路１０に与え
られ、同回路はスイープ動作を停止するようになってい
る。このときすでに位相同期は達成されている。上記の
システムによると、周波数離調が生じているときの周波
数引き込み動作も含めて、搬送波再生が不確実な低Ｃ／
Ｎの中での復調動作が実現される。

【０００９】

【発明が解決しようとする課題】上述したシステムで
は、誤り訂正回路１１から供給されるスイープ動作制御
信号が不可欠である。この誤り訂正回路１１は同期判定
機能も内蔵しているもので、誤同期判定出力は、再生搬
送波の位相不確定性除去（ＱＰＳＫ変調ならば４つの不
確定性が生じる）にも用いられる。故に、この誤同期判
定を用いて搬送波再生ＰＬＬが同期したか否か、また位
相不確定性が除去された否かを順次調べていく必要があ
り、この判定には時間がかかる。即ち、復調動作開始に
時間がかかってしまう問題がある。

【００１０】さらに、スイープ動作制御信号は、搬送波
再生ＰＬＬが同期したときに、停止信号として発生され
る。即ち、周波数スイープ動作とＰＬＬの動作が同時に
行われる。ここで、周波数スイープの速度が速いと、Ｐ
ＬＬの動作がこの周波数引き込み（周波数変化）に追従
できず、正常な位相同期が達成できなくなり正常は搬送
波再生が得られないことがある。このために周波数スイ
ープの動作速度をＰＬＬの動作速度に比べて十分遅くす
る対策が必要である。この対策の結果、復調器全体の搬
送波再生動作が遅れるという問題がある。

【００１１】また、誤り訂正回路１１から点線で囲むブ
ロック（復調回路１５）へ戻る信号が存在するため、そ
れらの間のインターフェースが複雑になるという問題も
ある。復調回路１５と誤り訂正回路１１とをそれぞれ集
積回路化して、これらを独立した形式で構成し、組み合
わせて受信機を構成しようとすると、これらのインター
フェースはできるだけ簡単なほうが便利である。

【００１２】そこでこの発明は、低Ｃ／Ｎでかつ周波数
離調が存在するような受信状態で動作するデジタル伝送
システムの復調器において、高速で搬送波再生が可能な
デジタル変調波の同期処理装置を提供することを目的と
する。

【００１３】またこの発明は、低Ｃ／Ｎでかつ周波数離
調が存在するような受信状態で動作するデジタル伝送シ
ステムの復調器において、復調器単体で搬送波再生回路
の誤動作を検出できるようなデジタル変調波の同期処理
装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】この発明は、デジタル変
調波に局部発振器からの局部発振出力（再生搬送波）を
乗算して同期検波出力を得る同期検波手段と、前記同期
検波手段の同期検波出力をアイパターン中心を含むタイ
ミングで標本化する標本化手段と、前記標本化手段から
出力されたデータを用いて位相誤差を検出して前記局部
発振器に位相制御信号を与える搬送波再生手段と、前記
標本化手段からの出力データを用いて当該データの位相
と基準位相との位相同期状態を専用に判定し、同期状態
が非同期である場合は周波数制御信号を作成して前記局
部発振器の制御端子に供給し、同期した場合はそのとき
の周波数制御信号を保持する専用同期判定及び周波数制
御信号出力手段とを備える。

【００１５】

【作用】上記の手段によると、専用の同期確立判定とこ
れに関連したＡＦＣ制御用の回路があるために、高速に
再生ＰＬＬが同期したか否かを判定でき、復調器動作開
始までが短時間となる。さらにまた、搬送波再生ＰＬＬ
が同期したか否かを他の回路から制御されることなく、
復調器単体で高速に判定できるように構成することがで
きる。このようにすると、他の回路とのインターフェー
スを非常に簡単にできる。この結果、受信機の搬送波再
生に要する時間を短縮できるとともに、受信機システム
の構成を簡単化できデジタル変調受信機の高性能化と低
廉化が可能となる。

【００１６】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。この実施例
に基本的な考え方について説明する。

【００１７】この実施例は高速で搬送波再生を可能とす
るもので、基本的には、同期検波手段と、前記同期検波
手段の同期検波出力をアイパターン中心を含むタイミン
グで標本化する標本化手段と、前記標本化手段から出力
されたデータを用いて位相誤差を検出して前記局部発振
器に位相制御信号を与える搬送波再生手段と、前記標本
化手段からの出力データを用いて当該データの位相と基
準位相との位相同期状態を専用に判定し、同期状態が非
同期である場合は周波数制御信号を作成して前記局部発
振器の制御端子に供給し、同期した場合はそのときの周
波数制御信号を保持する専用同期判定及び周波数制御信
号出力手段とを備える。

【００１８】一般にデジタル変調波の復調出力は、復調
動作が正常であれば、アイパターンと呼ばれる形になっ
ている。このアイパターンは、その中心タイミングでサ
ンプルデータ値が収束する波形であり、デジタル変調が
２値変調であれば２値に収束し、４値変調であれば４値
に収束する。また直交変調であれば、同相軸及び直交軸
出力でそれぞれ収束する。ここで雑音が入力信号に重畳
されていると、このアイパターンにも雑音が重畳される
が、雑音の振幅分布は一般に正規分布となる。

【００１９】そこでこの実施例では、振幅分布検出手段
により、雑音の重畳された信号のアイパターン中心での
振幅分布を求め、正規分布を検出する。この分布は例え
ば、２値変調の場合、平均値の異なる２つの正規分布の
合成されたものとなり、振幅分布は一様とならない。ま
た、復調器の位相同期が達成されていない場合、同期検
波器の出力には周波数の異なる入力変調波と局部発振器
出力との差の周波数ビートが現れ、その振幅分布はより
一様分布に近いものとなる。

【００２０】上記の振幅分布の偏りから同期判定を行う
手段は、振幅分布の違いを検出し、どちらの状態になっ
ているかを識別する。即ち、振幅分布が一様となってお
らず複数の正規分布の合成された分布に近いと判定する
とき、同期判定信号を出力するものである。

【００２１】具体的構成について説明する。入力変調信
号（中間周波数（ＩＦ）信号）は、帯域制限フィルタ
（ＢＰＦ）２で帯域外雑音が除去された後、検波器３で
検波される。検波器３は原理的には乗算器であり、他方
の入力には局部発振器９の出力が供給されている。局部
発振器９は後述する搬送波再生位相ロックループ（ＰＬ
Ｌ）で制御されており、同発振器の出力は再生搬送波で
ある。検波器３の出力は、低域フィルタ（ＬＰＦ）４で
符号間干渉を除去され、クロック再生回路５及びアナロ
グデジタル（Ａ／Ｄ）変換回路６に供給される。クロッ
ク再生回路５は、検波出力自身からデータのタイミング
を抽出する回路であり、Ａ／Ｄ変換回路６に標本化タイ
ミング信号を供給する。Ａ／Ｄ変換回路６は、符号間干
渉が除去されて十分に開いたアイパターンの中心タイミ
ングで入力信号の標本化及び量子化を行う。量子化は、
デジタル変調方式に応じてそのビット数が決定される。
Ａ／Ｄ変換器６の出力は、搬送波再生回路７、振幅分布
検出回路１０２及び誤り訂正回路１１へ分配される。搬
送波再生回路７は、位相ロックループ（ＰＬＬ）の一部
を成しており、復調データから位相誤差を求め、これを
平滑化して出力する。この出力は、加算器８を介して前
述の局部発振器９の制御端子へ供給され、フィードバッ
クループが形成される。

【００２２】ここで、振幅分布検出回路１０２は、アイ
パターンの振幅分布を検出する回路であり、その検出信
号は、同期判定回路１０１に入力される。同期判定回路
１０１は、振幅分布検出回路１０２から供給された振幅
情報から、振幅の偏りを判定し、搬送波再生回路７が同
期状態にあるかどうかを判定する。同期状態であること
の判定が得られると、スイープ信号発生回路１０のスイ
ープ動作を停止させる。スイープ信号発生回路１０の出
力は、局部発振器９の発振周波数制御入力に対してオフ
セットを与えることができる。したがって、スイープ信
号を加算器８に与えれば、局部発振出力（再生搬送波）
の周波数もスイープされることになる。もし入力変調波
の周波数がずれていると、一般にＰＬＬの周波数引き込
み範囲は制限されることから、位相同期が達成できない
可能性がある。しかし上述したように局部発振出力をス
イープできるようにすると、スイープ信号がちょうど入
力変調波の周波数ずれを抑圧する信号を発生した時点で
ＰＬＬが同期可能となり、再生搬送波の位相同期ロック
状態が達成される。

【００２３】次に、上記のシステムの原理を説明する。
図２（Ａ）は、一般的な２値のアイパターンを示してい
る。この状態は、搬送波再生回路７が同期しており、か
つＣ／Ｎが十分高い場合である。アイパターンの中心タ
イミングでは波形が２点（±Ａの振幅）に収束してい
る。

【００２４】図２（Ｂ）は、上記アイパターンに雑音が
重畳されたときの振幅分布を説明するための図である。
縦軸に振幅を取り、横軸にアイパターン中心の振幅の確
率を示している。入力変調信号のＣ／Ｎに応じてアイパ
ターン中心での収束振幅が広がり、それぞれの収束点±
Ａについて正規分布となっている。図中に破線で示され
た分布曲線は、２つの正規分布曲線を加えたものであ
る。次の式は、この合成された分布曲線を現している。

【００２５】

【数１】 上記の式において、σは正規分布の標準偏差、ｘは振幅
変数、Ａはアイパターン振幅である。また、σは次の式
で求められる。ここでＣＮはＣ／Ｎ［ｄＢ］である。

【００２６】

【数２】

【００２７】今、Ｃ／Ｎ＝無限大、０ｄＢを想定して、
上記合成分布特性を求めると、図４のようになる。同図
から明らかなようにＣ／Ｎ＝０においても分布曲線はア
イパターン振幅で大きな値となるような偏りを持ってい
ることがわかる。

【００２８】通常のデジタル変調では、Ｃ／Ｎ＝０ｄＢ
以下では誤り率が０．５に漸近してしまい使用できない
ので、本方法で実用上十分である。上述した振幅分布検
出回路１０２は、振幅分布を求めている。そして、同期
判定回路１０１は、振幅分布の偏りから搬送波再生回路
７の同期状態を判定している。

【００２９】図４は、振幅分布検出回路１０２を詳しく
示している。入力端子５０１に供給される入力信号は、
先のＡ／Ｄ変換回路６からの出力信号である。入力端子
５０１は、大小比較回路５０２〜５０６に与えられる。
大小比較回路５０２〜５０６はそれぞれ特定の範囲の振
幅を有する信号を検出する。各比較回路５０２〜５０６
に、接続されたカウンタ５０７〜５１１は、対応する比
較回路が検出出力を得たときに計数を行う、つまり頻度
を求める。故に、各カウンタ５０７〜５１１の出力端子
５１２〜５１６の信号ｙ１〜ｙ５は、先の振幅分布曲線
を近似したものとなる。なお、大小比較回路５０２〜５
０６のしきい値は任意であるが、アイパターン振幅±Ａ
はそれぞれどこかのしきい値に含まれるように設定され
る。図では、５つの大小比較回路を用いているが、これ
は特に限定されるものではない。またすでにデジタル化
されている信号が入力するのであるから、それぞれのビ
ット毎に分布を求めることも可能である。この場合は大
小比較回路は不要となる。またカウンタクリア端子５１
７には、クリア信号が与えられるが、これはシステム制
御部（図示せず）から適当なタイミング、例えば受信開
始から一定期間与えられる。

【００３０】図５は同期判定回路１０１を詳しく示して
いる。端子５１３の信号ｙ２と端子５１５の信号ｙ４
は、加算器６０１に入力され、端子５１２の信号ｙ１
と、端子５１４の信号ｙ３と端子５１６の信号ｙ５は、
加算器６０２に入力される。加算器６０１の出力（ｙ２
＋ｙ４）と、加算器６０２の出力（ｙ１＋ｙ３＋ｙ５）
とは、除算回路６０３に入力される。除算回路６０２の
出力は、ラッチ回路６０４でラッチされる。このラッチ
回路６０４の出力［（ｙ１＋ｙ３＋ｙ５）／（ｙ２＋ｙ
４）］は、分布特性の偏りを示しており、この値が小さ
いほど位相同期している可能性が高いと判定する。即
ち、ラッチ回路６０４の出力は、大小比較回路６０６に
入力され、端子６０８からの基準値を比較される。そし
て、その比較結果が同期判定結果として出力端子１４か
ら出力されるもので、ラッチ回路６０４の出力が基準値
より小さい場合は同期、大きいならば非同期としての判
定出力を得るようになっている。

【００３１】なお、ここでは除算演算で比を求める構成
について述べたが、振幅分布検出回路１０２のしきい値
を非同期状態でほぼ分布が等しくなるように設定して、
除算回路６０３を省略することも可能である。また以上
の説明では、ラッチ回路６０４を用いて周期的または断
続的に同期判定を行うのであるが、カウンタの動作をア
ップダウン動作として連続的に動作させ、連続的に同期
判定を行うことも可能である。

【００３２】上記の判定結果は、図１に示したスイープ
信号発生回路１０の制御信号となる。同期状態、つまり
搬送波再生が達成されたときに、スイープ信号を停止す
ることになる。

【００３３】以上の説明では、入力変調信号が２値のデ
ジタル変調について述べたが、これは多値または直交変
調の場合でも容易に適用できる。次に、直交変調の最も
簡単な例としてＱＰＳＫを取り上げ、この場合の実施例
について説明する。

【００３４】図６（Ａ）は、ＱＰＳＫ変調の理想的なア
イパターン中心における位相ベクトル図（コンステレー
ション）である。雑音の少ない状態では、コンステレー
ションは複素平面上で４点に収束している。図６（Ｂ）
はＣ／Ｎがある程度小さくなったときのコンストレーシ
ョンである。２値の場合と同様に収束点の周りにエネル
ギーが集中していることがわかる。直交変調方式の場合
は、前の実施例と同様に１次元の振幅分布から同期状態
を判定することもできるが、ここでは複素平面上で２次
元的に同期状態を判定する場合の原理を説明する。

【００３５】図７は、コンステレーションにおいて、２
次元的な領域分割を行い、２次元的に振幅分布を求める
例を示している。４箇所の黒丸部分がシンボル位置（収
束点）であり、その周辺の領域Ｂの部分が収束点を含む
領域であり、その他の領域を領域Ａで示している。搬送
波再生が非同期の状態では、収束点が回転し、どの領域
もほぼ同程度の確立となるが、位相同期が達成されると
領域Ｂに含まれる確率が大きくなる。故に、この確率の
差異を検出して同期判定を行えば良い。

【００３６】なおこの発明は、上記の領域分割方法及び
大小比較判定方法に限定されるものではなく、その他の
振幅分布検出及び振幅分布の偏り検出方法を採用しても
良いことは勿論である。

【００３７】上記したように、上述した実施例による
と、専用の同期確立判定とこれに関連とＡＦＣ制御用の
回路が存在することにより、高速で再生ＰＬＬが同期し
たか否かを判定でき、復調器動作開始までが短時間とな
る。さらにまた、搬送波再生ＰＬＬが同期したか否かを
他の回路から制御されることなく、復調器単体で高速に
判定できる。また、他の回路とのインターフェースを非
常に簡単にできる。この結果、受信機の搬送波再生に要
する時間を短縮できるとともに、受信機システムの構成
を簡単化できデジタル変調受信機の高性能化と低廉化が
可能となる。

【００３８】この発明は、上記の実施例に限定されるも
のではない。上記した実施例では、スイープ動作（ＡＦ
Ｃ動作）とＰＬＬ動作を同時進行させる実施例であっ
た。しかしこの動作を時分割で行うようにして、次第に
同期状態に収束させるようにしても良い。

【００３９】図８はこの発明のさらに他の実施例であ
る。図１と同一部分には同一符号を付している。この実
施例では、Ａ／Ｄ変換器６の復調データ出力が、同期状
態にシステムを引き込むための専用手段としての同期判
定及び制御回路２１１、搬送波再生回路２０４、周波数
ずれ検出回路２０２に供給されている。

【００４０】同期判定及び制御部２１１は、復調データ
を用いて搬送波同期確立の判定を行うと共に、この判定
結果を用いて、搬送波再生回路２０４と周波数ずれ補正
回路２０３の動作／非動作の制御を行うものである。周
波数ずれ補正回路２０３は、周波数ずれ検出回路２０２
から得られた周波数ずれ検出出力を平滑化し、これを加
算器８を通して局部発振器９に供給する回路である。つ
まり、この実施例は、搬送波再生用の位相同期ループの
他に周波数ずれ補正ループを有し、これらのループの動
作が、同期判定及び制御回路２１１により制御されるよ
うになっている。

【００４１】図９は、この実施例の搬送波再生動作の手
順を示している。まず動作が開始されると（ステップＳ
１）、周波数引き込み動作が予め決定された一定期間Ｔ
Ｆだけ行われる（ステップＳ２）。次に位相引き込み動
作がやはり予め決定された一定期間ＴＰだけ行われる
（ステップＳ３）。この位相同期動作と同時に（フロー
チャートでは説明を簡単にするために順次行われるよう
に示している）、または、その後、搬送波同期判定（入
力変調波と再生搬送波間の位相同期）される。もし位相
同期が達成されていないと判定されたなら、周波数引き
込み動作に戻り処理を繰り返す（Ｓ４）。逆に、位相同
期が達成されたと判定されたなら、同期確立状態にある
と判定し（ステップＳ５）、その後、同期判定状態を監
視する。この状態で、もしまた非同期状態になったら再
び周波数引き込み動作から処理を繰り返す。

【００４２】このように周波数引き込みと位相同期動作
が順次行われ、これらの処理時間は予め定められた一定
期間とされている。なおここでは、非同期判定のときは
必ず周波数引き込み動作に戻るように説明したが、さら
に、一度、同期確立判定が得られ、そのすぐ後で非同期
判定となった場合には、周波数引き込み動作に戻らず、
位相引き込み動作に戻るように構成することも可能であ
る。これは、再生搬送波回路２０２のいわゆるサイクル
スリップを考慮した場合である。サイクルスリップのと
きは周波数ずれはほとんどない状態であるから、再度周
波数ずれの引き込みを行う必要はなく、このような処理
手順により同期回復時間の短縮を達成できる。

【００４３】図１０は、搬送波再生動作が行われた場
合、同期が確立するまでに周波数ずれが抑圧されていく
経過を示している。図１０（Ａ）は、横軸が時間、縦軸
が周波数ずれを示している。実線の例では、時間ｔ＝０
で初期周波数ずれΔＦ０が存在するが、これが時間とと
もに引き込まれ小さくなり、最終的にはずれがなくな
り、位相同期が達成される様子を示している。まず時間
ｔ＝０で初期周波数ずれΔＦ０であるが除々に引き込ま
れずれが小さくなる。予め決められた周波数引き込み時
間の後、即ちｔ＝ＴＦで周波数引き込みが停止され、か
つ図８に示した周波数ずれ補正回路２０３の出力がその
まま保持される。次に、位相同期動作が行われるが、こ
の例では周波数ずれが大きすぎて同期できていない。予
め決められた位相同期動作期間ＴＰの後、再度周波数引
き込み動作が継続される。先ほどと同様にこれらの動作
が繰り返しされ、ｔ＝４ＴＦでほぼ周波数ずれがなくな
る。この後、位相同期が達成され搬送波再生動作が確立
されている。

【００４４】同様に、図１０（Ｂ）の破線には初期周波
数ずれが小さいときの動作例が示されている。即ち図１
０（Ｂ）は初期周波数ずれは同じであるが、周波数引き
込み特性の傾きが異なる例を示している。この特性の違
いは、回路的な差異ではなく、入力信号に含まれる雑音
の量の違いである。即ちデジタル変調波の搬送波電力対
雑音比（Ｃ／Ｎ）が小さいと、特性の傾きは小さく引き
込みに時間がかかるが、Ｃ／Ｎが大きくなるにつれて傾
きは大きくなり引き込み時間は短くなる。

【００４５】ここで、従来のスイープ方式による周波数
引き込みと比較してみる。従来の方式では、初期周波数
ずれのみに引き込み時間が依存し、前述のように位相同
期に影響を与えないようにするために、スイープ速度を
十分に遅くしなければならず、引き込みに時間がかかる
（搬送波再生ＰＬＬの帯域の数分の１から数１０分の１
程度の速度での周波数スイープしかできない。例えば１
／１０としてＰＬＬの帯域を１０ＫＨｚとすると１秒間
に１ＫＨｚ程度のスイープしかできず、数ＭＨｚの範囲
の周波数引き込みを行おうとすると、数１０００秒の時
間がかかる）。またこの実施例ではＣ／Ｎが大きくなる
と、図１０（Ｂ）に示したように高速な搬送波再生が達
成されるが、従来のシステムであるとＣ／Ｎに関係なく
常に長い時間がかかる。

【００４６】次に、上記実施例の各部のブロックの構成
について説明する。図１１は、搬送波再生回路２０４の
具体的構成例を示している。入力端子４０１にはＡ／Ｄ
変換回路４（図８）からの復調データが供給される。入
力端子４０１の信号は、位相検出回路４０２に供給され
る。位相検出回路４０２は、変調シンボルに対する位相
データθを検出する。位相検出回路４０２からの位相デ
ータθは、位相誤差検出回路４０３に供給される。位相
誤差検出回路４０３は、基準位相に対する位相データθ
の誤差Δθを検出する。位相誤差を求める基準信号は図
には省略されているがすでに局部発振器からの発振出力
と入力変調波との乗算は、図８の乗算器３で行われてい
る。故に例えば入力変調波がＱＰＳＫ変調データなら
ば、基準位相を４５°にしてこれとの差を求めれば位相
誤差を得ることができる。位相誤差Δθは、２次のルー
プフィルタを構成する乗算器４０４及び加算器４０６に
供給される。乗算器４０４では係数αｐが掛けられる。
乗算器４０４の出力は、加算器４０５に入力される。加
算器４０６の出力は、ラッチ回路４０７に供給され、こ
のラッチ回路（遅延回路）４０７の出力は、乗算器４０
８に供給されるとともに加算器４０６に帰還され、積分
処理を実現する。乗算器４０８では係数βｐが掛けら
れ、その出力は加算器４０５に供給される。

【００４７】加算器４０５の出力は、アンド回路４０９
の一方に供給される。アンド回路４０９の他方には、端
子４１２に供給される制御信号ＡＦＣ／ＰＬＬが反転回
路４１０を介して供給されている。周波数引き込み動作
が指示される場合には、制御信号ＡＦＣ／ＰＬＬはハイ
レベル“１”となる。故に、この制御信号が反転回路４
１０により反転されて、アンド回路４０９に供給される
ので、搬送波再生回路１０４の出力は断となり、出力端
子４１１にはＰＬＬ制御信号は現れない。逆に制御信号
ＡＦＣ／ＰＬＬはローレベル“０”となった場合には、
アンド回路４０９は導通状態に制御されＰＬＬ動作モー
ドになる。

【００４８】図１２（Ａ）は、周波数ずれ検出回路２０
２の具体的構成例を示している。入力端子５００には、
Ａ／Ｄ変換回路６からの復調データが供給される。この
復調データは、位相検出回路５０１に入力される。位相
検出回路５０１は、先の位相検出回路４０２と同じであ
る。従って、両者は兼用されていても良い。位相検出回
路５０１から出力されら位相データθは、ラッチ回路
（遅延回路）５０２及び減算器５０３に供給される。ラ
ッチ回路５０２、減算器５０３は差分演算を実現してお
り、これは位相の時間微分を行うことに相当する。位相
の時間微分は周波数であるから、減算器５０３の出力
は、位相変化、即ち周波数ずれを現すことになる。この
周波数ずれ検出出力は、端子５０４を通して周波数ずれ
補正回路２０３に供給されることになる。

【００４９】図１２（Ｂ）は周波数ずれ補正回路２０３
を示している。端子６００に供給された周波数ずれ検出
情報は、２次のループフィルタに供給される。このルー
プフィルタの構成及び機能は、先の搬送波再生回路２０
４で説明したループフィルタと全く同じである。乗算器
６０１、加算器６０２、６０３、ラッチ回路６０４、乗
算器６０５かにより構成されている。よってその構成及
び動作の説明は省略する。ループフィルタの出力は、ラ
ッチ回路６０６に入力される。ラッチ回路６０６の制御
信号入力端子６０８には、先の制御信号ＡＦＣ／ＰＬＬ
が供給される。位相同期が確立している場合には制御信
号は“１”となり、非同期の場合は“０”になってい
る。そこでラッチ回路６０６は、制御信号が“１”の場
合は入出力がスルーとなり（ＡＦＣモード）、“０”の
ときはそのときの値を保持する（ＰＬＬモード）。出力
端子６０７からの出力は、加算器８に供給されている。

【００５０】図１３（Ａ）は同期判定及び制御回路２１
１の具体的構成例である。入力端子７００には、Ａ／Ｄ
変換回路６からの復調データが供給される。この復調デ
ータは、同期判定回路７０１に供給される。同期判定回
路７０１は、例えば伝送路符号化を用いる伝送方式にお
いては、誤り訂正回路のビット誤り数から同期判定を行
う回路である。同期判定回路７０１の同期判定出力は、
オア回路７０２及びノア回路７０５に供給されている。
オア回路７０２には、端子７０７からマスタリセット信
号も供給される。オア回路７０２の出力は、モノステー
ブルマルチバイブレータ７０３に入力され、このモノス
マルチバイブレータ７０３の出力はさらにモノステーブ
ルマルチバイブレータ７０４に供給される。そしてモノ
ステーブルマルチバイブレータ７０４の出力は、ノア回
路７０５及びオア回路７０２に入力されている。

【００５１】同期判定回路７０１は、位相同期が確立し
ていると判定した場合には論理“１”を出力し、非同期
であると判定した場合には論理“０”を出力する。モノ
ステーブルマルチバイブレータ７０３、７０４はパルス
の立下がりでトリガされる。モノステーブルマルチバイ
ブレータ７０３のパルス出力期間は、ＴＦに設定されて
いる。またモノステーブルマルチバイブレータ７０４の
パルス出力期間は、ＴＰに設定されている。

【００５２】図１３（Ｂ）は、上記の回路の動作を説明
するためのタイミングチャートである。マスタリセット
信号が入力されると、その立下がりで回路７０３がトリ
ガされ、パルス幅ＴＦのパルスを出力する。次にこのパ
ルスが立下がると回路７０４がトリガされ、パルス幅Ｔ
Ｐのパルスを出力する。同期判定回路７０１から出力さ
れる同期判定出力が“０”である期間は、ノア回路７０
５の出力（先の制御信号ＡＦＣ／ＰＬＬ）は、パルス幅
ＴＦでＡＦＣモード指定信号、パルス幅ＴＰでＰＬＬモ
ード指定信号となる。ここで同期判定出力が“１”にな
ると、ノア回路７０５の出力は、ＰＬＬモード指定信号
となる。ノア回路７０５の出力は、出力端子７０６を通
して、先の搬送波再生回路２０４及び周波数ずれ補正回
路２０３の制御端子に供給されている。同期判定出力が
“１”である限り、システムの位相同期動作（ＰＬＬ動
作）が継続される。同期判定出力が“０”になると、そ
の立下がりで再び回路７０３がトリガされ、周波数引き
込み動作と位相同期動作が繰り返され、同期判定出力が
“１”になるまで実行される。

【００５３】上記したようにこの実施例によると、周波
数引き込み動作（ＡＦＣ）と位相同期動作（ＰＬＬ）と
が順次繰り返され最終的に位相同期が達成される。この
装置によると、低Ｃ／Ｎでかつ周波数離調が存在するよ
うな受信状態で動作するデジタル伝送システムの受信機
において、その復調機は高速で搬送波再生が可能とな
る。上記の実施例では、図８に示すように、同期判定及
び制御回路２１１も含めた形で復調器単体として集積回
路化する形態と、同期判定及び制御回路２１１を除いた
形の復調器単体を集積回路化する形態が可能である。

【００５４】しかし、同期判定及び制御回路２１１も含
めた形で復調器単体として集積回路化した場合、搬送波
再生ＰＬＬが同期したか否かを他の回路から制御される
ことなく、復調器単体で高速に判定できる。また、他の
回路とのインターフェースを非常に簡単にできる。この
結果、受信機の搬送波再生に要する時間を短縮できると
ともに、受信機システムの構成を簡単化できデジタル変
調受信機の高性能化と低廉化が可能となる。

【００５５】

【発明の効果】上記したようにこの発明波、低Ｃ／Ｎで
かつ周波数離調が存在するような受信状態で動作するデ
ジタル伝送システムの復調器において、高速で搬送波再
生が可能となる。またこの発明は、低Ｃ／Ｎでかつ周波
数離調が存在するような受信状態で動作するデジタル伝
送システムの復調器において、復調器単体で搬送波再生
回路の誤動作を検出できる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す回路図。

【図２】アイパターン及び標本化出力の分布特性を示す
図。

【図３】２値データの標本化出力の分布特性を示す図。

【図４】図１の振幅分布検出回路の具体例を示す図。

【図５】図１の同期判定回路の具体例を示す図。

【図６】ＱＰＳＫ変調の理想的なアイパターン中心にお
ける位相ベクトル（コンステレーション）を示す図。

【図７】この発明の第１の実施例の変形で、コンストレ
ーションにおいて２次元敵な領域分割を行う場合の説明
図。

【図８】この発明の他の実施例を示す図。

【図９】図８の装置の動作手順の例を示す図。

【図１０】図８の装置の動作経過における周波数ずれの
変化を説明するための図。

【図１１】図８の搬送波再生回路の具体例を示す図。

【図１２】図８の周波数ずれ検出回路と周波数ずれ補正
回路の具体例を示す図。

【図１３】図８の同期判定及び制御回路の具体例とその
動作タイミングを示す図。

【図１４】従来のデジタル変調波復調装置を示す図。

【符号の説明】

２…帯域制限フィルタ（ＢＰＦ）、３…検波器、４…低
域フィルタ（ＬＰＦ）、５…クロック再生回路、６…ア
ナログデジタル変換回路、７…搬送波再生回路、８…加
算器、９…局部発振器、１０…スイープ信号発生回路、
１１…誤り訂正回路、１０１…同期判定回路、１０２…
振幅分布検出回路、２０３…周波数ずれ検出回路、２０
２…周波数ずれ補正回路、２０４…搬送波再生回路、２
１１…同期判定及び制御回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/38 9297−5Ｋ Ｈ０４Ｌ 27/00 Ｈ (72)発明者 多賀 昇 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 デジタル変調波に局部発振器からの局部
   発振出力を乗算して同期検波出力を得る同期検波手段
   と、 前記同期検波手段の同期検波出力をアイパターン中心を
   含むタイミングで標本化する標本化手段と、 前記標本化手段から出力されたデータを用いて位相誤差
   を検出して前記局部発振器に位相制御信号を与える搬送
   波再生手段と、 前記標本化手段からの出力データを用いて当該データの
   位相と基準位相との位相同期状態を専用に判定し、同期
   が非同期である場合は周波数制御信号を作成して前記局
   部発振器の制御端子に供給し、同期した場合はそのとき
   の周波数制御信号を保持する専用同期判定及び周波数制
   御信号出力手段とを具備したことを特徴とするデジタル
   変調波信号の同期処理装置。
2. 【請求項２】 デジタル変調波に局部発振器からの局部
   発振出力を乗算して同期検波出力を得る同期検波手段
   と、 前記同期検波手段の同期検波出力をアイパターン中心を
   含むタイミングで標本化する標本化手段と、 前記標本化手段から出力されたデータを用いて位相誤差
   を検出して前記局部発振器に位相制御信号を与える搬送
   波再生手段と、 前記標本化手段の出力の振幅分布を検出する検出手段
   と、 前記検出手段の出力により表わされる振幅分布の偏りか
   ら同期判定を行う同期判定手段と、 前記同期判定手段の判定結果に応じて前記同期検波用の
   搬送波再生手段の出力のオフセット量を設定する手段と
   を具備することを特徴とするデジタル変調波の同期処理
   装置。
3. 【請求項３】 前記デジタル変調は、４相位相変調を含
   む直交変調方式であり、前記振幅分布を求める手段は、
   同相軸出力及び直交軸出力の２次元の振幅分布を求める
   手段であることを特徴とする請求項１記載のデジタル変
   調波の同期処理回路。
4. 【請求項４】 前記同期検波出力を標本化する標本化手
   段は、アナログデジタル変換手段であることを特徴とす
   る請求項１記載のデジタル変調波の同期処理装置。
5. 【請求項５】 前記振幅分布の偏りから同期判定を行う
   同期判定手段は、複数のしきい値で区切られた振幅の領
   域毎の度数を求め、これらの大小比較で判定を行う手段
   であることを特徴とする請求項１記載のデジタル変調波
   の同期処理装置。
6. 【請求項６】 デジタル変調波に局部発振器からの局部
   発振出力を乗算して同期検波出力を得る同期検波手段
   と、 前記同期検波手段の同期検波出力をアイパターン中心を
   含むタイミングで標本化する標本化手段と、 前記標本化手段から出力されたデータを用いて位相誤差
   を検出して前記局部発振器に位相制御信号を与える搬送
   波再生手段と、 前記標本化手段から出力されたデータを用いて、前記デ
   ジタル変調波の周波数ずれを検出する周波数ずれ検出手
   段と、 前記周波数ずれ検出手段の検出出力に応じて前記局部発
   振器の周波数を制御する周波数ずれ補正手段と、 前記標本化手段から出力されたデータを用いて前記局部
   発振出力の搬送波同期状態は判定し、非同期状態では前
   記周波数ずれ補正手段と前記搬送波再生手段とを交互に
   一定時間ずつ切換えて動作させ、同期状態で前記搬送波
   再生手段のみの動作状態に切換える同期判定および制御
   手段とを具備したことを特徴とするデジタル変調波の同
   期処理装置。