JP3382892B2 - 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 - Google Patents
階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置Info
- Publication number
- JP3382892B2 JP3382892B2 JP20231699A JP20231699A JP3382892B2 JP 3382892 B2 JP3382892 B2 JP 3382892B2 JP 20231699 A JP20231699 A JP 20231699A JP 20231699 A JP20231699 A JP 20231699A JP 3382892 B2 JP3382892 B2 JP 3382892B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- modulation period
- detection
- phase modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、衛星／地上デジタ
ル放送などにおける搬送波（キャリア）電力／雑音電力
（Ｃ／Ｎ）比が相違する位相変調波（ＰＳＫ/ Phase Sh
ift Keying）を受信して復調する方法に関し、特に、階
層化伝送方式を採用したＢ(Binary)−ＰＳＫ変調された
フレーム同期パターン及びＱ(Quadrature)−ＰＳＫ／８
−ＰＳＫ変調を組み合わせ、かつ、フレームごとに繰り
返して伝送する時間多重化によるＰＳＫ変調信号を受信
して復調する際の階層化伝送における位相変調信号をデ
ジタル復調してフレーム同期パターン検出を行う方法及
び装置に関する。
ル放送などにおける搬送波（キャリア）電力／雑音電力
（Ｃ／Ｎ）比が相違する位相変調波（ＰＳＫ/ Phase Sh
ift Keying）を受信して復調する方法に関し、特に、階
層化伝送方式を採用したＢ(Binary)−ＰＳＫ変調された
フレーム同期パターン及びＱ(Quadrature)−ＰＳＫ／８
−ＰＳＫ変調を組み合わせ、かつ、フレームごとに繰り
返して伝送する時間多重化によるＰＳＫ変調信号を受信
して復調する際の階層化伝送における位相変調信号をデ
ジタル復調してフレーム同期パターン検出を行う方法及
び装置に関する。
【０００２】
【従来の技術】従来、衛星デジタル通信や衛星デジタル
放送では、衛星に搭載した中継器内部の周波数変換器で
の安定性を高めるのが困難であり、また、衛星デジタル
通信／放送受信機においても、簡易な回路で周波数変換
が行なわれるため、大きな周波数離調が生じ易い。この
周波数離調に対して、キャリア再生を行なうためにキャ
リアの周波数スイープを行っている。衛星放送受信機に
おいては、この周波数スイープを電源投入後や選局周波
数変更後に行い、フレーム同期信号（パターン）が検出
された場合に、同期確立状態と判断してトラッキング状
態に移行する。
放送では、衛星に搭載した中継器内部の周波数変換器で
の安定性を高めるのが困難であり、また、衛星デジタル
通信／放送受信機においても、簡易な回路で周波数変換
が行なわれるため、大きな周波数離調が生じ易い。この
周波数離調に対して、キャリア再生を行なうためにキャ
リアの周波数スイープを行っている。衛星放送受信機に
おいては、この周波数スイープを電源投入後や選局周波
数変更後に行い、フレーム同期信号（パターン）が検出
された場合に、同期確立状態と判断してトラッキング状
態に移行する。
【０００３】ＢＳ衛星デジタル放送として、Ｃ／Ｎ比が
相違する複数の位相変調（ＰＳＫ）方式、例えば、８−
ＰＳＫ，Ｑ−ＰＳＫ，Ｂ−ＰＳＫを組み合わせ、かつ、
フレームごとに繰り返して伝送する階層化伝送方式が採
用されている。この階層化伝送では、低階層のＱ−ＰＳ
Ｋ，Ｂ−ＰＳＫの変調のＣ／Ｎ比まで受信性能が拡大さ
れる。Ｂ−ＰＳＫ信号は、より低いＣ／Ｎ比で受信可能
であるが、低いＣ／Ｎ比状態下で低階層のＢ−ＰＳＫ変
調波を受信する場合には、このＢ−ＰＳＫの期間のみで
キャリア引き込み処理を行なうことになる。
相違する複数の位相変調（ＰＳＫ）方式、例えば、８−
ＰＳＫ，Ｑ−ＰＳＫ，Ｂ−ＰＳＫを組み合わせ、かつ、
フレームごとに繰り返して伝送する階層化伝送方式が採
用されている。この階層化伝送では、低階層のＱ−ＰＳ
Ｋ，Ｂ−ＰＳＫの変調のＣ／Ｎ比まで受信性能が拡大さ
れる。Ｂ−ＰＳＫ信号は、より低いＣ／Ｎ比で受信可能
であるが、低いＣ／Ｎ比状態下で低階層のＢ−ＰＳＫ変
調波を受信する場合には、このＢ−ＰＳＫの期間のみで
キャリア引き込み処理を行なうことになる。
【０００４】図３は、従来のデジタルフェーズロックド
ループ（ＰＬＬ）キャリア再生方式を用いたＰＳＫデジ
タル復調装置の構成を示すブロック図である。図３にお
いて、位相変調信号入力端子１に入力されたデジタル変
調信号が分配されて同相検波器２ａ及び直交検波器２ｂ
に入力される。局部発振器３からの局部発振信号（０度
位相）が同相検波器２ａに入力され、かつ、９０度（π
／２）移相回路４で９０度移相（π／２シフト）した局
部発振信号が直交検波器２ｂに入力され、直交復調によ
るベースバンド信号が出力される。
ループ（ＰＬＬ）キャリア再生方式を用いたＰＳＫデジ
タル復調装置の構成を示すブロック図である。図３にお
いて、位相変調信号入力端子１に入力されたデジタル変
調信号が分配されて同相検波器２ａ及び直交検波器２ｂ
に入力される。局部発振器３からの局部発振信号（０度
位相）が同相検波器２ａに入力され、かつ、９０度（π
／２）移相回路４で９０度移相（π／２シフト）した局
部発振信号が直交検波器２ｂに入力され、直交復調によ
るベースバンド信号が出力される。
【０００５】このベースバンド信号をそれぞれＡ／Ｄ変
換器５ａ，５ｂでデジタル値に変換して、複素乗算器６
に入力される。複素乗算器６の出力信号がロールオフフ
ィルタ（デジタル低域通過フィルタ）７ａ，７ｂに入力
され、ここではデジタルデータ伝送における符号間干渉
防止に要求される伝送特性に形成する。この場合、送信
側のフィルタ特性と組み合わせた際にロールオフ特性が
得られる。
換器５ａ，５ｂでデジタル値に変換して、複素乗算器６
に入力される。複素乗算器６の出力信号がロールオフフ
ィルタ（デジタル低域通過フィルタ）７ａ，７ｂに入力
され、ここではデジタルデータ伝送における符号間干渉
防止に要求される伝送特性に形成する。この場合、送信
側のフィルタ特性と組み合わせた際にロールオフ特性が
得られる。
【０００６】ロールオフフィルタ（デジタル低域通過フ
ィルタ）７ａ，７ｂの出力信号において、各検波出力は
アイ開口率が十分大きくなるようにスペクトル整形が行
われる。なお、複素乗算器６のＩ，Ｑ信号及びロールオ
フフィルタ７ａ，７ｂの出力信号が、分岐されてクロッ
ク再生が行われ、信号中のシンボルタイミング成分が抽
出されてＡ／Ｄ変換器５ａ，５ｂ及び他の回路に供給さ
れる。複素乗算器６は、中間周波数帯における周波数変
換器（ミキサ）と同様の動作で実現される。
ィルタ）７ａ，７ｂの出力信号において、各検波出力は
アイ開口率が十分大きくなるようにスペクトル整形が行
われる。なお、複素乗算器６のＩ，Ｑ信号及びロールオ
フフィルタ７ａ，７ｂの出力信号が、分岐されてクロッ
ク再生が行われ、信号中のシンボルタイミング成分が抽
出されてＡ／Ｄ変換器５ａ，５ｂ及び他の回路に供給さ
れる。複素乗算器６は、中間周波数帯における周波数変
換器（ミキサ）と同様の動作で実現される。
【０００７】ロールオフフィルタ７ａ，７の出力信号が
それぞれ位相検波器８に入力され、入力信号と数値制御
発振器（ＮＣＯ）１０との位相差が検出される。また、
位相検波器８からの位相差信号が、キャリア再生のため
にループフィルタ９を通じて数値制御発振器１０の周波
数制御端子へ入力される。数値制御発振器１０はオーバ
ーフローを禁止しない累積加算回路である。すなわち、
アナログ回路における電圧制御発振回路（ＶＣＯ）と同
様の動作であるが、発振周波数が極めて安定しており、
水晶振動子を用いたＶＣＸＯ以上の安定性及び広い周波
数可変範囲を有している。
それぞれ位相検波器８に入力され、入力信号と数値制御
発振器（ＮＣＯ）１０との位相差が検出される。また、
位相検波器８からの位相差信号が、キャリア再生のため
にループフィルタ９を通じて数値制御発振器１０の周波
数制御端子へ入力される。数値制御発振器１０はオーバ
ーフローを禁止しない累積加算回路である。すなわち、
アナログ回路における電圧制御発振回路（ＶＣＯ）と同
様の動作であるが、発振周波数が極めて安定しており、
水晶振動子を用いたＶＣＸＯ以上の安定性及び広い周波
数可変範囲を有している。
【０００８】この数値制御発振器１０の出力信号が、二
つに分岐してそれぞれサイン及びコサイン特性を有する
データ変換回路１１，１２を通じて複素乗算器６に入力
される。すなわち、デジタル構成のデジタルフェーズド
ロックドループ（ＰＬＬ）によるキャリア再生が行われ
る。このキャリア再生によるロック信号において、フレ
ーム同期パターン検出回路１３がフレーム同期パターン
の検出を行って絶対位相軸を確定する。
つに分岐してそれぞれサイン及びコサイン特性を有する
データ変換回路１１，１２を通じて複素乗算器６に入力
される。すなわち、デジタル構成のデジタルフェーズド
ロックドループ（ＰＬＬ）によるキャリア再生が行われ
る。このキャリア再生によるロック信号において、フレ
ーム同期パターン検出回路１３がフレーム同期パターン
の検出を行って絶対位相軸を確定する。
【０００９】なお、同様の絶対位相を求める方法として
は、必要とされるＣ／Ｎ比が異なる複数の変調信号（例
えば、８−ＰＳＫ，Ｑ−ＰＳＫ，Ｂ−ＰＳＫ）で伝送さ
れるデジタル変調方式において、復調されたベースバン
ド信号からフレーム同期パターンを検出し、この検出さ
れた同期信号の信号配置から現在の受信信号位相回転方
向を検出し、検出された受信信号に基づいて信号の絶対
位相を求めて送信側で送信された位相に一致させる方法
が知られている（例えば、特開平１１−２７３３４号公
報）。
は、必要とされるＣ／Ｎ比が異なる複数の変調信号（例
えば、８−ＰＳＫ，Ｑ−ＰＳＫ，Ｂ−ＰＳＫ）で伝送さ
れるデジタル変調方式において、復調されたベースバン
ド信号からフレーム同期パターンを検出し、この検出さ
れた同期信号の信号配置から現在の受信信号位相回転方
向を検出し、検出された受信信号に基づいて信号の絶対
位相を求めて送信側で送信された位相に一致させる方法
が知られている（例えば、特開平１１−２７３３４号公
報）。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな上記従来例では、位相をロックした後にフレーム同
期パターンを検出している。このため、検出の時間が多
大になり、かつ、検出精度が低下するという欠点があ
る。
うな上記従来例では、位相をロックした後にフレーム同
期パターンを検出している。このため、検出の時間が多
大になり、かつ、検出精度が低下するという欠点があ
る。
【００１１】本発明は、このような従来技術における課
題を解決するものであり、階層化伝送による位相変調信
号に対する位相ロック前に、最低速伝送の位相変調信号
（Ｂ−ＰＳＫ）におけるフレーム同期パターンの検出が
出来るようになり、その検出時間が短縮され、かつ、検
出精度が向上する階層化伝送における位相変調信号をデ
ジタル復調してフレーム同期パターン検出を行う方法及
び装置の提供を目的とする。なお、本明細書において、
最低速伝送とは、所要Ｃ／Ｎ比が低い変調方式を示すも
のであり、例えば８−ＰＳＫとＢ−ＰＳＫによる階層伝
送の場合には、Ｂ−ＰＳＫを最低速伝送として扱うとい
う意味である。
題を解決するものであり、階層化伝送による位相変調信
号に対する位相ロック前に、最低速伝送の位相変調信号
（Ｂ−ＰＳＫ）におけるフレーム同期パターンの検出が
出来るようになり、その検出時間が短縮され、かつ、検
出精度が向上する階層化伝送における位相変調信号をデ
ジタル復調してフレーム同期パターン検出を行う方法及
び装置の提供を目的とする。なお、本明細書において、
最低速伝送とは、所要Ｃ／Ｎ比が低い変調方式を示すも
のであり、例えば８−ＰＳＫとＢ−ＰＳＫによる階層伝
送の場合には、Ｂ−ＰＳＫを最低速伝送として扱うとい
う意味である。
【００１２】
【課題を解決するための手段】上記課題を達成するため
に、本発明の階層化伝送における位相変調信号をデジタ
ル復調してフレーム同期パターン検出を行う方法は、入
力される位相変調信号を検波したＩ，Ｑ信号をデジタル
変換する段階と、このＩ，Ｑ信号と再生キャリアとの複
素乗算を行なう段階と、次に、複素演算出力信号から位
相差信号を出力する段階と、この位相差信号を１シンボ
ル遅延して位相信号との位相差を検出し、コサイン絶対
値演算した最低速伝送の位相変調期間を示す検出信号を
出力する段階とを有している。
に、本発明の階層化伝送における位相変調信号をデジタ
ル復調してフレーム同期パターン検出を行う方法は、入
力される位相変調信号を検波したＩ，Ｑ信号をデジタル
変換する段階と、このＩ，Ｑ信号と再生キャリアとの複
素乗算を行なう段階と、次に、複素演算出力信号から位
相差信号を出力する段階と、この位相差信号を１シンボ
ル遅延して位相信号との位相差を検出し、コサイン絶対
値演算した最低速伝送の位相変調期間を示す検出信号を
出力する段階とを有している。
【００１３】また、前記最低速伝送の位相変調期間検出
として、位相差信号を１シンボル遅延する段階と、この
遅延信号と複素乗算の出力信号との位相差を検出する段
階と、この位相差に対してコサイン絶対値演算した最低
速伝送の位相変調期間を示す信号を出力する段階と、こ
の位相変調期間検出信号を、他の信号を除去して抽出す
る段階と、この抽出した位相変調期間検出信号をフレー
ム方向で平均化する段階とを有している。
として、位相差信号を１シンボル遅延する段階と、この
遅延信号と複素乗算の出力信号との位相差を検出する段
階と、この位相差に対してコサイン絶対値演算した最低
速伝送の位相変調期間を示す信号を出力する段階と、こ
の位相変調期間検出信号を、他の信号を除去して抽出す
る段階と、この抽出した位相変調期間検出信号をフレー
ム方向で平均化する段階とを有している。
【００１４】更に、前記最低速伝送の位相変調期間検出
信号に基づいたゲートパルスを生成して最低速伝送の位
相変調期間でのキャリア再生を行う段階と、最低速伝送
の位相変調期間検出信号に基づいてフレーム同期パター
ンを検出する段階と、複素乗算の出力信号から検出した
Ｃ／Ｎ比に対応して最低速伝送の位相変調期間を検出す
るためのスレショールド値を設定する段階と、キャリア
再生を行う際にキャリアループ動作を行わずに、位相検
出信号に基づいて最低速伝送の位相変調期間を検出する
段階と、上記段階のいずれか又は組み合わせを有してい
る。
信号に基づいたゲートパルスを生成して最低速伝送の位
相変調期間でのキャリア再生を行う段階と、最低速伝送
の位相変調期間検出信号に基づいてフレーム同期パター
ンを検出する段階と、複素乗算の出力信号から検出した
Ｃ／Ｎ比に対応して最低速伝送の位相変調期間を検出す
るためのスレショールド値を設定する段階と、キャリア
再生を行う際にキャリアループ動作を行わずに、位相検
出信号に基づいて最低速伝送の位相変調期間を検出する
段階と、上記段階のいずれか又は組み合わせを有してい
る。
【００１５】本発明の階層化伝送における位相変調信号
をデジタル復調してフレーム同期パターン検出を行う装
置は、階層化伝送における位相変調信号をデジタル復調
してフレーム同期パターン検出を行うものであり、入力
される位相変調信号を検波したＩ，Ｑ信号をデジタル変
換する検波変換手段と、検波変換手段からのＩ，Ｑ信号
と再生キャリアとの複素乗算を行なう複素乗算手段と、
複素乗算手段の出力信号から位相差信号を出力する位相
検出手段と、位相検出手段からの位相差信号を１シンボ
ル遅延し、位相信号との位相差を検出してコサイン絶対
値演算した最低速伝送の位相変調の期間を示す検出信号
を出力する位相変調期間検出手段とを備える構成として
ある。
をデジタル復調してフレーム同期パターン検出を行う装
置は、階層化伝送における位相変調信号をデジタル復調
してフレーム同期パターン検出を行うものであり、入力
される位相変調信号を検波したＩ，Ｑ信号をデジタル変
換する検波変換手段と、検波変換手段からのＩ，Ｑ信号
と再生キャリアとの複素乗算を行なう複素乗算手段と、
複素乗算手段の出力信号から位相差信号を出力する位相
検出手段と、位相検出手段からの位相差信号を１シンボ
ル遅延し、位相信号との位相差を検出してコサイン絶対
値演算した最低速伝送の位相変調の期間を示す検出信号
を出力する位相変調期間検出手段とを備える構成として
ある。
【００１６】また、前記最低速伝送の位相変調期間検出
手段として、位相検出手段からの位相差信号を１シンボ
ル遅延する遅延手段と、遅延手段からの遅延信号と複素
乗算手段からの位相信号との位相差を検出する位相差検
出手段と、位相差検出手段からの位相差に対してコサイ
ン絶対値演算した最低速伝送の位相変調期間検出信号を
出力する演算手段とを備える構成としてある。
手段として、位相検出手段からの位相差信号を１シンボ
ル遅延する遅延手段と、遅延手段からの遅延信号と複素
乗算手段からの位相信号との位相差を検出する位相差検
出手段と、位相差検出手段からの位相差に対してコサイ
ン絶対値演算した最低速伝送の位相変調期間検出信号を
出力する演算手段とを備える構成としてある。
【００１７】更に、前記演算手段からの位相変調期間検
出信号を抽出するフィルタリング手段と、フィルタリン
グ手段からの位相変調期間検出信号をフレーム方向で平
均化するフレーム平均化手段とを備える構成としてあ
る。
出信号を抽出するフィルタリング手段と、フィルタリン
グ手段からの位相変調期間検出信号をフレーム方向で平
均化するフレーム平均化手段とを備える構成としてあ
る。
【００１８】また、前記位相変調期間検出手段からの最
低速伝送の位相変調期間検出信号に基づいたゲートパル
スを生成して、最低速伝送の位相変調期間でのキャリア
再生を行うキャリア再生手段を備える構成としてある。
低速伝送の位相変調期間検出信号に基づいたゲートパル
スを生成して、最低速伝送の位相変調期間でのキャリア
再生を行うキャリア再生手段を備える構成としてある。
【００１９】更に、前記位相変調期間検出手段からの最
低速伝送の位相変調期間検出信号に基づいてフレーム同
期パターンを検出する検出手段を備える構成としてあ
る。
低速伝送の位相変調期間検出信号に基づいてフレーム同
期パターンを検出する検出手段を備える構成としてあ
る。
【００２０】また、前記複素乗算手段の出力信号に対す
るＣ／Ｎ比を検出するＣ／Ｎ比検出手段を備え、このＣ
／Ｎ比検出手段で得られたＣ／Ｎ比に対応して位相変調
期間検出手段での最低速伝送の位相変調期間を検出する
ためのスレショールド値を設定する構成としてある。
るＣ／Ｎ比を検出するＣ／Ｎ比検出手段を備え、このＣ
／Ｎ比検出手段で得られたＣ／Ｎ比に対応して位相変調
期間検出手段での最低速伝送の位相変調期間を検出する
ためのスレショールド値を設定する構成としてある。
【００２１】更に、前記キャリア再生手段が、キャリア
再生を行う際に、位相検波手段を備えるキャリア再生手
段でのキャリアループ動作を行わずに、位相検波手段の
位相検出信号に基づいて最低速伝送の位相変調期間を検
出する構成としてある。
再生を行う際に、位相検波手段を備えるキャリア再生手
段でのキャリアループ動作を行わずに、位相検波手段の
位相検出信号に基づいて最低速伝送の位相変調期間を検
出する構成としてある。
【００２２】このような本発明の階層化伝送における位
相変調信号をデジタル復調してフレーム同期パターン検
出を行う方法及び装置は、検波したＩ，Ｑ信号と再生キ
ャリアとの複素乗算の出力信号から位相差信号を１シン
ボル遅延し、位相信号との位相差を検出してコサイン絶
対値演算した最低速伝送の位相変調の期間を示す検出信
号を出力している。
相変調信号をデジタル復調してフレーム同期パターン検
出を行う方法及び装置は、検波したＩ，Ｑ信号と再生キ
ャリアとの複素乗算の出力信号から位相差信号を１シン
ボル遅延し、位相信号との位相差を検出してコサイン絶
対値演算した最低速伝送の位相変調の期間を示す検出信
号を出力している。
【００２３】この結果、階層化伝送による位相変調信号
に対する位相ロック前に、最低速伝送の位相変調信号
（例えば、Ｂ−ＰＳＫ）におけるフレーム同期パターン
の検出が可能になり、その検出時間が短縮され、かつ、
検出精度が向上する。
に対する位相ロック前に、最低速伝送の位相変調信号
（例えば、Ｂ−ＰＳＫ）におけるフレーム同期パターン
の検出が可能になり、その検出時間が短縮され、かつ、
検出精度が向上する。
【００２４】本発明では、最低速伝送の位相変調の期間
を示す検出信号をフィルタリングして抽出し、かつ、フ
レーム方向で平均化する。更に、最低速伝送の位相変調
期間検出信号に基づいたゲートパルスを生成して、最低
速伝送の位相変調期間でのキャリア再生を行っている。
を示す検出信号をフィルタリングして抽出し、かつ、フ
レーム方向で平均化する。更に、最低速伝送の位相変調
期間検出信号に基づいたゲートパルスを生成して、最低
速伝送の位相変調期間でのキャリア再生を行っている。
【００２５】この結果、位相変調期間検出信号のノイズ
が除去されて、誤りのない位相変調期間検出信号が生成
される。更に、キャリア再生が容易かつ確実に行われ
る。
が除去されて、誤りのない位相変調期間検出信号が生成
される。更に、キャリア再生が容易かつ確実に行われ
る。
【００２６】また、本発明では最低速伝送の位相変調期
間検出信号に基づいてフレーム同期パターンを検出して
いる。更に、複素乗算の出力信号から検出したＣ／Ｎ比
に対応して最低速伝送の位相変調期間を検出するための
スレショールド値を設定している。また、キャリア再生
を行う際に、キャリアループ動作を行わずに、位相検出
信号に基づいて最低速伝送の位相変調期間を検出してい
る。
間検出信号に基づいてフレーム同期パターンを検出して
いる。更に、複素乗算の出力信号から検出したＣ／Ｎ比
に対応して最低速伝送の位相変調期間を検出するための
スレショールド値を設定している。また、キャリア再生
を行う際に、キャリアループ動作を行わずに、位相検出
信号に基づいて最低速伝送の位相変調期間を検出してい
る。
【００２７】この結果、最低速伝送の位相変調期間にお
いて安定したフレーム同期パターンの検出が可能にな
る。更に、Ｃ／Ｎ比が低い場合にも最低速伝送の位相変
調期間の検出が可能になる。また、検出時間が短縮さ
れ、かつ、動作構成を簡素化できるようになる。
いて安定したフレーム同期パターンの検出が可能にな
る。更に、Ｃ／Ｎ比が低い場合にも最低速伝送の位相変
調期間の検出が可能になる。また、検出時間が短縮さ
れ、かつ、動作構成を簡素化できるようになる。
【００２８】
【発明の実施の形態】次に、本発明の実施の形態による
階層化伝送における位相変調信号をデジタル復調してフ
レーム同期パターン検出を行う方法及び装置を図面を参
照して説明する。なお、以下の文及び図において前記し
た図３と同一の構成要素には同一の参照符号を付した。
図１は、本発明の実施の形態による階層化伝送における
位相変調信号をデジタル復調してフレーム同期パターン
検出を行う方法及び装置にかかる構成を示すブロック図
である。
階層化伝送における位相変調信号をデジタル復調してフ
レーム同期パターン検出を行う方法及び装置を図面を参
照して説明する。なお、以下の文及び図において前記し
た図３と同一の構成要素には同一の参照符号を付した。
図１は、本発明の実施の形態による階層化伝送における
位相変調信号をデジタル復調してフレーム同期パターン
検出を行う方法及び装置にかかる構成を示すブロック図
である。
【００２９】図１において、この階層化伝送における位
相変調信号をデジタル復調してフレーム同期パターン検
出を行う装置は、位相変調信号入力端子１と、同相検波
器２ａと、直交検波器２ｂと、局部発振器３と、９０度
移相器（シフタ）４と、Ａ／Ｄ変換器５ａ，５ｂと、複
素乗算器６と、ロールオフフィルタ７ａ，７ｂと、位相
検波器８と、ループフィルタ９と、数値制御発振器１０
と、データ変換回路（ＳＩＮ）１１と、データ変換回路
（ＣＯＮ）１２と、フレーム同期パターン検出回路１３
と、タイミングパルス生成回路１４と、Ｃ／Ｎ比検出回
路１５と、ＡＮＤゲート回路１６と、Ｂ−ＰＳＫ期間検
出回路１７とを備えている。
相変調信号をデジタル復調してフレーム同期パターン検
出を行う装置は、位相変調信号入力端子１と、同相検波
器２ａと、直交検波器２ｂと、局部発振器３と、９０度
移相器（シフタ）４と、Ａ／Ｄ変換器５ａ，５ｂと、複
素乗算器６と、ロールオフフィルタ７ａ，７ｂと、位相
検波器８と、ループフィルタ９と、数値制御発振器１０
と、データ変換回路（ＳＩＮ）１１と、データ変換回路
（ＣＯＮ）１２と、フレーム同期パターン検出回路１３
と、タイミングパルス生成回路１４と、Ｃ／Ｎ比検出回
路１５と、ＡＮＤゲート回路１６と、Ｂ−ＰＳＫ期間検
出回路１７とを備えている。
【００３０】図２は図１中のフレーム同期パターン検出
回路１３の内部構成を示すブロック図である。図２にお
いて、このフレーム同期パターン検出回路１３は、遅延
回路（例えば、Ｄ型フリップフロップ（Ｆ／Ｆ）回路）
１８と、減算回路１９と、ＣＯＳ演算回路２０と、絶対
値回路２１と、ＬＰＦ２２と、フレーム平均化回路２３
とを備えている。
回路１３の内部構成を示すブロック図である。図２にお
いて、このフレーム同期パターン検出回路１３は、遅延
回路（例えば、Ｄ型フリップフロップ（Ｆ／Ｆ）回路）
１８と、減算回路１９と、ＣＯＳ演算回路２０と、絶対
値回路２１と、ＬＰＦ２２と、フレーム平均化回路２３
とを備えている。
【００３１】次に、この実施形態の動作について説明す
る。ここでは、階層化伝送としてＣ／Ｎ比が相違するＢ
−ＰＳＫ（最低速伝送の位相変調信号）、Ｑ−ＰＳＫ，
８−ＰＳＫ変調を組み合わせ、かつ、フレームごとに繰
り返して伝送する時間多重化によるＰＳＫ変調信号を受
信して復調するものとする。
る。ここでは、階層化伝送としてＣ／Ｎ比が相違するＢ
−ＰＳＫ（最低速伝送の位相変調信号）、Ｑ−ＰＳＫ，
８−ＰＳＫ変調を組み合わせ、かつ、フレームごとに繰
り返して伝送する時間多重化によるＰＳＫ変調信号を受
信して復調するものとする。
【００３２】位相変調信号入力端子１に入力されたデジ
タル変調信号が分配されて同相検波器２ａ及び直交検波
器２ｂに入力される。局部発振器３からの局部発振信号
（０度位相）が同相検波器２ａに入力され、かつ、９０
度（π／２）移相器４で９０度移相（シフト）した局部
発振信号が直交検波器２ｂに入力されて、直交復調によ
るベースバンド信号が出力される。
タル変調信号が分配されて同相検波器２ａ及び直交検波
器２ｂに入力される。局部発振器３からの局部発振信号
（０度位相）が同相検波器２ａに入力され、かつ、９０
度（π／２）移相器４で９０度移相（シフト）した局部
発振信号が直交検波器２ｂに入力されて、直交復調によ
るベースバンド信号が出力される。
【００３３】このベースバンド信号をそれぞれＡ／Ｄ変
換器５ａ，５ｂでデジタル値に変換して複素乗算器６に
出力する。複素乗算器６の出力信号がロールオフフィル
タ（デジタル低域通過フィルタ）７ａ，７ｂに入力さ
れ、ここではデジタルデータ伝送における符号間干渉防
止に要求される伝送特性を形成し、一般的に送信側のフ
ィルタ特性と組み合わせた際にロールオフ特性が得られ
る。
換器５ａ，５ｂでデジタル値に変換して複素乗算器６に
出力する。複素乗算器６の出力信号がロールオフフィル
タ（デジタル低域通過フィルタ）７ａ，７ｂに入力さ
れ、ここではデジタルデータ伝送における符号間干渉防
止に要求される伝送特性を形成し、一般的に送信側のフ
ィルタ特性と組み合わせた際にロールオフ特性が得られ
る。
【００３４】ロールオフフィルタ７ａ，７ｂの出力信号
において、各検波出力はアイ開口率が十分大きくなるよ
うにスペクトル整形が行われる。なお、複素乗算器６の
Ｉ，Ｑ信号及びロールオフフィルタ７ａ，７ｂの出力信
号は、分岐されてクロック再生が行われ、信号中のシン
ボルタイミング成分が抽出されてＡ／Ｄ変換器５ａ，５
ｂ及び他の回路に供給される。複素乗算器６は、中間周
波数を生成する周波数変換器（ミキサ）と同様の動作で
実現される。
において、各検波出力はアイ開口率が十分大きくなるよ
うにスペクトル整形が行われる。なお、複素乗算器６の
Ｉ，Ｑ信号及びロールオフフィルタ７ａ，７ｂの出力信
号は、分岐されてクロック再生が行われ、信号中のシン
ボルタイミング成分が抽出されてＡ／Ｄ変換器５ａ，５
ｂ及び他の回路に供給される。複素乗算器６は、中間周
波数を生成する周波数変換器（ミキサ）と同様の動作で
実現される。
【００３５】複素乗算器６の出力信号が、それぞれロー
ルオフフィルタ７ａ，７に入力される。ロールオフフィ
ルタ７ａ，７の出力信号がそれぞれ位相検波器８に入力
され、入力信号と数値制御発振器１０との位相差が検出
される。この位相検波器８からの位相差信号が、キャリ
ア再生のためにループフィルタ９を通じて数値制御発振
器１０の周波数制御端子へ出力される。
ルオフフィルタ７ａ，７に入力される。ロールオフフィ
ルタ７ａ，７の出力信号がそれぞれ位相検波器８に入力
され、入力信号と数値制御発振器１０との位相差が検出
される。この位相検波器８からの位相差信号が、キャリ
ア再生のためにループフィルタ９を通じて数値制御発振
器１０の周波数制御端子へ出力される。
【００３６】数値制御発振器１０は、オーバーフローを
禁止しない累積加算回路である。すなわち、アナログ回
路における電圧制御発振回路（ＶＣＯ）と同様の動作で
あり、発振周波数が極めて安定し、水晶振動子を用いた
ＶＣＸＯ以上の安定性及び広い周波数可変範囲を有して
いる。
禁止しない累積加算回路である。すなわち、アナログ回
路における電圧制御発振回路（ＶＣＯ）と同様の動作で
あり、発振周波数が極めて安定し、水晶振動子を用いた
ＶＣＸＯ以上の安定性及び広い周波数可変範囲を有して
いる。
【００３７】この数値制御発振器１０の出力信号が、二
つに分配されてそれぞれサイン及びコサイン特性を有す
るデータ変換回路１１，１２に入力され、このデータ変
換回路１１，１２から複素乗算器６に出力される。この
複素乗算器６からデータ変換回路１１，１２までの構成
はデジタルフェーズロックドループ（ＰＬＬ）である。
このようデジタルＰＬＬによってキャリア再生が行われ
る。一方、位相検波器８において検出された位相情報が
Ｂ−ＰＳＫ期間検出回路１７に入力され、この入力され
た位相情報からＢ−ＰＳＫ変調期間が検出される。
つに分配されてそれぞれサイン及びコサイン特性を有す
るデータ変換回路１１，１２に入力され、このデータ変
換回路１１，１２から複素乗算器６に出力される。この
複素乗算器６からデータ変換回路１１，１２までの構成
はデジタルフェーズロックドループ（ＰＬＬ）である。
このようデジタルＰＬＬによってキャリア再生が行われ
る。一方、位相検波器８において検出された位相情報が
Ｂ−ＰＳＫ期間検出回路１７に入力され、この入力され
た位相情報からＢ−ＰＳＫ変調期間が検出される。
【００３８】次に、Ｂ−ＰＳＫ変調期間検出回路１７の
動作について説明する。図２において、位相検波器８か
らの位相情報は、シンボルレートに応じた各データの位
相情報を含んでいる。この信号は１シンボル遅延回路１
８に入力されて、１シンボル分のデータ遅延が行われ
る。この遅延回路１８で１シンボル遅延された信号と位
相検波器８から入力された位相信号とを減算回路１９に
入力し、ここで差分演算を行う。
動作について説明する。図２において、位相検波器８か
らの位相情報は、シンボルレートに応じた各データの位
相情報を含んでいる。この信号は１シンボル遅延回路１
８に入力されて、１シンボル分のデータ遅延が行われ
る。この遅延回路１８で１シンボル遅延された信号と位
相検波器８から入力された位相信号とを減算回路１９に
入力し、ここで差分演算を行う。
【００３９】減算回路１９からの差分信号は、シンボル
間のデータのそれぞれの位相差を示している。この位相
差をＣＯＳ演算回路２０に入力し、ここで位相値（角
度）が入力されて、そのＣＯＳ演算を行うため「−１か
ら１＋」までの範囲の出力結果が得られる。
間のデータのそれぞれの位相差を示している。この位相
差をＣＯＳ演算回路２０に入力し、ここで位相値（角
度）が入力されて、そのＣＯＳ演算を行うため「−１か
ら１＋」までの範囲の出力結果が得られる。
【００４０】なお、Ｂ−ＰＳＫの信号期間は、このデー
タが２値の位相データであるため、連続するシンボルデ
ータは、位相が０度から１８０度のいずれかにマッピン
グされる。
タが２値の位相データであるため、連続するシンボルデ
ータは、位相が０度から１８０度のいずれかにマッピン
グされる。
【００４１】したがって、遅延回路１８での連続したシ
ンボルデーダの位相検出によって、Ｂ−ＰＳＫパターン
が連続する期間では、位相差が０度又は１８０度の二つ
になる。すなわち、この位相差データをＣＯＳ演算回路
２０に入力し、その入力が位相差０度の場合は、「１」
が出力され、また、入力が位相差１８０度の場合には、
「−１」の出力データが得られる。このようにＢ−ＰＳ
Ｋ期間では、「１から−１」に集中する。
ンボルデーダの位相検出によって、Ｂ−ＰＳＫパターン
が連続する期間では、位相差が０度又は１８０度の二つ
になる。すなわち、この位相差データをＣＯＳ演算回路
２０に入力し、その入力が位相差０度の場合は、「１」
が出力され、また、入力が位相差１８０度の場合には、
「−１」の出力データが得られる。このようにＢ−ＰＳ
Ｋ期間では、「１から−１」に集中する。
【００４２】Ｂ−ＰＳＫ変調以外では、０度、１８０度
以外にもマッピングされる。Ｑ−ＰＳＫ変調の場合に
は、４５度、１３５度、２２５度、３１５度にマッピン
グされる。また、８−ＰＳＫ変調の場合は、０度、４５
度、９０度、１３５度、１８０度、２２５度、２７０
度、３１５度にマッピングされる。したがって、前記し
たＣＯＳ演算回路２０の出力データに対して絶対値回路
２１によって絶対値演算を行うこと、Ｂ−ＰＳＫ期間で
は「１」に集中した信号が得られる。
以外にもマッピングされる。Ｑ−ＰＳＫ変調の場合に
は、４５度、１３５度、２２５度、３１５度にマッピン
グされる。また、８−ＰＳＫ変調の場合は、０度、４５
度、９０度、１３５度、１８０度、２２５度、２７０
度、３１５度にマッピングされる。したがって、前記し
たＣＯＳ演算回路２０の出力データに対して絶対値回路
２１によって絶対値演算を行うこと、Ｂ−ＰＳＫ期間で
は「１」に集中した信号が得られる。
【００４３】この信号をＬＰＦ２２で整形してＢ−ＰＳ
Ｋ期間検出信号が得られる。また、フレーム時間方向お
いて、Ｂ−ＰＳＫ期間は同一位置であるためフレーム方
向でのフレーム平均化回路２３によって、更に安定した
Ｂ−ＰＳＫ期間の検出が可能になる。
Ｋ期間検出信号が得られる。また、フレーム時間方向お
いて、Ｂ−ＰＳＫ期間は同一位置であるためフレーム方
向でのフレーム平均化回路２３によって、更に安定した
Ｂ−ＰＳＫ期間の検出が可能になる。
【００４４】図１おいて、図２に示したＢＳＰＫ期間検
出回路１７からのＢ−ＰＳＫ期間信号がフレーム同期パ
ターン検出回路１３に入力され、ここでＢ−ＰＳＫ期間
でのフレーム同期パターン検出が行われる。このフレー
ム同期パターン検出は、固定パターンであるため、パタ
ーン一致検出方法などを適用できる。また、Ｃ／Ｎ比検
出回路１５においては、入力されたＩ，Ｑ信号からＣ／
Ｎ比が検出される。
出回路１７からのＢ−ＰＳＫ期間信号がフレーム同期パ
ターン検出回路１３に入力され、ここでＢ−ＰＳＫ期間
でのフレーム同期パターン検出が行われる。このフレー
ム同期パターン検出は、固定パターンであるため、パタ
ーン一致検出方法などを適用できる。また、Ｃ／Ｎ比検
出回路１５においては、入力されたＩ，Ｑ信号からＣ／
Ｎ比が検出される。
【００４５】このＣ／Ｎ比は階層化伝送された信号の変
調波（Ｂ−ＰＳＫ，Ｑ−ＰＳＫ，８−ＰＳＫ）の切り換
えに用いられる。更に、Ｂ−ＰＳＫ期間検出回路１７の
Ｂ−ＰＳＫ期間検出に対するスレショールド値を設定す
る。この結果、Ｃ／Ｎ比が低い状態での信号が入力され
た場合にもＢ−ＰＳＫ期間を高精度で検出できるように
なる。
調波（Ｂ−ＰＳＫ，Ｑ−ＰＳＫ，８−ＰＳＫ）の切り換
えに用いられる。更に、Ｂ−ＰＳＫ期間検出回路１７の
Ｂ−ＰＳＫ期間検出に対するスレショールド値を設定す
る。この結果、Ｃ／Ｎ比が低い状態での信号が入力され
た場合にもＢ−ＰＳＫ期間を高精度で検出できるように
なる。
【００４６】また、フレーム同期パターンは、Ｂ−ＰＳ
Ｋ変調で伝送されるため、フレーム同期パターン検出
を、前記で得られたＢ−ＰＳＫ期間に対して行うことに
よって、フレーム同期パターン検出の精度が向上する。
また、一度、フレーム同期パターンが検出できれば、こ
のフレーム同期パターンで階層伝送されるＢ−ＰＳＫ期
間を正確に確定できようになる。すなわち、タイミング
パルス生成回路１４によって、伝送されるＢ−ＰＳＫ期
間検出信号を生成する。
Ｋ変調で伝送されるため、フレーム同期パターン検出
を、前記で得られたＢ−ＰＳＫ期間に対して行うことに
よって、フレーム同期パターン検出の精度が向上する。
また、一度、フレーム同期パターンが検出できれば、こ
のフレーム同期パターンで階層伝送されるＢ−ＰＳＫ期
間を正確に確定できようになる。すなわち、タイミング
パルス生成回路１４によって、伝送されるＢ−ＰＳＫ期
間検出信号を生成する。
【００４７】このＢ−ＰＳＫ期間検出信号（ゲートパル
ス信号）及び位相検波器８からの位相差信号とをＡＮＤ
ゲート回路１６に入力して、このＡＮＤ出力によってＰ
ＬＬに対する制御が行われる。すなわち、Ｂ−ＰＳＫ期
間でループフィルタ９が動作して、低Ｃ／Ｎ比でも安定
したＰＬＬ動作が行われる。
ス信号）及び位相検波器８からの位相差信号とをＡＮＤ
ゲート回路１６に入力して、このＡＮＤ出力によってＰ
ＬＬに対する制御が行われる。すなわち、Ｂ−ＰＳＫ期
間でループフィルタ９が動作して、低Ｃ／Ｎ比でも安定
したＰＬＬ動作が行われる。
【００４８】なお、Ｃ／Ｎ比検出回路１５で得られたＣ
／Ｎ比が良好（高い）場合には、Ｂ−ＰＳＫ期間でＰＬ
Ｌを動作させる必要がなくなる。この場合、タイミング
パルス生成回路１４が、その制御を行うことも可能であ
る。また、Ｂ−ＰＳＫ期間検出回路１７は、ＰＬＬが動
作しない場合でも検出が可能であるため、フレーム同期
パターン検出回路１３が位相ロックしていない状態にお
いて、Ｂ−ＰＳＫ期間の検出が可能であれば、ＰＬＬの
動作前に正確なＢ−ＰＳＫ期間が検出できるようにな
る。この結果、同期確立時間が短縮される。
／Ｎ比が良好（高い）場合には、Ｂ−ＰＳＫ期間でＰＬ
Ｌを動作させる必要がなくなる。この場合、タイミング
パルス生成回路１４が、その制御を行うことも可能であ
る。また、Ｂ−ＰＳＫ期間検出回路１７は、ＰＬＬが動
作しない場合でも検出が可能であるため、フレーム同期
パターン検出回路１３が位相ロックしていない状態にお
いて、Ｂ−ＰＳＫ期間の検出が可能であれば、ＰＬＬの
動作前に正確なＢ−ＰＳＫ期間が検出できるようにな
る。この結果、同期確立時間が短縮される。
【００４９】
【発明の効果】以上の説明から明らかなように、本発明
の階層化伝送における位相変調信号をデジタル復調して
フレーム同期パターン検出を行う方法及び装置によれ
ば、Ｉ，Ｑ信号と再生キャリアとの複素乗算の出力信号
から位相差信号を１シンボル遅延し、位相信号との位相
差を検出してコサイン絶対値演算した最低速伝送の位相
変調期間を示す検出信号を出力している。
の階層化伝送における位相変調信号をデジタル復調して
フレーム同期パターン検出を行う方法及び装置によれ
ば、Ｉ，Ｑ信号と再生キャリアとの複素乗算の出力信号
から位相差信号を１シンボル遅延し、位相信号との位相
差を検出してコサイン絶対値演算した最低速伝送の位相
変調期間を示す検出信号を出力している。
【００５０】この結果、階層化伝送による位相変調信号
に対する位相ロック前に、最低速伝送の位相変調信号に
おけるフレーム同期パターンの検出が可能になり、その
検出時間が短縮され、かつ、検出精度が向上するように
なる。
に対する位相ロック前に、最低速伝送の位相変調信号に
おけるフレーム同期パターンの検出が可能になり、その
検出時間が短縮され、かつ、検出精度が向上するように
なる。
【００５１】また、本発明では、最低速伝送の位相変調
の期間を示す検出信号をフィルタリングして抽出し、か
つ、フレーム方向で平均化し、更に、最低速伝送の位相
変調期間検出信号に基づいたゲートパルスを生成して、
最低速伝送の位相変調期間でのキャリア再生を行ってい
る。
の期間を示す検出信号をフィルタリングして抽出し、か
つ、フレーム方向で平均化し、更に、最低速伝送の位相
変調期間検出信号に基づいたゲートパルスを生成して、
最低速伝送の位相変調期間でのキャリア再生を行ってい
る。
【００５２】この結果、位相変調期間検出信号のノイズ
が除去されて、誤りのない位相変調期間検出信号が生成
される。更に、キャリア再生が容易かつ確実に出来るよ
うになる。
が除去されて、誤りのない位相変調期間検出信号が生成
される。更に、キャリア再生が容易かつ確実に出来るよ
うになる。
【００５３】また、本発明では最低速伝送の位相変調期
間検出信号に基づいてフレーム同期パターンを検出し、
更に、複素乗算の出力信号から検出したＣ／Ｎ比に対応
して最低速伝送の位相変調期間を検出するためのスレシ
ョールド値を設定している。また、キャリア再生を行う
際に、キャリアループ動作を行わずに、位相検出信号に
基づいて最低速伝送の位相変調期間を検出している。
間検出信号に基づいてフレーム同期パターンを検出し、
更に、複素乗算の出力信号から検出したＣ／Ｎ比に対応
して最低速伝送の位相変調期間を検出するためのスレシ
ョールド値を設定している。また、キャリア再生を行う
際に、キャリアループ動作を行わずに、位相検出信号に
基づいて最低速伝送の位相変調期間を検出している。
【００５４】この結果、最低速伝送の位相変調期間にお
いて安定したフレーム同期パターンの検出が可能にな
り、更に、Ｃ／Ｎ比が低い場合にも最低速伝送の位相変
調期間の検出が可能になる。また、検出時間が短縮さ
れ、かつ、動作構成を簡素化できるようになる。
いて安定したフレーム同期パターンの検出が可能にな
り、更に、Ｃ／Ｎ比が低い場合にも最低速伝送の位相変
調期間の検出が可能になる。また、検出時間が短縮さ
れ、かつ、動作構成を簡素化できるようになる。
【図１】本発明の実施の形態による階層化伝送における
位相変調信号をデジタル復調してフレーム同期パターン
検出を行う方法及び装置にかかる構成を示すブロック図
である。
位相変調信号をデジタル復調してフレーム同期パターン
検出を行う方法及び装置にかかる構成を示すブロック図
である。
【図２】図１中のフレーム同期パターン検出回路の内部
構成を示すブロック図である。
構成を示すブロック図である。
【図３】従来のデジタルＰＬＬキャリア再生方式を用い
た階層化伝送における位相変調信号をデジタル復調して
フレーム同期パターン検出を行う装置の構成を示すブロ
ック図である。
た階層化伝送における位相変調信号をデジタル復調して
フレーム同期パターン検出を行う装置の構成を示すブロ
ック図である。
２ａ 同相検波器
２ｂ 直交検波器
３ 局部発振器
４ ９０度（π／２）移相器
５ａ，５ｂ Ａ／Ｄ変換器
６ 複素乗算器
７ａ，７ｂ ロールオフフィルタ
８ 位相検波器
９ ループフィルタ
１０ 数値制御発振器（ＮＣＯ）
１１／１２ データ変換回路（ＳＩＮ／ＣＯＮ）
１３ フレーム同期パターン検出回路
１４ タイミングパルス生成回路
１５ Ｃ／Ｎ比検出回路
１６ ＡＮＤゲート回路
１７ Ｂ−ＰＳＫ期間検出回路
１８ 遅延回路（Ｄ型フリップフロップ回路）
１９ 減算回路
２０ ＣＯＳ演算回路
２１ 絶対値回路
２２ ＬＰＦ
２３ フレーム平均化回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
H04L 7/00
Claims (10)
- 【請求項１】 階層化伝送における位相変調信号をデジ
タル復調してフレーム同期パターン検出を行う方法にお
いて、 入力される位相変調信号を検波したＩ，Ｑ信号をデジタ
ル変換する段階と、 このＩ，Ｑ信号と再生キャリアとの複素乗算を行なう段
階と、 次に、複素演算出力信号から位相差信号を出力する段階
と、 この位相差信号を１シンボル遅延して位相信号との位相
差を検出し、コサイン絶対値演算した最低速伝送の位相
変調期間を示す検出信号を出力する段階と、 を有することを特徴とする階層化伝送における位相変調
信号をデジタル復調してフレーム同期パターン検出を行
う方法。 - 【請求項２】 前記最低速伝送の位相変調期間検出とし
て、 位相差信号を１シンボル遅延する段階と、 この遅延信号と複素乗算の出力信号との位相差を検出す
る段階と、 この位相差に対してコサイン絶対値演算した最低速伝送
の位相変調期間を示す信号を出力する段階と、 この位相変調期間検出信号を、他の信号を除去して抽出
する段階と、 この抽出した位相変調期間検出信号をフレーム方向で平
均化する段階と、 を有することを特徴とする請求項１記載の階層化伝送に
おける位相変調信号をデジタル復調してフレーム同期パ
ターン検出を行う方法。 - 【請求項３】 前記最低速伝送の位相変調期間検出信号
に基づいたゲートパルスを生成して最低速伝送の位相変
調期間でのキャリア再生を行う段階と、 最低速伝送の位相変調期間検出信号に基づいてフレーム
同期パターンを検出する段階と、 複素乗算の出力信号から検出したＣ／Ｎ比に対応して最
低速伝送の位相変調期間を検出するためのスレショール
ド値を設定する段階と、 キャリア再生を行う際にキャリアループ動作を行わず
に、位相検出信号に基づいて最低速伝送の位相変調期間
を検出する段階と、 上記段階のうち少なくとも一つの段階を有することを特
徴とする請求項１記載の階層化伝送における位相変調信
号をデジタル復調してフレーム同期パターン検出を行う
方法。 - 【請求項４】 階層化伝送における位相変調信号をデジ
タル復調してフレーム同期パターン検出を行う装置にお
いて、 入力される位相変調信号を検波したＩ，Ｑ信号をデジタ
ル変換する検波変換手段と、 前記検波変換手段からのＩ，Ｑ信号と再生キャリアとの
複素乗算を行なう複素乗算手段と、 前記複素乗算手段の出力信号から位相差信号を出力する
位相検出手段と、 前記位相検出手段からの位相差信号を１シンボル遅延
し、位相信号との位相差を検出してコサイン絶対値演算
した最低速伝送の位相変調の期間を示す検出信号を出力
する位相変調期間検出手段と、 を備えることを特徴とする階層化伝送における位相変調
信号をデジタル復調してフレーム同期パターン検出を行
う装置。 - 【請求項５】 前記最低速伝送の位相変調期間検出手段
として、 位相検出手段からの位相差信号を１シンボル遅延する遅
延手段と、 前記遅延手段からの遅延信号と前記複素乗算手段からの
位相信号との位相差を検出する位相差検出手段と、 前記位相差検出手段からの位相差に対してコサイン絶対
値演算した最低速伝送の位相変調期間検出信号を出力す
る演算手段と、 を備えることを特徴とする請求項４記載の階層化伝送に
おける位相変調信号をデジタル復調してフレーム同期パ
ターン検出を行う装置。 - 【請求項６】 前記演算手段からの位相変調期間検出信
号を抽出するフィルタリング手段と、 前記フィルタリング手段からの位相変調期間検出信号を
フレーム方向で平均化するフレーム平均化手段と、 を備えることを特徴とする請求項５記載の階層化伝送に
おける位相変調信号をデジタル復調してフレーム同期パ
ターン検出を行う装置。 - 【請求項７】 前記位相変調期間検出手段からの最低速
伝送の位相変調期間検出信号に基づいたゲートパルスを
生成して、最低速伝送の位相変調期間でのキャリア再生
を行うキャリア再生手段を備えることを特徴とする請求
項４記載の階層化伝送における位相変調信号をデジタル
復調してフレーム同期パターン検出を行う装置。 - 【請求項８】 前記位相変調期間検出手段からの最低速
伝送の位相変調期間検出信号に基づいて、フレーム同期
パターンを検出する検出手段を更に備えることを特徴と
する請求項４記載の階層化伝送における位相変調信号を
デジタル復調してフレーム同期パターン検出を行う装
置。 - 【請求項９】 前記複素乗算手段の出力信号に対するＣ
／Ｎ比を検出するＣ／Ｎ比検出手段を備え、 前記Ｃ／Ｎ比検出手段で得られたＣ／Ｎ比に対応して位
相変調期間検出手段における最低速伝送の位相変調期間
を検出するためのスレショールド値を設定することを特
徴とする請求項４記載の階層化伝送における位相変調信
号をデジタル復調してフレーム同期パターン検出を行う
装置。 - 【請求項１０】 前記キャリア再生手段が、 キャリア再生を行う際に、位相検波手段を備えるキャリ
ア再生手段でのキャリアループ動作を行わずに、前記位
相検波手段の位相検出信号に基づいて最低速伝送の位相
変調期間を検出することを特徴とする請求項４記載の階
層化伝送における位相変調信号をデジタル復調してフレ
ーム同期パターン検出を行う装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20231699A JP3382892B2 (ja) | 1999-07-15 | 1999-07-15 | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20231699A JP3382892B2 (ja) | 1999-07-15 | 1999-07-15 | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036594A JP2001036594A (ja) | 2001-02-09 |
| JP3382892B2 true JP3382892B2 (ja) | 2003-03-04 |
Family
ID=16455537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20231699A Expired - Fee Related JP3382892B2 (ja) | 1999-07-15 | 1999-07-15 | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3382892B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015005197A1 (ja) * | 2013-07-11 | 2015-01-15 | 日本電気株式会社 | 復調回路、受信器及び復調方法 |
-
1999
- 1999-07-15 JP JP20231699A patent/JP3382892B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036594A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643792B2 (ja) | 復調装置 | |
| US5787123A (en) | Receiver for orthogonal frequency division multiplexed signals | |
| US5610946A (en) | Radio communication apparatus | |
| WO2001020863A9 (en) | Method and apparatus for carrier phase tracking | |
| JP2001111643A (ja) | 同期捕捉回路及び同期捕捉方法 | |
| JP2932861B2 (ja) | 位相同期検出回路 | |
| US6940923B2 (en) | Demodulating device, broadcasting system, and semiconductor device | |
| EP0529618B1 (en) | Demodulating device | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| US6707863B1 (en) | Baseband signal carrier recovery of a suppressed carrier modulation signal | |
| JPH09153920A (ja) | デジタル復調器 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| JPS6347313B2 (ja) | ||
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| JP3363768B2 (ja) | ディジタル復調器 | |
| JP3481486B2 (ja) | ディジタル復調装置 | |
| JP3382891B2 (ja) | 位相変調信号のデジタル処理による復調方法及びデジタル復調装置 | |
| JP3404310B2 (ja) | ディジタル変調波の復調回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JP4375032B2 (ja) | Ｑａｍ送信システムおよびｑａｍ受信装置 | |
| JP3865893B2 (ja) | 復調回路 | |
| JPH09130440A (ja) | 検波回路装置 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |