JPH0746283A - 搬送波再生同期装置 - Google Patents
搬送波再生同期装置Info
- Publication number
- JPH0746283A JPH0746283A JP5206855A JP20685593A JPH0746283A JP H0746283 A JPH0746283 A JP H0746283A JP 5206855 A JP5206855 A JP 5206855A JP 20685593 A JP20685593 A JP 20685593A JP H0746283 A JPH0746283 A JP H0746283A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- synchronization
- established
- carrier recovery
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＰＳＫ復調器において、簡単な構成で搬送波
サーチが高速化される搬送波再生同期装置を提供する。 【構成】 ＰＳＫ復調されたベースバンド信号をデジタ
ル変換し、そのデジタル出力を複数のレンジに区分し、
各レンジに対応して設けられたカウンタによってレンジ
毎に出力ビットをカウントする。このカウンタから出力
されるカウント値のレンジ分布は、搬送波再生同期が確
立していない状態ではアイパターンが閉じているために
比較的平坦な分布となり、確立した状態ではアイパター
ンが開くために高位レンジと低位レンジとで分布の山が
２つに分かれる。この差異によって搬送波再生同期の確
立を検出する。搬送波再生同期が確立されていない時は
掃引信号を出力し、確立されれば停止する。
サーチが高速化される搬送波再生同期装置を提供する。 【構成】 ＰＳＫ復調されたベースバンド信号をデジタ
ル変換し、そのデジタル出力を複数のレンジに区分し、
各レンジに対応して設けられたカウンタによってレンジ
毎に出力ビットをカウントする。このカウンタから出力
されるカウント値のレンジ分布は、搬送波再生同期が確
立していない状態ではアイパターンが閉じているために
比較的平坦な分布となり、確立した状態ではアイパター
ンが開くために高位レンジと低位レンジとで分布の山が
２つに分かれる。この差異によって搬送波再生同期の確
立を検出する。搬送波再生同期が確立されていない時は
掃引信号を出力し、確立されれば停止する。
Description
【０００１】
【産業上の利用分野】本発明はＰＳＫ復調器における搬
送波再生同期回路に係り、特に搬送波サーチ機能を有す
る搬送波再生同期回路に関する。
送波再生同期回路に係り、特に搬送波サーチ機能を有す
る搬送波再生同期回路に関する。
【０００２】
【従来の技術】搬送波サーチ機能は、入力信号であるＰ
ＳＫ変調波が搬送波を再生できる引き込み範囲の外にあ
る場合に、搬送波再生用の電圧制御発振器（以下、ＶＣ
Ｏという。）の中心周波数を掃引信号によって変化させ
てＰＳＫ変調波を引き込み、搬送波を再生可能にする機
能である。
ＳＫ変調波が搬送波を再生できる引き込み範囲の外にあ
る場合に、搬送波再生用の電圧制御発振器（以下、ＶＣ
Ｏという。）の中心周波数を掃引信号によって変化させ
てＰＳＫ変調波を引き込み、搬送波を再生可能にする機
能である。
【０００３】図５は搬送波サーチ機能を有する搬送波再
生同期回路の概略的ブロック構成図である。同図におい
て、コスタスループは、ミキサ１０１、Ａ／Ｄ変換器１
０２、デジタル位相比較器１０３、ループフィルタ１０
４、掃引信号を加算するための加算器１０５、及び搬送
波再生同期用のＶＣＯ１０６から構成されている。但
し、ここでは４相ＰＳＫ復調を想定しているが、図面を
簡略化するために、ミキサ１０１や位相比較器１３等の
詳細な構成は省略する（「ディジタルマイクロ波通
信」、桑原守二監修、株式会社企画センター発行、第１
１８頁の図３．４８を参照）。
生同期回路の概略的ブロック構成図である。同図におい
て、コスタスループは、ミキサ１０１、Ａ／Ｄ変換器１
０２、デジタル位相比較器１０３、ループフィルタ１０
４、掃引信号を加算するための加算器１０５、及び搬送
波再生同期用のＶＣＯ１０６から構成されている。但
し、ここでは４相ＰＳＫ復調を想定しているが、図面を
簡略化するために、ミキサ１０１や位相比較器１３等の
詳細な構成は省略する（「ディジタルマイクロ波通
信」、桑原守二監修、株式会社企画センター発行、第１
１８頁の図３．４８を参照）。
【０００４】Ａ／Ｄ変換器１０２によりデジタル変換さ
れたベースバンド信号は搬送波再生同期検出回路のデー
タ同期検出回路２０１に入力し、データ同期確立の判定
が行われる。同期が確立しない間は、掃引信号発振器２
０２から掃引信号が出力し、それが加算器１０５によっ
てコスタスループ内の搬送波引き込み信号と加算され、
コスタスループの制御動作によって搬送波再生同期確立
に到達する。
れたベースバンド信号は搬送波再生同期検出回路のデー
タ同期検出回路２０１に入力し、データ同期確立の判定
が行われる。同期が確立しない間は、掃引信号発振器２
０２から掃引信号が出力し、それが加算器１０５によっ
てコスタスループ内の搬送波引き込み信号と加算され、
コスタスループの制御動作によって搬送波再生同期確立
に到達する。
【０００５】データ同期検出回路２０１としては、特開
昭６１−２６２３４５号公報に開示されているビット同
期検出回路がある。
昭６１−２６２３４５号公報に開示されているビット同
期検出回路がある。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
搬送波再生同期回路では、データ同期確立を検出するこ
とによって搬送波再生同期が確立しているか否かを判定
しているために、データ同期検出のための複雑な回路を
必要としていた。
搬送波再生同期回路では、データ同期確立を検出するこ
とによって搬送波再生同期が確立しているか否かを判定
しているために、データ同期検出のための複雑な回路を
必要としていた。
【０００７】更に、データ誤り率のカウントあるいはデ
ータ中に付加された同期パターンの検出によりデータ同
期確立を検出するために、データ伝送速度が遅くなる
と、搬送波再生同期確立を完了するまでに時間を要する
という問題もある。
ータ中に付加された同期パターンの検出によりデータ同
期確立を検出するために、データ伝送速度が遅くなる
と、搬送波再生同期確立を完了するまでに時間を要する
という問題もある。
【０００８】そこで、本発明の目的は、簡単な構成で搬
送波サーチが高速化される搬送波再生同期装置を提供す
ることにある。
送波サーチが高速化される搬送波再生同期装置を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明は、ＰＳＫ復調に
より得られたベースバンド信号を用いて搬送波を再生す
る搬送波再生同期装置であって、搬送波を再生するため
の電圧制御発振器を有し、前記ベースバンド信号を処理
して得られた制御信号によって前記電圧制御発振器の位
相制御を行う搬送波再生手段と、前記ベースバンド信号
をデジタル変換するアナログ／デジタル変換手段と、前
記アナログ／デジタル変換手段のデジタル出力を予め定
められたレンジ毎に入力し、前記レンジ毎に出力ビット
をカウントするカウント手段と、前記カウント手段から
出力されるカウント値のレンジ分布によって、前記搬送
波再生同期が確立したか否かを検出する検出手段と、前
記検出手段の検出結果に基づいて、前記電圧制御発振器
の中心周波数を変化させる掃引信号を前記電圧制御発振
器へ与えることができる掃引制御手段と、からなること
を特徴とする。
より得られたベースバンド信号を用いて搬送波を再生す
る搬送波再生同期装置であって、搬送波を再生するため
の電圧制御発振器を有し、前記ベースバンド信号を処理
して得られた制御信号によって前記電圧制御発振器の位
相制御を行う搬送波再生手段と、前記ベースバンド信号
をデジタル変換するアナログ／デジタル変換手段と、前
記アナログ／デジタル変換手段のデジタル出力を予め定
められたレンジ毎に入力し、前記レンジ毎に出力ビット
をカウントするカウント手段と、前記カウント手段から
出力されるカウント値のレンジ分布によって、前記搬送
波再生同期が確立したか否かを検出する検出手段と、前
記検出手段の検出結果に基づいて、前記電圧制御発振器
の中心周波数を変化させる掃引信号を前記電圧制御発振
器へ与えることができる掃引制御手段と、からなること
を特徴とする。
【００１０】
【作用】ベースバンド信号をデジタル変換し、そのデジ
タル出力を複数のレンジに区分してレンジ毎に出力ビッ
トをカウントする。このカウント手段から出力されるカ
ウント値のレンジ分布は、搬送波再生同期が確立してい
ない状態ではアイパターンが閉じているために比較的平
坦な分布となり、確立した状態ではアイパターンが開く
ために高位レンジと低位レンジとで分布の山が２つに分
かれる。この差異によって搬送波再生同期の確立を検出
する。搬送波再生同期が確立されていない時は掃引信号
を出力し、確立されれば停止する。
タル出力を複数のレンジに区分してレンジ毎に出力ビッ
トをカウントする。このカウント手段から出力されるカ
ウント値のレンジ分布は、搬送波再生同期が確立してい
ない状態ではアイパターンが閉じているために比較的平
坦な分布となり、確立した状態ではアイパターンが開く
ために高位レンジと低位レンジとで分布の山が２つに分
かれる。この差異によって搬送波再生同期の確立を検出
する。搬送波再生同期が確立されていない時は掃引信号
を出力し、確立されれば停止する。
【００１１】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１２】図１は、本発明による搬送波再生同期回路
の一実施例を示す概略的ブロック構成図である。本実施
例は、コスタスループ１、搬送波再生同期検出回路２、
及び搬送波再生同期検出回路２を制御する制御部３から
構成される。
の一実施例を示す概略的ブロック構成図である。本実施
例は、コスタスループ１、搬送波再生同期検出回路２、
及び搬送波再生同期検出回路２を制御する制御部３から
構成される。
【００１３】コスタスループは、ミキサ１１、Ａ／Ｄ変
換器１２、デジタル位相比較器１３、時定数の小さいル
ープフィルタ１４及び時定数の大きいループフィルタ１
５、これらループフィルタのいずれかを選択するための
切替スイッチ１６、掃引信号を加算するための加算器１
７、及び搬送波再生同期用のＶＣＯ１８から構成されて
いる。ここでも図５と同様に４相ＰＳＫ復調を想定して
いるが、図面を簡略化するために、ミキサ１１や位相比
較器１３等の詳細な構成は省略されている。
換器１２、デジタル位相比較器１３、時定数の小さいル
ープフィルタ１４及び時定数の大きいループフィルタ１
５、これらループフィルタのいずれかを選択するための
切替スイッチ１６、掃引信号を加算するための加算器１
７、及び搬送波再生同期用のＶＣＯ１８から構成されて
いる。ここでも図５と同様に４相ＰＳＫ復調を想定して
いるが、図面を簡略化するために、ミキサ１１や位相比
較器１３等の詳細な構成は省略されている。
【００１４】搬送波再生同期検出回路２は、本発明の特
徴となる回路であり、Ａ／Ｄ変換器１２によりデジタル
変換されたベースバンド信号を入力して、搬送波再生同
期を判定し、その結果に従って掃引信号の出力をＯＮ／
ＯＦＦ制御する。
徴となる回路であり、Ａ／Ｄ変換器１２によりデジタル
変換されたベースバンド信号を入力して、搬送波再生同
期を判定し、その結果に従って掃引信号の出力をＯＮ／
ＯＦＦ制御する。
【００１５】Ａ／Ｄ変換器１２のデジタル出力は最上位
ビットから最下位ビットまでがレンジ区分され、各レン
ジに対応して設けられたカウンタ２１にそれぞれ入力す
る。カウンタ２１の各々は該当するレンジ内のデジタル
出力“１”（あるいは“０”）の個数をカウントする。
カウンタ２１のカウント値のレンジ分布によって、後述
するように搬送波再生同期の判定を行うことができる。
ビットから最下位ビットまでがレンジ区分され、各レン
ジに対応して設けられたカウンタ２１にそれぞれ入力す
る。カウンタ２１の各々は該当するレンジ内のデジタル
出力“１”（あるいは“０”）の個数をカウントする。
カウンタ２１のカウント値のレンジ分布によって、後述
するように搬送波再生同期の判定を行うことができる。
【００１６】カウンタ２１のカウント値のレンジ分布は
アドレスとしてメモリ部２２に入力する。メモリ部２２
にはＲＯＭ（Read Only Memory）が設けられ、搬送波再
生同期が確立していない場合の制御情報及び確立した場
合の制御情報がそれぞれ異なるアドレスに格納されてい
る。カウンタ２１のカウント値のレンジ分布に従って、
メモリ部２２はＲＯＭからいずれかの制御情報を読み出
し、その制御情報によって切替スイッチ１６及びカウン
タ２４の動作が制御される。
アドレスとしてメモリ部２２に入力する。メモリ部２２
にはＲＯＭ（Read Only Memory）が設けられ、搬送波再
生同期が確立していない場合の制御情報及び確立した場
合の制御情報がそれぞれ異なるアドレスに格納されてい
る。カウンタ２１のカウント値のレンジ分布に従って、
メモリ部２２はＲＯＭからいずれかの制御情報を読み出
し、その制御情報によって切替スイッチ１６及びカウン
タ２４の動作が制御される。
【００１７】メモリ部２２の第１のアドレスには、搬送
波再生同期が確立していない場合の第１制御情報が格納
されている。この第１制御情報は、掃引信号を出力する
ようにカウンタ２３を歩進させる掃引出力情報と、コス
タスループ内で時定数の小さいループフィルタ１４を選
択するように切替スイッチ１６を制御する第１フィルタ
選択情報と、カウンタ２１のカウント動作タイミングを
高速にする高速タイミング制御情報と、から構成され
る。
波再生同期が確立していない場合の第１制御情報が格納
されている。この第１制御情報は、掃引信号を出力する
ようにカウンタ２３を歩進させる掃引出力情報と、コス
タスループ内で時定数の小さいループフィルタ１４を選
択するように切替スイッチ１６を制御する第１フィルタ
選択情報と、カウンタ２１のカウント動作タイミングを
高速にする高速タイミング制御情報と、から構成され
る。
【００１８】また、メモリ部２２の第２のアドレスに
は、搬送波再生同期が確立した場合の第２制御情報が格
納されている。この第２制御情報は、掃引信号を停止す
るようにカウンタ２３をリセット状態で停止させる掃引
停止情報と、コスタスループ内で時定数の大きいループ
フィルタ１５を選択するように切替スイッチ１６を制御
する第２フィルタ選択情報と、カウンタ２１のカウント
動作タイミングを低速にする低速タイミング制御情報
と、から構成される。
は、搬送波再生同期が確立した場合の第２制御情報が格
納されている。この第２制御情報は、掃引信号を停止す
るようにカウンタ２３をリセット状態で停止させる掃引
停止情報と、コスタスループ内で時定数の大きいループ
フィルタ１５を選択するように切替スイッチ１６を制御
する第２フィルタ選択情報と、カウンタ２１のカウント
動作タイミングを低速にする低速タイミング制御情報
と、から構成される。
【００１９】本実施例では、カウンタ２３及びＤ／Ａ変
換器２４によって掃引信号が生成される。カウンタ２３
は、メモリ部２２から掃引出力情報を入力するとカウン
ト動作を開始し、その歩進するカウント値がＤ／Ａ変換
器２４でアナログ変換され、掃引信号として加算器１７
へ出力される。
換器２４によって掃引信号が生成される。カウンタ２３
は、メモリ部２２から掃引出力情報を入力するとカウン
ト動作を開始し、その歩進するカウント値がＤ／Ａ変換
器２４でアナログ変換され、掃引信号として加算器１７
へ出力される。
【００２０】次に、本実施例の動作を説明する。
【００２１】搬送波再生同期が確立していない場合 図２は、搬送波再生同期が確立していない状態のアイパ
ターン及びヒストグラムの模式的波形図である。
ターン及びヒストグラムの模式的波形図である。
【００２２】同図に示すように、搬送波再生同期が確立
していない状態ではアイパターンのアパーチャは閉じて
いるか又は小さいから、Ａ／Ｄ変換器１２の各レンジの
デジタル出力ビットをカウンタ２１によってカウントす
ると、同図に示すような平坦なヒストグラム形状のカウ
ント値が得られる。メモリ部２２は、平坦なレンジ分布
のカウント値を入力すると、第１アドレスに格納された
第１制御情報をアクセスして読み出す。言い換えれば、
図２に示すような平坦なカウント値分布は、搬送波再生
同期確立に到達していない状態であると判定される。
していない状態ではアイパターンのアパーチャは閉じて
いるか又は小さいから、Ａ／Ｄ変換器１２の各レンジの
デジタル出力ビットをカウンタ２１によってカウントす
ると、同図に示すような平坦なヒストグラム形状のカウ
ント値が得られる。メモリ部２２は、平坦なレンジ分布
のカウント値を入力すると、第１アドレスに格納された
第１制御情報をアクセスして読み出す。言い換えれば、
図２に示すような平坦なカウント値分布は、搬送波再生
同期確立に到達していない状態であると判定される。
【００２３】読み出された第１制御情報のフィルタ選択
情報に従って切替スイッチ１６は時定数が小さいループ
フィルタ１４を選択し、掃引出力情報に従ってカウンタ
２３はカウント動作を開始し掃引信号を加算器１７へ出
力し、高速タイミング制御情報に従って制御部３はカウ
ンタ２１のカウント動作タイミングを高速にしてアイパ
ターンの変化を細かく検出する。
情報に従って切替スイッチ１６は時定数が小さいループ
フィルタ１４を選択し、掃引出力情報に従ってカウンタ
２３はカウント動作を開始し掃引信号を加算器１７へ出
力し、高速タイミング制御情報に従って制御部３はカウ
ンタ２１のカウント動作タイミングを高速にしてアイパ
ターンの変化を細かく検出する。
【００２４】加算器１７によってコスタスループの引き
込み信号に掃引信号が加算されると、コスタスループの
ループバンドが広帯域となり、引き込み範囲外にあるＰ
ＳＫ変調波をも引き込むことができる。こうして、コス
タスループの制御動作によって搬送波再生同期が確立さ
れる。
込み信号に掃引信号が加算されると、コスタスループの
ループバンドが広帯域となり、引き込み範囲外にあるＰ
ＳＫ変調波をも引き込むことができる。こうして、コス
タスループの制御動作によって搬送波再生同期が確立さ
れる。
【００２５】搬送波再生同期が確立した場合 図３は、搬送波再生同期が確立した状態のアイパターン
及びヒストグラムの模式的波形図である。
及びヒストグラムの模式的波形図である。
【００２６】同図に示すように、搬送波再生同期が確立
した状態ではアイパターンのアパーチャは十分開いてい
るから、Ａ／Ｄ変換器１２の各レンジのビット出力をカ
ウンタ２１によってカウントすると、同図に示すような
２つの山を持ったヒストグラム形状のカウント値が得ら
れる。メモリ部２２は、このような２分割されたカウン
ト値分布を入力すると、第２アドレスに格納された第２
制御情報をアクセスして読み出す。言い換えれば、図３
に示すようなカウント値分布は、搬送波再生同期確立に
到達した状態であると判定される。
した状態ではアイパターンのアパーチャは十分開いてい
るから、Ａ／Ｄ変換器１２の各レンジのビット出力をカ
ウンタ２１によってカウントすると、同図に示すような
２つの山を持ったヒストグラム形状のカウント値が得ら
れる。メモリ部２２は、このような２分割されたカウン
ト値分布を入力すると、第２アドレスに格納された第２
制御情報をアクセスして読み出す。言い換えれば、図３
に示すようなカウント値分布は、搬送波再生同期確立に
到達した状態であると判定される。
【００２７】読み出された第２制御情報のフィルタ選択
情報に従って切替スイッチ１６は時定数が大きいループ
フィルタ１４を選択し、掃引停止情報に従ってカウンタ
２３は初期状態でカウント動作を停止して掃引信号の出
力を停止し、低速タイミング制御情報に従って制御部３
はカウンタ２１のカウント動作タイミングを低速にす
る。
情報に従って切替スイッチ１６は時定数が大きいループ
フィルタ１４を選択し、掃引停止情報に従ってカウンタ
２３は初期状態でカウント動作を停止して掃引信号の出
力を停止し、低速タイミング制御情報に従って制御部３
はカウンタ２１のカウント動作タイミングを低速にす
る。
【００２８】加算器１７に掃引信号が入力しないため
に、コスタスループのループバンドは狭帯域となり、コ
スタスループの制御動作によって搬送波再生同期の確立
状態が維持される。
に、コスタスループのループバンドは狭帯域となり、コ
スタスループの制御動作によって搬送波再生同期の確立
状態が維持される。
【００２９】図４は、本発明による搬送波再生同期回路
の他の実施例を示す概略的ブロック構成図である。本実
施例では、メモリ部２２からの掃引開始情報あるいは掃
引停止情報に従ってスイッチ２５がＯＮ／ＯＦＦ動作
し、掃引信号発振器２６からの掃引信号を加算器１７へ
供給するか否かが制御される。その他の構成及び動作
は、図１に示す実施例と同一である。
の他の実施例を示す概略的ブロック構成図である。本実
施例では、メモリ部２２からの掃引開始情報あるいは掃
引停止情報に従ってスイッチ２５がＯＮ／ＯＦＦ動作
し、掃引信号発振器２６からの掃引信号を加算器１７へ
供給するか否かが制御される。その他の構成及び動作
は、図１に示す実施例と同一である。
【００３０】
【発明の効果】以上詳細に説明したように、本発明によ
る搬送波再生同期回路は、ベースバンド信号のデジタル
変換出力のビットをレンジ毎にカウントし、そのカウン
ト値のレンジ分布によって搬送波再生同期の確立を検出
するために、従来のように複雑な回路でデータ同期検出
を行ったり、復調データの誤り率をカウントしたり、あ
るいは同期パターンの検出を行ったりする必要がなく、
簡単な回路構成によって高速な搬送波サーチを実現でき
る。
る搬送波再生同期回路は、ベースバンド信号のデジタル
変換出力のビットをレンジ毎にカウントし、そのカウン
ト値のレンジ分布によって搬送波再生同期の確立を検出
するために、従来のように複雑な回路でデータ同期検出
を行ったり、復調データの誤り率をカウントしたり、あ
るいは同期パターンの検出を行ったりする必要がなく、
簡単な回路構成によって高速な搬送波サーチを実現でき
る。
【図１】本発明による搬送波再生同期回路の一実施例を
示す概略的ブロック構成図である。
示す概略的ブロック構成図である。
【図２】搬送波再生同期が確立していない状態のアイパ
ターン及びヒストグラムの模式的波形図である。
ターン及びヒストグラムの模式的波形図である。
【図３】搬送波再生同期が確立した状態のアイパターン
及びヒストグラムの模式的波形図である。
及びヒストグラムの模式的波形図である。
【図４】本発明による搬送波再生同期回路の他の実施例
を示す概略的ブロック構成図である。
を示す概略的ブロック構成図である。
【図５】搬送波サーチ機能を有する搬送波再生同期回路
の概略的ブロック構成図である。
の概略的ブロック構成図である。
１ コスタスループ ２ 搬送波再生同期回路 ３ 制御部 １１ ミキサ １２ Ａ／Ｄ変換器 １３ デジタル位相比較器 １４ 時定数の小さいループフィルタ １５ 時定数の大きいループフィルタ １６ 切替スイッチ １７ 加算器 １８ ＶＣＯ（電圧制御発振器） ２１ カウンタ ２２ メモリ部 ２３ カウンタ ２４ Ｄ／Ａ変換器 ２５ スイッチ ２６ 掃引信号発振器
Claims (8)
- 【請求項１】 ＰＳＫ復調により得られたベースバンド
信号を用いて搬送波を再生する搬送波再生同期装置にお
いて、 搬送波を再生するための電圧制御発振器を有し、前記ベ
ースバンド信号を処理して得られた制御信号によって前
記電圧制御発振器の位相制御を行う搬送波再生手段と、 前記ベースバンド信号をデジタル変換するアナログ／デ
ジタル変換手段と、 前記アナログ／デジタル変換手段のデジタル出力を予め
定められたレンジ毎に入力し、前記レンジ毎に出力ビッ
トをカウントするカウント手段と、 前記カウント手段から出力されるビットカウント値のレ
ンジ分布によって、前記搬送波再生同期が確立したか否
かを検出する検出手段と、 前記検出手段の検出結果に基づいて、前記電圧制御発振
器の中心周波数を変化させる掃引信号を前記電圧制御発
振器へ与えることができる掃引制御手段と、 からなることを特徴とする搬送波再生同期装置。 - 【請求項２】 前記検出手段は、前記カウント手段の出
力であるビットカウント値のレンジ分布が相対的に平坦
であれば前記搬送波再生同期が確立していないと判定
し、前記レンジ分布が高位側と低位側に相対的に分割さ
れていれば前記搬送波再生同期が確立したと判定する、
ことを特徴とする請求項１記載の搬送波再生同期装置。 - 【請求項３】 前記検出手段は、搬送波再生同期が確立
していない場合に検出結果として出力すべき第１制御情
報と前記搬送波再生同期が確立した場合に検出結果とし
て出力すべき第２制御情報とを格納したメモリからな
り、前記カウント手段の出力であるレンジ分布を有する
カウント値をアドレス指定として、前記第１制御情報及
び第２制御情報のいずれかを前記掃引制御手段へ与える
ことを特徴とする請求項２記載の搬送波再生同期装置。 - 【請求項４】 前記掃引信号は前記制御信号に加算され
ることを特徴とする請求項１記載の搬送波再生同期装
置。 - 【請求項５】 前記掃引制御手段は、 前記搬送波再生同期が確立していない場合にカウント動
作を行い、前記搬送波再生同期が確立するとカウント動
作を停止し初期状態に戻るカウンタと、 前記カウンタ出力をアナログ変換して前記掃引信号を生
成するデジタル／アナログ変換器と、 からなることを特徴とする請求項１記載の搬送波再生同
期装置。 - 【請求項６】 前記掃引制御手段は、 前記掃引信号を生成する掃引信号発振器と、 前記搬送波再生同期が確立していない場合に導通して前
記掃引信号を前記電圧制御発振器へ与え、前記搬送波再
生同期が確立すると切断するスイッチと、 からなることを特徴とする請求項１記載の搬送波再生同
期装置。 - 【請求項７】 前記掃引信号は前記制御信号に加算され
ることを特徴とする請求項５又は請求項６記載の搬送波
再生同期装置。 - 【請求項８】 ＰＳＫ復調により得られたベースバンド
信号を用いて搬送波を再生する搬送波再生同期装置にお
いて、 搬送波を再生するための電圧制御発振器と時定数の異な
る複数のループフィルタとを有し、前記ベースバンド信
号を処理して得られた制御信号によって前記電圧制御発
振器の位相制御を行うコスタス形搬送波再生手段と、 前記ベースバンド信号をデジタル変換するアナログ／デ
ジタル変換手段と、 前記アナログ／デジタル変換手段のデジタル出力を予め
定められたレンジ毎に入力し、前記レンジ毎に出力ビッ
トをカウントするカウント手段と、 前記カウント手段から出力されるビットカウント値のレ
ンジ分布によって、前記搬送波再生同期が確立したか否
かを検出する検出手段と、 前記検出手段の検出結果に基づいて、前記電圧制御発振
器の中心周波数を変化させる掃引信号を前記電圧制御発
振器へ与えることができる掃引制御手段と、 前記検出手段の検出結果に基づいて、前記複数のループ
フィルタから１つのフィルタを選択するフィルタ選択手
段と、 からなることを特徴とする搬送波再生同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5206855A JPH0746283A (ja) | 1993-07-30 | 1993-07-30 | 搬送波再生同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5206855A JPH0746283A (ja) | 1993-07-30 | 1993-07-30 | 搬送波再生同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746283A true JPH0746283A (ja) | 1995-02-14 |
Family
ID=16530168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5206855A Pending JPH0746283A (ja) | 1993-07-30 | 1993-07-30 | 搬送波再生同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746283A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307462A (ja) * | 1995-05-09 | 1996-11-22 | Nec Corp | デジタル復調器における受信レベル検出回路 |
| WO1998056148A1 (fr) * | 1997-06-06 | 1998-12-10 | Kabushiki Kaisha Kenwood | Circuit de reproduction de porteuse |
| WO2005112381A1 (ja) * | 2004-05-17 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | 無線通信装置及び復調方法及び周波数偏差補正回路 |
| JP2021506204A (ja) * | 2017-12-18 | 2021-02-18 | ポインツ テクノロジー インコーポレイテッドＰｏｉｎｔ２ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 位相同期化装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730602A (ja) * | 1993-07-12 | 1995-01-31 | Toshiba Corp | デジタル変調波の同期処理装置 |
-
1993
- 1993-07-30 JP JP5206855A patent/JPH0746283A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730602A (ja) * | 1993-07-12 | 1995-01-31 | Toshiba Corp | デジタル変調波の同期処理装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307462A (ja) * | 1995-05-09 | 1996-11-22 | Nec Corp | デジタル復調器における受信レベル検出回路 |
| WO1998056148A1 (fr) * | 1997-06-06 | 1998-12-10 | Kabushiki Kaisha Kenwood | Circuit de reproduction de porteuse |
| US6693978B1 (en) | 1997-06-06 | 2004-02-17 | Kabushiki Kaisha Kenwood | Carrier reproducing circuit |
| WO2005112381A1 (ja) * | 2004-05-17 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | 無線通信装置及び復調方法及び周波数偏差補正回路 |
| US8018914B2 (en) | 2004-05-17 | 2011-09-13 | Mitsubishi Electric Corporation | Radio communication device, demodulation method, and frequency deflection correction circuit |
| JP2021506204A (ja) * | 2017-12-18 | 2021-02-18 | ポインツ テクノロジー インコーポレイテッドＰｏｉｎｔ２ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 位相同期化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5923945A (ja) | 無線回線信号の検出方式 | |
| JPH08265143A (ja) | キャリア再生回路 | |
| JPH0746283A (ja) | 搬送波再生同期装置 | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JP3147147B2 (ja) | 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置 | |
| JP3090591B2 (ja) | クロック再生装置 | |
| JP2771365B2 (ja) | 搬送波再生回路 | |
| JPH0669972A (ja) | 周波数掃引回路 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JP2871172B2 (ja) | 復調装置 | |
| JPH0758794A (ja) | 位相比較回路 | |
| JPH11341087A (ja) | ４値ｆｓｋ方式のクロック再生回路 | |
| JPS6096051A (ja) | ビツトタイミング再生方式 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH09135240A (ja) | マルチレート信号受信回路用ディジタル位相同期回路 | |
| JP3541643B2 (ja) | Ａｆｃ制御装置 | |
| JPH10276234A (ja) | 復調器 | |
| JPH08329604A (ja) | デジタルオーディオインターフェース | |
| JPH09321812A (ja) | デジタルデータ復調装置 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 | |
| JPH11355370A (ja) | 搬送波再生回路および搬送波再生方法 | |
| JPH0787147A (ja) | 復調装置 | |
| JP2000312232A (ja) | クロック同期回路 | |
| JPH06252964A (ja) | クロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970930 |