JPH10276234A

JPH10276234A - 復調器

Info

Publication number: JPH10276234A
Application number: JP9077708A
Authority: JP
Inventors: Hideyuki Kobayashi; 秀行小林
Original assignee: FUKUSHIMA NIPPON DENKI KK; NEC Fukushima Ltd
Current assignee: FUKUSHIMA NIPPON DENKI KK; NEC Fukushima Ltd
Priority date: 1997-03-28
Filing date: 1997-03-28
Publication date: 1998-10-13
Anticipated expiration: 2017-03-28
Also published as: JP3088330B2

Abstract

(57)【要約】【課題】微係数判別にて行なうクロック同期手段にお
いて、再生搬送波の疑似引き込みを回避するために、引
き込み時間が遅くなることを防止する。【解決手段】変調信号は分配器１１により分配され、
互いに９０度の位相差を有する再生搬送波により掛算器
２１，２２にて復調される。復調された各々のベースバ
ンド信号は低域ろ波器３１，３２にて帯域制限され、増
幅器４１，４２にて増幅され、アナログ・デジタル変換
器５１，５２にて２倍の周波数のクロック信号でサンプ
リングされデジタル変換される。微係数判別回路６４ａ
では２倍の周波数のクロック信号で微係数判別ができる
ように、６ビットのメモリとして動作するフリップフロ
ップを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は復調器、特に、伝送
路を介して４相位相偏移変調信号が入力されるデジタタ
ル無線小中容量の復調器に関する。

【０００２】

【従来の技術】従来の復調器について図面を参照して詳
細に説明する。

【０００３】図５は従来の一例を示すブロック図であ
る。図５に示す復調器は、(A) 自動位相制御信号とリ
セットパルス信号とによって制御されて、４相位相偏移
変調信号の搬送波に同期する第１の再生搬送波信号を出
力する再生搬送波同期回路２３と、(B) 前記第１の再
生搬送波信号の位相を９０度シフトさせた第２の再生搬
送波信号を出力するπ／２シフタ２４と、(C) 前記４
相位相偏移変調信号と前記第１の再生搬送波信号とにも
とづいて、第１のベースバンド信号を出力する第１の掛
け算器２１と、(D) 前記４相位相偏移変調信号と前記第
２の再生搬送波信号とにもとづいて、第２のベースバン
ド信号を出力する第２の掛け算器２２と、(E) 前記第１
のベースバンド信号の周波数帯域を制限する低域ろ波器
３１と、(F) 前記第２のベースバンド信号の周波数帯域
を制限する低域ろ波器３２と、(G) 低域ろ波器３１の出
力信号を増幅する増幅器４１と、(H) 低域ろ波器３２の
出力信号を増幅する増幅器４２と、(I) 増幅器４１の出
力信号を、クロック信号によりサンプリングを行ないデ
ジタル変換して第１の自動位相制御用データを出力する
アナログ・デシタル変換器５１と、(J) 増幅器４２の出
力信号を、クロック信号によりサンプリングを行ないデ
ジタル変換して第２の自動位相制御用データを出力する
アナログ・デシタル変換器５２と、(K) 前記第１の自動
位相制御用データと前記第２の自動位相制御用データと
にもとづいて、前記自動位相制御信号を再生搬送波同期
回路２３に向けて送出する自動位相制御回路７２と、
(L) 前記第１の自動位相制御用データにもとづいて前記
クロック信号を再生して、アナログ・デシタル変換器５
１とアナログ・デシタル変換器５２とに向けで送出する
クロック同期回路６１ａと、(M) 前記第１の自動位相制
御用データと前記第２の自動位相制御用データとにもと
づいて、フレームが同期しているか否かを検出して、第
１，第２と第３の検出信号を出力するフレーム同期検出
器８１ｂと、(N) 前記第３の検出信号にもとづいて前記
リセットパルス信号を再生搬送波同期回路に向けて送出
するリセットパルス発生回路９１と、を含んで構成され
る。（例えば、特開昭６１−７１７３６号公報参照）図
６（ａ）〜（ｄ）は図５に示す微係数判定回路６４の詳
細を示す模式図およびブロック図である。図中の黒丸で
示した３タイムスロット毎の連続したテータの中から、
実線，点線，一点鎖線，二点鎖線の４種の軌跡をたどる
データを判別し、その４種のデータの３連続したデータ
の中で最も時間的に新しいデータＴ−１の象限信号（Ｄ
−１）と３連続したデータの時間的に中心のデータＴ₀
の誤差信号（Ｅ０）の排他的論理和演算をし、その演算
で得られた結果の逆の位相情報を出力する。

【０００４】図６（ｂ）はクロック位相がデータの位相
に比して進んだ場合を示し、４種の軌跡をたどるデータ
全てが１になることが分る。

【０００５】図６（ｃ）はクロック位相がデータの位相
に比して遅れた場合を示し、４種の軌跡をたどるデータ
全てが０になることが分る。

【０００６】よって、微係数判定回路６４の出力の位相
情報を、低域ろ波器６３にて積分しＶＣＯ６２に入力す
れば、常に最適なクロック位相をアナログ・デジタル変
換器５１，５２に供給することができる。

【０００７】一般に、デジタル小中容量無線装置では、
信号伝送速度が遅いため、再生搬送波が疑似引き込みを
おこしてしまう。この疑似引き込みを回避するために、
フレーム同期検出器８１ｂにて前述のデジタル信号のフ
レーム同期検出を行ない、疑似引き込みの場合、フレー
ム同期情報をリセットパルス発生回路９１に出力して、
間欠的にリセットパルス信号を発生させる。再生搬送波
同期回路２３はリセットパルス信号にて発振周波数が変
化することがら、疑似引き込みを回避することができ
る。最終的には、再生搬送波が疑似引き込みしなくなる
まで、上述した動作を繰り返す。

【０００８】

【発明が解決しようとする課題】上述した従来の復調器
は、疑似引き込みの判定をフレーム同期でみているた
め、その同期確立に必要な分時間がかかり、また、フレ
ーム同期検出からリセットパルスを発生させ、同期状態
の再生搬送波の発振周波数を変化させ回避するする動作
を、再生搬送波が疑似引き込みをしなくなるまで行なう
ので、疑似引き込みを起した場合引き込みに時間がかか
るという欠点があった。

【０００９】

【課題を解決するための手段】第１の発明の復調器は、
(A) 自動位相制御信号と自動周波数制御信号とによって
制御されて、４相位相偏移変調信号の搬送波に同期する
第１の再生搬送波信号を出力する再生搬送波同期回路
（２３）と、(B) 前記第１の再生搬送波信号の位相を９
０度シフトさせた第２の再生搬送波信号を出力するπ／
２シフタ（２４）と、(C) 前記４相位相偏移変調信号と
前記第１の再生搬送波信号とにもとづいて、第１のベー
スバンド信号を出力する第１の掛け算器（２１）と、
(D) 前記４相位相偏移変調信号と前記第２の再生搬送波
信号とにもとづいて、第２のベースバンド信号を出力す
る第２の掛け算器（２２）と、(E) 前記第１のベースバ
ンド信号の周波数帯域を制限する第１の低域ろ波器（３
１）と、(F) 前記第２のベースバンド信号の周波数帯域
を制限する第２の低域ろ波器（３２）と、(G) 前記第１
の低域ろ波器（３１）の出力信号を増幅する第１の増幅
器（４１）と、(H) 前記第２の低域ろ波器（３２）の出
力信号を増幅する第２の増幅器（４２）と、(I) 前記第
１の増幅器（４１）の出力信号を、第１のクロック信号
の２倍の周波数の第２のクロック信号によりサンプリン
グを行ないデジタル変換して第１の自動周波数制御用デ
ータを出力する第１のアナログ・デシタル変換器（５
１）と、(J) 前記第２の増幅器（４２）の出力信号を、
第１のクロック信号の２倍の周波数の第２のクロック信
号によりサンプリングを行ないデジタル変換して第２の
自動周波数制御用データを出力する第２のアナログ・デ
シタル変換器（５２）と、(K) 前記第１の自動周波数制
御用データと前記第２の自動周波数制御用データとにも
とづいて、前記自動周波数制御信号を前記再生搬送波同
期回路（２３）に向けて送出する自動周波数制御回路
（７２）と、(L) 前記第２のクロック信号を１／２に分
周し、前記第１のクロック信号を作成する１／２分周器
（８２）と、(M) 前記第１の自動周波数制御用データに
もとづいて前記第２のクロック信号を再生して、前記第
１のアナログ・デシタル変換器（５１）と前記第２のア
ナログ・デシタル変換器（５２）とに向けて送出するク
ロック同期回路（６１ａ）と、(N) 前記第１の自動周波
数制御用データと前記第１のクロック信号とにもとづい
て、通常のデータを抽出する第１のデータ抽出器（８
３）と、(O) 前記第２の自動周波数制御用データと前記
第１のクロック信号とにもとづいて、通常のデータを抽
出する第２のデータ抽出器（８４）と、(P) 前記第１の
自動周波数制御用データと前記第２の自動周波数制御用
データとにもとづいて、前記自動位相制御信号を前記再
生搬送波同期回路（２３）に向けて送出する自動位相制
御回路（７１）と、(Q) 前記第１の自動周波数制御用デ
ータと前記第２の自動周波数制御用データとにもとづい
て、フレームが同期しているか否かを検出して、第１と
第２の検出信号を出力するフレーム同期検出器（８１）
と、を含んで構成される。

【００１０】第２の発明の復調器は、第１の発明におい
て、前記クロック同期回路（６１ａ）が、２倍のクロッ
ク周波数にてクロック同期を確立するための微係数判定
手段を備える請求項１記載の復調器。

【００１１】第３の発明の復調器は、第１の発明におい
て、前記係数判別回路（６４ａ）の入力データが前記デ
ータ抽出器（８３）と、前記１／２分周器（８２）とか
ら供給されており、前記第１のクロック信号により動作
する。

【００１２】

【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。

【００１３】図１は本発明の一実施形態を示すブロック
図である。図１に示す復調器は、(A) 自動位相制御信号
と自動周波数制御信号とによって制御されて、４相位相
偏移変調信号の搬送波に同期する第１の再生搬送波信号
を出力する再生搬送波同期回路２３と、(B) 前記第１の
再生搬送波信号の位相を９０度シフトさせた第２の再生
搬送波信号を出力するπ／２シフタ２４と、(C) 前記４
相位相偏移変調信号と前記第１の再生搬送波信号とにも
とづいて、第１のベースバンド信号を出力する第１の掛
け算器２１と、(D) 前記４相位相偏移変調信号と前記第
２の再生搬送波信号とにもとづいて、第２のベースバン
ド信号を出力する第２の掛け算器２２と、(E) 前記第１
のベースバンド信号の周波数帯域を制限する低域ろ波器
３１と、(F) 前記第２のベースバンド信号の周波数帯域
を制限する低域ろ波器３２と、(G) 低域ろ波器３１の出
力信号を増幅する増幅器４１と、(H) 低域ろ波器３２の
出力信号を増幅する増幅器４２と、(I) 増幅器４１の出
力信号を、第１のクロック信号の２倍の周波数の第２の
クロック信号によりサンプリングを行ないデジタル変換
して第１の自動周波数制御用データを出力するアナログ
・デシタル変換器５１と、(J) 増幅器４２の出力信号
を、第１のクロック信号の２倍の周波数の第２のクロッ
ク信号によりサンプリングを行ないデジタル変換して第
２の自動周波数制御用データを出力するアナログ・デシ
タル変換器５２と、(K) 前記第１の自動周波数制御用デ
ータと前記第２の自動周波数制御用データとにもとづい
て、前記自動周波数制御信号を再生搬送波同期回路２３
に向けて送出する自動周波数制御回路７２と、(L) 前記
第２のクロック信号を１／２に分周し、前記第１のクロ
ック信号を作成する１／２分周器８２と、(M) 前記第１
の自動周波数制御用データにもとづいて前記第２のクロ
ック信号を再生して、アナログ・デシタル変換器５１と
アナログ・デシタル変換器５２とに向けで送出するクロ
ック同期回路６１ａと、(N) 前記第１の自動周波数制御
用データと前記第１のクロック信号とにもとづいて、通
常のデータを抽出するデータ抽出器８３と、(O) 前記第
２の自動周波数制御用データと前記第１のクロック信号
とにもとづいて、通常のデータを抽出するデータ抽出器
８４と、(P) 前記第１の自動周波数制御用データと前記
第２の自動周波数制御用データとにもとづいて、前記自
動位相制御信号を再生搬送波同期回路２３に向けて送出
する自動位相制御回路７１と、(Q) 前記第１の自動周波
数制御用データと前記第２の自動周波数制御用データと
にもとづいて、フレームが同期しているか否かを検出し
て、第１と第２の検出信号を出力するフレーム同期検出
器８１と、を含んで構成される。

【００１４】図２（ａ）〜（ｃ）は図１に示す自動周波
数制御回路７２の詳細を示すブロック図および模式図で
ある。図２（ａ）は正常引き込み時において、Ａにある
信号が次の１タイムスロットにＢに変化した場合で図の
矢印のような軌跡をたどる。図２（ｂ），（ｃ）はそれ
ぞれ、＋π／２，−π／２に疑似引き込みした場合で、
図の矢印のようなふくらみをもった軌跡をたどる。これ
は本来Ａ→Ｃに変化しようとした信号が、再生搬送波の
位相がそれぞれ＋π／２，−π／２回転して、Ｃでなく
Ｂへ移動してしまうためである。図２（ａ）は正常引き
込み時のＥＹＥパターン、図２（ｂ）は疑似引き込み時
のＥＹＥパターンである。疑似引き込み状態と判別する
ために２倍のタイミングクロック信号でアナログ・デジ
タル変換器でデジタル変換し、自動周波数制御回路にて
（“１”）（“２”）のような領域判定を行い自動周波
数制御信号を出力する。つまり、図２（ａ）の信号点は
すべて（“１”）の領域を通過しているのに対し、図２
（ｂ）の信号点は（“２”）の領域を通過している。こ
の場合疑似引き込み状態と判別し自動周波数制御信号を
出力する。

【００１５】図３（ａ），（ｂ）は図１に示す微係数判
定回路の詳細を示すブロック図および模式図である。図
３（ｂ）はベースバンド信号とアナログ・デジタル変換
器５１，５２にて使用される第２のクロック信号の位相
関係を示す。アナログ・デジタル変換器５１，５２では
クロック信号の立ち上りによりサンプリングされること
から、本来微係数判別されるべき３連続したデータの他
に、３連続したデータのそれぞれの中間のデータが微係
数判別されることになる。

【００１６】図３（ａ）は微係数判別回路６４ａの詳細
を示すブロック図である。微係数判別回路６４ａは６ビ
ットのメモリとして動作するように形成されており、ア
ナログ・デジタル変換器５１，５２のから得られる３連
続したデータの象限信号と誤差信号が入力される。３連
続したデータの中で時間的に最も新しいデータの象限信
号の出力は、６ビットのメモリ内の２ビット目のメモリ
の出力となり、時間的に中間のデータの象限信号の出力
は、６ビットのメモリ内の４ビット目のメモリの出力と
なり、時間的に最も古いデータの象限信号の出力は、６
ビットのメモリ内の６ビット目のメモリの出力（誤差信
号についても同じである）となる。

【００１７】３連続したデータの中で時間的に最も新し
いデータの象限信号と時間的に中間のデータの誤差信号
を振幅比較器６０７にて振幅比較を行い、その結果得ら
れた位相情報により、第２のクロック信号を発振する手
段６２ａを制御する信号が、微係数判別回路６４ａから
出力される。すなわち、微係数判別回路６４ａは、フリ
ップフロップ６０１〜６０３とフリップフロップ６０１
ｂ〜６０３ｂとで６ビットのメモリとして動作し、３連
続したデータの中で時間的に最も新しいデータＴ−１の
象限信号（Ｄ−１）の出力はフリップフロップ６０１ｂ
出力となり、時間的に中間のデータＴ０の象限信号（Ｄ
０）の出力はフリップフロップ６０２ｂ出力となり、時
間的に最も古いデータＴ１の象限信号の出力（Ｄ１）の
出力はフリップフロップ６０３ｂ出力となる。（誤差信
号についても同じである）このメモリ出力のデータの
内、３連続したデータの中で時間的に最も新しいデータ
Ｔ−１の象限信号（Ｄ−１）と３連続したデータの中で
時間的に中間のデータＴ０の誤差信号（Ｅ０）を振幅比
較器６０７にて排他的論理和演算を行うことにより得ら
れた位相情報をアナログ・デジタル変換器５１，５２の
最適タイミングとなるように、ＶＣＯ６２ａを制御する
信号を微係数判別回路６４ａは出力する。

【００１８】図４は本発明の第２の実施形態を示すブロ
ック図である。微係数判別回路６４ａの入力データがデ
ータ抽出器８３と、１／２分周器８２とから供給されて
おり、第１のクロック信号により動作する。

【００１９】それ故、入力データとクロック信号との位
相関係は図６（ａ）のようになり、その回路は図６
（ｄ）が用いれれる。Ｔ−１の象限信号（Ｄ−１）とＴ
０の誤差信号（Ｅ０）を振幅比較器６０７にて排他的論
理和演算を行って得られた位相情報によりＶＣＯ６２ａ
を制御する。

【００２０】

【発明の効果】本発明の復調器は、最適なタイミングの
２倍のクロック信号をアナログ・デジタル変換器に供給
できる微係数判別手段を設けたので、自動周波数制御手
段が正常に動作し、再生搬送波が疑似引き込みを起した
場合でも、疑似引き込みを回避することができるので、
速やかな引き込み動作を得ることができるできるという
効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すブロック図であ
る。

【図２】（ａ）〜（ｃ）は本発明の自動周波数制御方法
を説明するための模式図である。

【図３】（ａ），（ｂ）は図１に示す微係数判定回路の
詳細を示すブロック図および模式図である。

【図４】本発明の第２の実施形態を示すブロック図であ
る。

【図５】従来の一例を示すブロック図である。

【図６】（ａ）〜（ｄ）は図５に示す微係数判定回路の
詳細を示す模式図およびブロック図である。

【符号の説明】

１１分配器２１，２２掛算器２３再生搬送波同期回路２４ π／２シフタ３１，３２低域ろ波器４１，４２増幅器５１，５２アナログ・デジタル変換器６１ａクロック同期回路７１自動位相制御回路７２自動周波数制御回路８１フレーム同期検出器８２１／２分周器８３，８４データ抽出器

Claims

【特許請求の範囲】

【請求項１】(A) 自動位相制御信号と自動周波数制御信
号とによって制御されて、４相位相偏移変調信号の搬送
波に同期する第１の再生搬送波信号を出力する再生搬送
波同期回路（２３）と、(B) 前記第１の再生搬送波信号
の位相を９０度シフトさせた第２の再生搬送波信号を出
力するπ／２シフタ（２４）と、(C) 前記４相位相偏移
変調信号と前記第１の再生搬送波信号とにもとづいて、
第１のベースバンド信号を出力する第１の掛け算器（２
１）と、(D) 前記４相位相偏移変調信号と前記第２の再
生搬送波信号とにもとづいて、第２のベースバンド信号
を出力する第２の掛け算器（２２）と、(E) 前記第１の
ベースバンド信号の周波数帯域を制限する第１の低域ろ
波器（３１）と、(F) 前記第２のベースバンド信号の周
波数帯域を制限する第２の低域ろ波器（３２）と、(G)
前記第１の低域ろ波器（３１）の出力信号を増幅する第
１の増幅器（４１）と、(H) 前記第２の低域ろ波器（３
２）の出力信号を増幅する第２の増幅器（４２）と、
(I) 前記第１の増幅器（４１）の出力信号を、第１のク
ロック信号の２倍の周波数の第２のクロック信号により
サンプリングを行ないデジタル変換して第１の自動周波
数制御用データを出力する第１のアナログ・デシタル変
換器（５１）と、(J) 前記第２の増幅器（４２）の出力
信号を、第１のクロック信号の２倍の周波数の第２のク
ロック信号によりサンプリングを行ないデジタル変換し
て第２の自動周波数制御用データを出力する第２のアナ
ログ・デシタル変換器（５２）と、(K) 前記第１の自動
周波数制御用データと前記第２の自動周波数制御用デー
タとにもとづいて、前記自動周波数制御信号を前記再生
搬送波同期回路（２３）に向けて送出する自動周波数制
御回路（７２）と、(L) 前記第２のクロック信号を１／
２に分周し、前記第１のクロック信号を作成する１／２
分周器（８２）と、(M) 前記第１の自動周波数制御用デ
ータにもとづいて前記第２のクロック信号を再生して、
前記第１のアナログ・デシタル変換器（５１）と前記第
２のアナログ・デシタル変換器（５２）とに向けで送出
するクロック同期回路（６１ａ）と、(N) 前記第１の自
動周波数制御用データと前記第１のクロック信号とにも
とづいて、通常のデータを抽出する第１のデータ抽出器
（８３）と、(O) 前記第２の自動周波数制御用データと
前記第１のクロック信号とにもとづいて、通常のデータ
を抽出する第２のデータ抽出器（８４）と、(P) 前記第
１の自動周波数制御用データと前記第２の自動周波数制
御用データとにもとづいて、前記自動位相制御信号を前
記再生搬送波同期回路（２３）に向けて送出する自動位
相制御回路（７１）と、(Q) 前記第１の自動周波数制御
用データと前記第２の自動周波数制御用データとにもと
づいて、フレームが同期しているか否かを検出して、第
１と第２の検出信号を出力するフレーム同期検出器（８
１）と、を含むことを特徴とする復調器。
【請求項２】前記クロック同期回路（６１ａ）は、２
倍のクロック周波数にてクロック同期を確立するための
微係数判定手段を備える請求項１記載の復調器。
【請求項３】前記係数判別回路（６４ａ）の入力デー
タが前記データ抽出器（８３）と、前記１／２分周器
（８２）とから供給されており、前記第１のクロック信
号により動作する請求項１記載の復調器。