JP3088330B2 - 復調器 - Google Patents
復調器Info
- Publication number
- JP3088330B2 JP3088330B2 JP09077708A JP7770897A JP3088330B2 JP 3088330 B2 JP3088330 B2 JP 3088330B2 JP 09077708 A JP09077708 A JP 09077708A JP 7770897 A JP7770897 A JP 7770897A JP 3088330 B2 JP3088330 B2 JP 3088330B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- analog
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は復調器、特に、伝送
路を介して４相位相偏移変調信号が入力されるデジタル
無線小中容量の復調器に関する。
路を介して４相位相偏移変調信号が入力されるデジタル
無線小中容量の復調器に関する。
【０００２】
【従来の技術】従来の復調器について図面を参照して詳
細に説明する。
細に説明する。
【０００３】図５は従来の一例を示すブロック図であ
る。図５に示す復調器は、(A) 自動位相制御信号とリ
セットパルス信号とによって制御されて、４相位相偏移
変調信号の搬送波に同期する第１の再生搬送波信号を出
力する再生搬送波同期回路２３と、(B) 前記第１の再
生搬送波信号の位相を９０度シフトさせた第２の再生搬
送波信号を出力するπ／２シフタ２４と、(C) 前記４
相位相偏移変調信号と前記第１の再生搬送波信号とにも
とづいて、第１のベースバンド信号を出力する第１の掛
け算器２１と、(D) 前記４相位相偏移変調信号と前記第
２の再生搬送波信号とにもとづいて、第２のベースバン
ド信号を出力する第２の掛け算器２２と、(E) 前記第１
のベースバンド信号の周波数帯域を制限する低域ろ波器
３１と、(F) 前記第２のベースバンド信号の周波数帯域
を制限する低域ろ波器３２と、(G)低域ろ波器３１の出
力信号を増幅する増幅器４１と、(H) 低域ろ波器３２の
出力信号を増幅する増幅器４２と、(I) 増幅器４１の出
力信号を、クロック信号によりサンプリングを行ないデ
ジタル変換して第１の自動位相制御用データを出力する
アナログ・デシタル変換器５１と、(J) 増幅器４２の出
力信号を、クロック信号によりサンプリングを行ないデ
ジタル変換して第２の自動位相制御用データを出力する
アナログ・デシタル変換器５２と、(K) 前記第１の自動
位相制御用データと前記第２の自動位相制御用データと
にもとづいて、前記自動位相制御信号を再生搬送波同期
回路２３に向けて送出する自動位相制御回路７１と、
(L) 前記第１の自動位相制御用データにもとづいて前記
クロック信号を再生して、アナログ・デシタル変換器５
１とアナログ・デシタル変換器５２とに向けで送出する
クロック同期回路６１と、(M) 前記第１の自動位相制御
用データと前記第２の自動位相制御用データとにもとづ
いて、フレームが同期しているか否かを検出して、第
１，第２と第３の検出信号を出力するフレーム同期検出
器８１ｂと、(N) 前記第３の検出信号にもとづいて前記
リセットパルス信号を再生搬送波同期回路に向けて送出
するリセットパルス発生回路９１と、を含んで構成され
る。（例えば、特開昭６１−７１７３６号公報参照）図
６（ａ）〜（ｄ）は図５に示す微係数判定回路６４の詳
細を示す模式図およびブロック図である。図中の黒丸で
示した３タイムスロット毎の連続したテータの中から、
実線，点線，一点鎖線，二点鎖線の４種の軌跡をたどる
データを判別し、その４種のデータの３連続したデータ
の中で最も時間的に新しいデータＴ−１の象限信号（Ｄ
−１）と３連続したデータの時間的に中心のデータＴ0
の誤差信号（Ｅ０）の排他的論理和演算をし、その演算
で得られた結果の逆の位相情報を出力する。
る。図５に示す復調器は、(A) 自動位相制御信号とリ
セットパルス信号とによって制御されて、４相位相偏移
変調信号の搬送波に同期する第１の再生搬送波信号を出
力する再生搬送波同期回路２３と、(B) 前記第１の再
生搬送波信号の位相を９０度シフトさせた第２の再生搬
送波信号を出力するπ／２シフタ２４と、(C) 前記４
相位相偏移変調信号と前記第１の再生搬送波信号とにも
とづいて、第１のベースバンド信号を出力する第１の掛
け算器２１と、(D) 前記４相位相偏移変調信号と前記第
２の再生搬送波信号とにもとづいて、第２のベースバン
ド信号を出力する第２の掛け算器２２と、(E) 前記第１
のベースバンド信号の周波数帯域を制限する低域ろ波器
３１と、(F) 前記第２のベースバンド信号の周波数帯域
を制限する低域ろ波器３２と、(G)低域ろ波器３１の出
力信号を増幅する増幅器４１と、(H) 低域ろ波器３２の
出力信号を増幅する増幅器４２と、(I) 増幅器４１の出
力信号を、クロック信号によりサンプリングを行ないデ
ジタル変換して第１の自動位相制御用データを出力する
アナログ・デシタル変換器５１と、(J) 増幅器４２の出
力信号を、クロック信号によりサンプリングを行ないデ
ジタル変換して第２の自動位相制御用データを出力する
アナログ・デシタル変換器５２と、(K) 前記第１の自動
位相制御用データと前記第２の自動位相制御用データと
にもとづいて、前記自動位相制御信号を再生搬送波同期
回路２３に向けて送出する自動位相制御回路７１と、
(L) 前記第１の自動位相制御用データにもとづいて前記
クロック信号を再生して、アナログ・デシタル変換器５
１とアナログ・デシタル変換器５２とに向けで送出する
クロック同期回路６１と、(M) 前記第１の自動位相制御
用データと前記第２の自動位相制御用データとにもとづ
いて、フレームが同期しているか否かを検出して、第
１，第２と第３の検出信号を出力するフレーム同期検出
器８１ｂと、(N) 前記第３の検出信号にもとづいて前記
リセットパルス信号を再生搬送波同期回路に向けて送出
するリセットパルス発生回路９１と、を含んで構成され
る。（例えば、特開昭６１−７１７３６号公報参照）図
６（ａ）〜（ｄ）は図５に示す微係数判定回路６４の詳
細を示す模式図およびブロック図である。図中の黒丸で
示した３タイムスロット毎の連続したテータの中から、
実線，点線，一点鎖線，二点鎖線の４種の軌跡をたどる
データを判別し、その４種のデータの３連続したデータ
の中で最も時間的に新しいデータＴ−１の象限信号（Ｄ
−１）と３連続したデータの時間的に中心のデータＴ0
の誤差信号（Ｅ０）の排他的論理和演算をし、その演算
で得られた結果の逆の位相情報を出力する。
【０００４】図６（ｂ）はクロック位相がデータの位相
に比して進んだ場合を示し、４種の軌跡をたどるデータ
全てが１になることが分る。
に比して進んだ場合を示し、４種の軌跡をたどるデータ
全てが１になることが分る。
【０００５】図６（ｃ）はクロック位相がデータの位相
に比して遅れた場合を示し、４種の軌跡をたどるデータ
全てが０になることが分る。
に比して遅れた場合を示し、４種の軌跡をたどるデータ
全てが０になることが分る。
【０００６】よって、微係数判定回路６４の出力の位相
情報を、低域ろ波器６３にて積分しＶＣＯ６２に入力す
れば、常に最適なクロック位相をアナログ・デジタル変
換器５１，５２に供給することができる。
情報を、低域ろ波器６３にて積分しＶＣＯ６２に入力す
れば、常に最適なクロック位相をアナログ・デジタル変
換器５１，５２に供給することができる。
【０００７】一般に、デジタル小中容量無線装置では、
信号伝送速度が遅いため、再生搬送波が疑似引き込みを
おこしてしまう。この疑似引き込みを回避するために、
フレーム同期検出器８１ｂにて前述のデジタル信号のフ
レーム同期検出を行ない、疑似引き込みの場合、フレー
ム同期情報をリセットパルス発生回路９１に出力して、
間欠的にリセットパルス信号を発生させる。再生搬送波
同期回路２３はリセットパルス信号にて発振周波数が変
化することがら、疑似引き込みを回避することができ
る。最終的には、再生搬送波が疑似引き込みしなくなる
まで、上述した動作を繰り返す。
信号伝送速度が遅いため、再生搬送波が疑似引き込みを
おこしてしまう。この疑似引き込みを回避するために、
フレーム同期検出器８１ｂにて前述のデジタル信号のフ
レーム同期検出を行ない、疑似引き込みの場合、フレー
ム同期情報をリセットパルス発生回路９１に出力して、
間欠的にリセットパルス信号を発生させる。再生搬送波
同期回路２３はリセットパルス信号にて発振周波数が変
化することがら、疑似引き込みを回避することができ
る。最終的には、再生搬送波が疑似引き込みしなくなる
まで、上述した動作を繰り返す。
【０００８】
【発明が解決しようとする課題】上述した従来の復調器
は、疑似引き込みの判定をフレーム同期でみているた
め、その同期確立に必要な分時間がかかり、また、フレ
ーム同期検出からリセットパルスを発生させ、同期状態
の再生搬送波の発振周波数を変化させ回避する動作を、
再生搬送波が疑似引き込みをしなくなるまで行なうの
で、疑似引き込みを起した場合引き込みに時間がかかる
という欠点があった。
は、疑似引き込みの判定をフレーム同期でみているた
め、その同期確立に必要な分時間がかかり、また、フレ
ーム同期検出からリセットパルスを発生させ、同期状態
の再生搬送波の発振周波数を変化させ回避する動作を、
再生搬送波が疑似引き込みをしなくなるまで行なうの
で、疑似引き込みを起した場合引き込みに時間がかかる
という欠点があった。
【０００９】
【課題を解決するための手段】本発明の復調器は、４相
位相偏移変調信号の搬送波に位相同期する再生搬送波信
号を出力する再生搬送波同期手段と、前記再生搬送波同
期手段の出力に基づき前記４相位相偏移変調信号を直交
検波する直交検波手段と、前記直交検波手段の各出力を
２倍のクロック信号でサンプリングしてデジタル信号に
変換するアナログ・デジタル変換手段と、前記アナログ
・デジタル変換手段の出力の誤差信号と象限判定信号を
前記２倍のクロック信号で６ビット記憶した信号に基づ
き位相情報を出力する微係数判定手段と、前記微係数判
定手段の出力に基づき前記２倍のクロック信号を再生す
るクロック再生手段と、前記アナログ・デジタル変換手
段の出力に基づき擬似引き込みを判別して、前記疑似引
き込みを回避するよう前記再生搬送波同期手段を制御す
る自動周波数制御手段とを具備することを特徴とする。
位相偏移変調信号の搬送波に位相同期する再生搬送波信
号を出力する再生搬送波同期手段と、前記再生搬送波同
期手段の出力に基づき前記４相位相偏移変調信号を直交
検波する直交検波手段と、前記直交検波手段の各出力を
２倍のクロック信号でサンプリングしてデジタル信号に
変換するアナログ・デジタル変換手段と、前記アナログ
・デジタル変換手段の出力の誤差信号と象限判定信号を
前記２倍のクロック信号で６ビット記憶した信号に基づ
き位相情報を出力する微係数判定手段と、前記微係数判
定手段の出力に基づき前記２倍のクロック信号を再生す
るクロック再生手段と、前記アナログ・デジタル変換手
段の出力に基づき擬似引き込みを判別して、前記疑似引
き込みを回避するよう前記再生搬送波同期手段を制御す
る自動周波数制御手段とを具備することを特徴とする。
【００１０】また、本復調器は、４相位相偏移変調信号
の搬送波に位相同期する再生搬送波信号を出力する再生
搬送波同期手段と、前記再生搬送波同期手段の出力に基
づき前記４相位相偏移変調信号を直交検波する直交検波
手段と、前記直交検波手段の各出力を２倍のクロック信
号でサンプリングしてデジタル信号に変換するアナログ
・デジタル変換手段と、前記アナログ・デジタル変換手
段の出力の誤差信号と象限判定信号からデータを抽出す
るデータ抽出手段と、前記データ抽出手段の出力を前記
２倍のクロック信号の１／２分周出力で３ビット記憶し
た信号に基づき位相情報を出力する微係数判定手段と、
前記微係数判定手段の出力に基づき前記２倍のクロック
信号を再生するクロック再生手段と、前記アナログ・デ
ジタル変換手段の出力に基づき擬似引き込みを判別し
て、前記疑似引き込みを回避するよう前記再生搬送波同
期手段を制御する自動周波数制御手段とを具備すること
を特徴とする。
の搬送波に位相同期する再生搬送波信号を出力する再生
搬送波同期手段と、前記再生搬送波同期手段の出力に基
づき前記４相位相偏移変調信号を直交検波する直交検波
手段と、前記直交検波手段の各出力を２倍のクロック信
号でサンプリングしてデジタル信号に変換するアナログ
・デジタル変換手段と、前記アナログ・デジタル変換手
段の出力の誤差信号と象限判定信号からデータを抽出す
るデータ抽出手段と、前記データ抽出手段の出力を前記
２倍のクロック信号の１／２分周出力で３ビット記憶し
た信号に基づき位相情報を出力する微係数判定手段と、
前記微係数判定手段の出力に基づき前記２倍のクロック
信号を再生するクロック再生手段と、前記アナログ・デ
ジタル変換手段の出力に基づき擬似引き込みを判別し
て、前記疑似引き込みを回避するよう前記再生搬送波同
期手段を制御する自動周波数制御手段とを具備すること
を特徴とする。
【００１１】
【００１２】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００１３】図１は本発明の一実施形態を示すブロック
図である。図１に示す復調器は、(A) 自動位相制御信号
と自動周波数制御信号とによって制御されて、４相位相
偏移変調信号の搬送波に同期する第１の再生搬送波信号
を出力する再生搬送波同期回路２３と、(B) 前記第１の
再生搬送波信号の位相を９０度シフトさせた第２の再生
搬送波信号を出力するπ／２シフタ２４と、(C) 前記４
相位相偏移変調信号と前記第１の再生搬送波信号とにも
とづいて、第１のベースバンド信号を出力する第１の掛
け算器２１と、(D) 前記４相位相偏移変調信号と前記第
２の再生搬送波信号とにもとづいて、第２のベースバン
ド信号を出力する第２の掛け算器２２と、(E) 前記第１
のベースバンド信号の周波数帯域を制限する低域ろ波器
３１と、(F) 前記第２のベースバンド信号の周波数帯域
を制限する低域ろ波器３２と、(G) 低域ろ波器３１の出
力信号を増幅する増幅器４１と、(H) 低域ろ波器３２の
出力信号を増幅する増幅器４２と、(I) 増幅器４１の出
力信号を、第１のクロック信号の２倍の周波数の第２の
クロック信号によりサンプリングを行ないデジタル変換
して第１の自動周波数制御用データを出力するアナログ
・デシタル変換器５１と、(J) 増幅器４２の出力信号
を、第１のクロック信号の２倍の周波数の第２のクロッ
ク信号によりサンプリングを行ないデジタル変換して第
２の自動周波数制御用データを出力するアナログ・デシ
タル変換器５２と、(K) 前記第１の自動周波数制御用デ
ータと前記第２の自動周波数制御用データとにもとづい
て、前記自動周波数制御信号を再生搬送波同期回路２３
に向けて送出する自動周波数制御回路７２と、(L) 前記
第２のクロック信号を１／２に分周し、前記第１のクロ
ック信号を作成する１／２分周器８２と、(M) 前記第１
の自動周波数制御用データにもとづいて前記第２のクロ
ック信号を再生して、アナログ・デシタル変換器５１と
アナログ・デシタル変換器５２とに向けで送出するクロ
ック同期回路６１ａと、(N) 前記第１の自動周波数制御
用データと前記第１のクロック信号とにもとづいて、通
常のデータを抽出するデータ抽出器８３と、(O) 前記第
２の自動周波数制御用データと前記第１のクロック信号
とにもとづいて、通常のデータを抽出するデータ抽出器
８４と、(P) 前記第１の自動周波数制御用データと前記
第２の自動周波数制御用データとにもとづいて、前記自
動位相制御信号を再生搬送波同期回路２３に向けて送出
する自動位相制御回路７１と、(Q) 前記第１の自動周波
数制御用データと前記第２の自動周波数制御用データと
にもとづいて、フレームが同期しているか否かを検出し
て、第１と第２の検出信号を出力するフレーム同期検出
器８１と、を含んで構成される。
図である。図１に示す復調器は、(A) 自動位相制御信号
と自動周波数制御信号とによって制御されて、４相位相
偏移変調信号の搬送波に同期する第１の再生搬送波信号
を出力する再生搬送波同期回路２３と、(B) 前記第１の
再生搬送波信号の位相を９０度シフトさせた第２の再生
搬送波信号を出力するπ／２シフタ２４と、(C) 前記４
相位相偏移変調信号と前記第１の再生搬送波信号とにも
とづいて、第１のベースバンド信号を出力する第１の掛
け算器２１と、(D) 前記４相位相偏移変調信号と前記第
２の再生搬送波信号とにもとづいて、第２のベースバン
ド信号を出力する第２の掛け算器２２と、(E) 前記第１
のベースバンド信号の周波数帯域を制限する低域ろ波器
３１と、(F) 前記第２のベースバンド信号の周波数帯域
を制限する低域ろ波器３２と、(G) 低域ろ波器３１の出
力信号を増幅する増幅器４１と、(H) 低域ろ波器３２の
出力信号を増幅する増幅器４２と、(I) 増幅器４１の出
力信号を、第１のクロック信号の２倍の周波数の第２の
クロック信号によりサンプリングを行ないデジタル変換
して第１の自動周波数制御用データを出力するアナログ
・デシタル変換器５１と、(J) 増幅器４２の出力信号
を、第１のクロック信号の２倍の周波数の第２のクロッ
ク信号によりサンプリングを行ないデジタル変換して第
２の自動周波数制御用データを出力するアナログ・デシ
タル変換器５２と、(K) 前記第１の自動周波数制御用デ
ータと前記第２の自動周波数制御用データとにもとづい
て、前記自動周波数制御信号を再生搬送波同期回路２３
に向けて送出する自動周波数制御回路７２と、(L) 前記
第２のクロック信号を１／２に分周し、前記第１のクロ
ック信号を作成する１／２分周器８２と、(M) 前記第１
の自動周波数制御用データにもとづいて前記第２のクロ
ック信号を再生して、アナログ・デシタル変換器５１と
アナログ・デシタル変換器５２とに向けで送出するクロ
ック同期回路６１ａと、(N) 前記第１の自動周波数制御
用データと前記第１のクロック信号とにもとづいて、通
常のデータを抽出するデータ抽出器８３と、(O) 前記第
２の自動周波数制御用データと前記第１のクロック信号
とにもとづいて、通常のデータを抽出するデータ抽出器
８４と、(P) 前記第１の自動周波数制御用データと前記
第２の自動周波数制御用データとにもとづいて、前記自
動位相制御信号を再生搬送波同期回路２３に向けて送出
する自動位相制御回路７１と、(Q) 前記第１の自動周波
数制御用データと前記第２の自動周波数制御用データと
にもとづいて、フレームが同期しているか否かを検出し
て、第１と第２の検出信号を出力するフレーム同期検出
器８１と、を含んで構成される。
【００１４】図２（ａ）〜（ｃ）は図１に示す自動周波
数制御回路７２の詳細を示す模式図である。図２（ａ）
は正常引き込み時において、Ａにある信号が次の１タイ
ムスロットにＢに変化した場合で図の矢印のような軌跡
をたどる。図２（ｂ），（ｃ）はそれぞれ、＋π／２，
−π／２に疑似引き込みした場合で、図の矢印のような
ふくらみをもった軌跡をたどる。これは本来Ａ→Ｃに変
化しようとした信号が、再生搬送波の位相がそれぞれ＋
π／２，−π／２回転して、ＣでなくＢへ移動してしま
うためである。図２（ａ）は正常引き込み時のＥＹＥパ
ターン、図２（ｂ）は疑似引き込み時のＥＹＥパターン
である。疑似引き込み状態と判別するために２倍のタイ
ミングクロック信号でアナログ・デジタル変換器でデジ
タル変換し、自動周波数制御回路にて（“Ｉ”）（“Ｉ
Ｉ”）のような領域判定を行い自動周波数制御信号を出
力する。つまり、図２（ａ）の信号点はすべて
（“Ｉ”）の領域を通過しているのに対し、図２（ｂ）
の信号点は（“ＩＩ”）の領域を通過している。この場
合疑似引き込み状態と判別し自動周波数制御信号を出力
する。
数制御回路７２の詳細を示す模式図である。図２（ａ）
は正常引き込み時において、Ａにある信号が次の１タイ
ムスロットにＢに変化した場合で図の矢印のような軌跡
をたどる。図２（ｂ），（ｃ）はそれぞれ、＋π／２，
−π／２に疑似引き込みした場合で、図の矢印のような
ふくらみをもった軌跡をたどる。これは本来Ａ→Ｃに変
化しようとした信号が、再生搬送波の位相がそれぞれ＋
π／２，−π／２回転して、ＣでなくＢへ移動してしま
うためである。図２（ａ）は正常引き込み時のＥＹＥパ
ターン、図２（ｂ）は疑似引き込み時のＥＹＥパターン
である。疑似引き込み状態と判別するために２倍のタイ
ミングクロック信号でアナログ・デジタル変換器でデジ
タル変換し、自動周波数制御回路にて（“Ｉ”）（“Ｉ
Ｉ”）のような領域判定を行い自動周波数制御信号を出
力する。つまり、図２（ａ）の信号点はすべて
（“Ｉ”）の領域を通過しているのに対し、図２（ｂ）
の信号点は（“ＩＩ”）の領域を通過している。この場
合疑似引き込み状態と判別し自動周波数制御信号を出力
する。
【００１５】図３（ａ），（ｂ）は図１に示す微係数判
定回路の詳細を示すブロック図および模式図である。図
３（ｂ）はベースバンド信号とアナログ・デジタル変換
器５１，５２にて使用される第２のクロック信号の位相
関係を示す。アナログ・デジタル変換器５１，５２では
クロック信号の立ち上りによりサンプリングされること
から、本来微係数判別されるべき３連続したデータの他
に、３連続したデータのそれぞれの中間のデータが微係
数判別されることになる。
定回路の詳細を示すブロック図および模式図である。図
３（ｂ）はベースバンド信号とアナログ・デジタル変換
器５１，５２にて使用される第２のクロック信号の位相
関係を示す。アナログ・デジタル変換器５１，５２では
クロック信号の立ち上りによりサンプリングされること
から、本来微係数判別されるべき３連続したデータの他
に、３連続したデータのそれぞれの中間のデータが微係
数判別されることになる。
【００１６】図３（ａ）は微係数判別回路６４ａの詳細
を示すブロック図である。微係数判別回路６４ａは６ビ
ットのメモリとして動作するように形成されており、ア
ナログ・デジタル変換器５１，５２から得られる３連続
したデータの象限信号と誤差信号が入力される。３連続
したデータの中で時間的に最も新しいデータの象限信号
の出力は、６ビットのメモリ内の２ビット目のメモリの
出力となり、時間的に中間のデータの象限信号の出力
は、６ビットのメモリ内の４ビット目のメモリの出力と
なり、時間的に最も古いデータの象限信号の出力は、６
ビットのメモリ内の６ビット目のメモリの出力（誤差信
号についても同じである）となる。
を示すブロック図である。微係数判別回路６４ａは６ビ
ットのメモリとして動作するように形成されており、ア
ナログ・デジタル変換器５１，５２から得られる３連続
したデータの象限信号と誤差信号が入力される。３連続
したデータの中で時間的に最も新しいデータの象限信号
の出力は、６ビットのメモリ内の２ビット目のメモリの
出力となり、時間的に中間のデータの象限信号の出力
は、６ビットのメモリ内の４ビット目のメモリの出力と
なり、時間的に最も古いデータの象限信号の出力は、６
ビットのメモリ内の６ビット目のメモリの出力（誤差信
号についても同じである）となる。
【００１７】３連続したデータの中で時間的に最も新し
いデータの象限信号と時間的に中間のデータの誤差信号
を振幅比較器６０７にて振幅比較を行い、その結果得ら
れた位相情報により、第２のクロック信号を発振する手
段６２ａを制御する信号が、微係数判別回路６４ａから
出力される。すなわち、微係数判別回路６４ａは、フリ
ップフロップ６０１〜６０３とフリップフロップ６０１
ｂ〜６０３ｂとで６ビットのメモリとして動作し、３連
続したデータの中で時間的に最も新しいデータＴ−１の
象限信号（Ｄ−１）の出力はフリップフロップ６０１ｂ
出力となり、時間的に中間のデータＴ０の象限信号（Ｄ
０）の出力はフリップフロップ６０２ｂ出力となり、時
間的に最も古いデータＴ１の象限信号の出力（Ｄ１）の
出力はフリップフロップ６０３ｂ出力となる。（誤差信
号についても同じである）このメモリ出力のデータの
内、３連続したデータの中で時間的に最も新しいデータ
Ｔ−１の象限信号（Ｄ−１）と３連続したデータの中で
時間的に中間のデータＴ０の誤差信号（Ｅ０）を振幅比
較器６０７にて排他的論理和演算を行うことにより得ら
れた位相情報をアナログ・デジタル変換器５１，５２の
最適タイミングとなるように、ＶＣＯ６２ａを制御する
信号を微係数判別回路６４ａは出力する。
いデータの象限信号と時間的に中間のデータの誤差信号
を振幅比較器６０７にて振幅比較を行い、その結果得ら
れた位相情報により、第２のクロック信号を発振する手
段６２ａを制御する信号が、微係数判別回路６４ａから
出力される。すなわち、微係数判別回路６４ａは、フリ
ップフロップ６０１〜６０３とフリップフロップ６０１
ｂ〜６０３ｂとで６ビットのメモリとして動作し、３連
続したデータの中で時間的に最も新しいデータＴ−１の
象限信号（Ｄ−１）の出力はフリップフロップ６０１ｂ
出力となり、時間的に中間のデータＴ０の象限信号（Ｄ
０）の出力はフリップフロップ６０２ｂ出力となり、時
間的に最も古いデータＴ１の象限信号の出力（Ｄ１）の
出力はフリップフロップ６０３ｂ出力となる。（誤差信
号についても同じである）このメモリ出力のデータの
内、３連続したデータの中で時間的に最も新しいデータ
Ｔ−１の象限信号（Ｄ−１）と３連続したデータの中で
時間的に中間のデータＴ０の誤差信号（Ｅ０）を振幅比
較器６０７にて排他的論理和演算を行うことにより得ら
れた位相情報をアナログ・デジタル変換器５１，５２の
最適タイミングとなるように、ＶＣＯ６２ａを制御する
信号を微係数判別回路６４ａは出力する。
【００１８】図４は本発明の第２の実施形態を示すブロ
ック図である。微係数判別回路６４の入力データがデー
タ抽出器８３と、１／２分周器８２とから供給されてお
り、第１のクロック信号により動作する。
ック図である。微係数判別回路６４の入力データがデー
タ抽出器８３と、１／２分周器８２とから供給されてお
り、第１のクロック信号により動作する。
【００１９】それ故、入力データとクロック信号との位
相関係は図６（ａ）のようになり、その回路は図６
（ｄ）が用いれれる。Ｔ−１の象限信号（Ｄ−１）とＴ
０の誤差信号（Ｅ０）を振幅比較器６０７にて排他的論
理和演算を行って得られた位相情報によりＶＣＯ６２ａ
を制御する。
相関係は図６（ａ）のようになり、その回路は図６
（ｄ）が用いれれる。Ｔ−１の象限信号（Ｄ−１）とＴ
０の誤差信号（Ｅ０）を振幅比較器６０７にて排他的論
理和演算を行って得られた位相情報によりＶＣＯ６２ａ
を制御する。
【００２０】
【発明の効果】本発明の復調器は、最適なタイミングの
２倍のクロック信号をアナログ・デジタル変換器に供給
できる微係数判別手段を設けたので、自動周波数制御手
段が正常に動作し、再生搬送波が疑似引き込みを起した
場合でも、疑似引き込みを回避することができるので、
速やかな引き込み動作を得ることができるできるという
効果がある。
２倍のクロック信号をアナログ・デジタル変換器に供給
できる微係数判別手段を設けたので、自動周波数制御手
段が正常に動作し、再生搬送波が疑似引き込みを起した
場合でも、疑似引き込みを回避することができるので、
速やかな引き込み動作を得ることができるできるという
効果がある。
【図１】本発明の第１の実施形態を示すブロック図であ
る。
る。
【図２】（ａ）〜（ｃ）は本発明の自動周波数制御方法
を説明するための模式図である。
を説明するための模式図である。
【図３】（ａ），（ｂ）は図１に示す微係数判定回路の
詳細を示すブロック図および模式図である。
詳細を示すブロック図および模式図である。
【図４】本発明の第２の実施形態を示すブロック図であ
る。
る。
【図５】従来の一例を示すブロック図である。
【図６】（ａ）〜（ｄ）は図５に示す微係数判定回路の
詳細を示す模式図およびブロック図である。
詳細を示す模式図およびブロック図である。
１１ 分配器 ２１，２２ 掛算器 ２３ 再生搬送波同期回路 ２４ π／２シフタ ３１，３２ 低域ろ波器 ４１，４２ 増幅器 ５１，５２ アナログ・デジタル変換器 ６１ａ クロック同期回路 ７１ 自動位相制御回路 ７２ 自動周波数制御回路 ８１ フレーム同期検出器 ８２ １／２分周器 ８３，８４ データ抽出器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−91154（ＪＰ，Ａ) 特開 平５−110609（ＪＰ，Ａ) 特開 平７−87145（ＪＰ，Ａ) 特開 平２−272840（ＪＰ，Ａ) 特開 平３−22738（ＪＰ，Ａ) 特開 平８−191333（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/22 H04L 7/00 H04L 27/227
Claims (2)
- 【請求項１】 ４相位相偏移変調信号の搬送波に位相同
期する再生搬送波信号を出力する再生搬送波同期手段
と、 前記再生搬送波同期手段の出力に基づき前記４相位相偏
移変調信号を直交検波する直交検波手段と、 前記直交検波手段の各出力を２倍のクロック信号でサン
プリングしてデジタル信号に変換するアナログ・デジタ
ル変換手段と、 前記アナログ・デジタル変換手段の出力の誤差信号と象
限判定信号を前記２倍のクロック信号で６ビット記憶し
た信号に基づき位相情報を出力する微係数判定手段と、 前記微係数判定手段の出力に基づき前記２倍のクロック
信号を再生するクロック再生手段と、 前記アナログ・デジタル変換手段の出力に基づき擬似引
き込みを判別して、前記疑似引き込みを回避するよう前
記再生搬送波同期手段を制御する自動周波数制御手段と
を具備することを特徴とする 復調器。 - 【請求項２】 ４相位相偏移変調信号の搬送波に位相同
期する再生搬送波信号を出力する再生搬送波同期手段
と、 前記再生搬送波同期手段の出力に基づき前記４相位相偏
移変調信号を直交検波する直交検波手段と、 前記直交検波手段の各出力を２倍のクロック信号でサン
プリングしてデジタル信号に変換するアナログ・デジタ
ル変換手段と、 前記アナログ・デジタル変換手段の出力の誤差信号と象
限判定信号からデータを抽出するデータ抽出手段と、 前記データ抽出手段の出力を前記２倍のクロック信号の
１／２分周出力で３ビット記憶した信号に基づき位相情
報を出力する微係数判定手段と、 前記微係数判定手段の出力に基づき前記２倍のクロック
信号を再生するクロック再生手段と、 前記アナログ・デジタル変換手段の出力に基づき擬似引
き込みを判別して、前記 疑似引き込みを回避するよう前
記再生搬送波同期手段を制御する自動周波数制御手段と
を具備することを特徴とする 復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09077708A JP3088330B2 (ja) | 1997-03-28 | 1997-03-28 | 復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09077708A JP3088330B2 (ja) | 1997-03-28 | 1997-03-28 | 復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276234A JPH10276234A (ja) | 1998-10-13 |
| JP3088330B2 true JP3088330B2 (ja) | 2000-09-18 |
Family
ID=13641406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09077708A Expired - Fee Related JP3088330B2 (ja) | 1997-03-28 | 1997-03-28 | 復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088330B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007327021A (ja) | 2006-06-07 | 2007-12-20 | Pegasus Candle Kk | ローソク |
| CN104977079A (zh) * | 2015-06-29 | 2015-10-14 | 北京航天易联科技发展有限公司 | 一种信号解调方法和装置 |
-
1997
- 1997-03-28 JP JP09077708A patent/JP3088330B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007327021A (ja) | 2006-06-07 | 2007-12-20 | Pegasus Candle Kk | ローソク |
| CN104977079A (zh) * | 2015-06-29 | 2015-10-14 | 北京航天易联科技发展有限公司 | 一种信号解调方法和装置 |
| CN104977079B (zh) * | 2015-06-29 | 2018-01-16 | 北京航天易联科技发展有限公司 | 一种信号解调方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10276234A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3286907B2 (ja) | タイミング位相同期検出回路及び復調器 | |
| JPH08265143A (ja) | キャリア再生回路 | |
| JP2000049882A (ja) | クロック同期回路 | |
| JP3348660B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3088330B2 (ja) | 復調器 | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| JPH08265384A (ja) | 復調装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP3058906B2 (ja) | キャリア再生回路 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP3616583B2 (ja) | 復調器および無線装置 | |
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JPH06141048A (ja) | 信号検出方式及びバースト復調装置 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP3409709B2 (ja) | 復調装置 | |
| JPH066397A (ja) | 遅延検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |