JP3167341B2 - 連続位相変調信号復調回路 - Google Patents
連続位相変調信号復調回路Info
- Publication number
- JP3167341B2 JP3167341B2 JP04509891A JP4509891A JP3167341B2 JP 3167341 B2 JP3167341 B2 JP 3167341B2 JP 04509891 A JP04509891 A JP 04509891A JP 4509891 A JP4509891 A JP 4509891A JP 3167341 B2 JP3167341 B2 JP 3167341B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＦＭ信号やＦＳＫ信号
等の連続位相変調信号を復調する連続位相変調信号復調
回路に関する。
等の連続位相変調信号を復調する連続位相変調信号復調
回路に関する。
【０００２】
【従来の技術】連続位相変調信号は、ベースバンド信号
（２値信号）をフィルタにて帯域制限し、この帯域制限
された信号にて搬送波信号をＦＭ変調することにより得
ることが出来、スペクトラムの広がりが少なく、狭帯域
での伝送が可能となるため、移動体通信にて採用されつ
つある。
（２値信号）をフィルタにて帯域制限し、この帯域制限
された信号にて搬送波信号をＦＭ変調することにより得
ることが出来、スペクトラムの広がりが少なく、狭帯域
での伝送が可能となるため、移動体通信にて採用されつ
つある。
【０００３】此種連続位相変調信号としては、ＧＭＳＫ
(Gaussian Minimum Shift Keying)信号が知られている
が、このＧＭＳＫ信号は、ベースバンド信号をガウスフ
ィルタで帯域制限しているため、このＧＭＳＫ信号をＦ
Ｍ復調した信号のアイパターンが図６に示すごとくな
り、受信データより再生されたクロック信号におけるデ
ータ抽出タイミング［図６（Ａ）参照］では、アイの開
きが少ない。
(Gaussian Minimum Shift Keying)信号が知られている
が、このＧＭＳＫ信号は、ベースバンド信号をガウスフ
ィルタで帯域制限しているため、このＧＭＳＫ信号をＦ
Ｍ復調した信号のアイパターンが図６に示すごとくな
り、受信データより再生されたクロック信号におけるデ
ータ抽出タイミング［図６（Ａ）参照］では、アイの開
きが少ない。
【０００４】従って、受信復調された信号から情報デー
タを復調する際、データを確実に復調することができな
いという問題を生じていた。
タを復調する際、データを確実に復調することができな
いという問題を生じていた。
【０００５】斯る点に鑑み、データを確実に復調する方
法として、１９８７年１１月１９日に発行された「Elec
tronics Letters」Vol.23 No.24 の１３１１頁〜１３１
２頁に記載されたものが提案されている。
法として、１９８７年１１月１９日に発行された「Elec
tronics Letters」Vol.23 No.24 の１３１１頁〜１３１
２頁に記載されたものが提案されている。
【０００６】此種方法について、図７を参照して簡単に
説明する。図７において、１は連続位相変調信号が入力
される入力端子、２は入力端子１から供給された連続位
相変調信号をＦＭ復調するＦＭ復調回路、３はＦＭ復調
回路２からの復調信号に基づきクロック信号を再生する
クロック再生回路で、再生されたクロック信号をデータ
の変化点で出力する。４はクロック再生回路３から出力
されたクロック信号に基づきＦＭ復調回路２からの出力
信号をサンプルホールドするサンプルホールド回路、５
はサンプルホールド回路４にホールドされた値が１、
０，−１のいずれに近いかを比較する比較回路で、例え
ば０．５を基準値とする第１比較器と、−０．５を基準
値とする第２比較器とより構成され、第１比較器及び第
２比較器からの出力信号の状態に応じて２ビットの信号
を出力する。６は比較回路５からの出力信号に基づき受
信データを判定する判定回路で、比較回路５の出力が情
報「１」を示すとき、Ｈと判定し、情報「−１」を示す
とき、Ｌと判定し、情報「０」を示すとき、前データを
反転する。これは、データが「ＨＨ」と連続した場合、
サンプルホールド回路４の出力が１に、データが「Ｌ
Ｌ」と連続した場合、サンプルホールド回路４の出力が
−１に、データが「ＨＬ」または「ＬＨ」となった場
合、サンプルホールド回路４の出力が０になるからであ
る。
説明する。図７において、１は連続位相変調信号が入力
される入力端子、２は入力端子１から供給された連続位
相変調信号をＦＭ復調するＦＭ復調回路、３はＦＭ復調
回路２からの復調信号に基づきクロック信号を再生する
クロック再生回路で、再生されたクロック信号をデータ
の変化点で出力する。４はクロック再生回路３から出力
されたクロック信号に基づきＦＭ復調回路２からの出力
信号をサンプルホールドするサンプルホールド回路、５
はサンプルホールド回路４にホールドされた値が１、
０，−１のいずれに近いかを比較する比較回路で、例え
ば０．５を基準値とする第１比較器と、−０．５を基準
値とする第２比較器とより構成され、第１比較器及び第
２比較器からの出力信号の状態に応じて２ビットの信号
を出力する。６は比較回路５からの出力信号に基づき受
信データを判定する判定回路で、比較回路５の出力が情
報「１」を示すとき、Ｈと判定し、情報「−１」を示す
とき、Ｌと判定し、情報「０」を示すとき、前データを
反転する。これは、データが「ＨＨ」と連続した場合、
サンプルホールド回路４の出力が１に、データが「Ｌ
Ｌ」と連続した場合、サンプルホールド回路４の出力が
−１に、データが「ＨＬ」または「ＬＨ」となった場
合、サンプルホールド回路４の出力が０になるからであ
る。
【０００７】斯様に構成することにより、図６より明ら
かなようにアイの開いた部分にて情報の判定が可能とな
り、情報再生の精度が向上する。
かなようにアイの開いた部分にて情報の判定が可能とな
り、情報再生の精度が向上する。
【０００８】
【発明が解決しようとする課題】上記従来の技術によれ
ば、情報再生の精度を向上させることができるものの、
例えば、ノイズ等によりサンプルホールド回路４の出力
が１からー１に変化した場合、当該ノイズの発生後の出
力データが全て誤ったものとなる問題を有している。
ば、情報再生の精度を向上させることができるものの、
例えば、ノイズ等によりサンプルホールド回路４の出力
が１からー１に変化した場合、当該ノイズの発生後の出
力データが全て誤ったものとなる問題を有している。
【０００９】
【課題を解決するための手段】上記の課題に鑑み、本発
明は、連続位相変調信号を受信する受信手段と、この受
信手段にて受信された信号をＦＭ復調するＦＭ復調手段
と、このＦＭ復調手段からの復調信号に基づきクロック
信号を再生するクロック再生手段と、このクロック再生
手段からのクロック信号の時間間隔の間、前記ＦＭ復調
手段からの出力信号を積分する積分手段と、この積分手
段の積分出力データを前記クロック再生手段からのクロ
ック信号に基づきシフトし、最新のＭ個のデータを保持
するＭ個のシフトレジスタ手段と、このＭ個のシフトレ
ジスタ手段に保持された値に基づき受信データをビタビ
復号するビタビ復号手段とを具備した連続位相変調信号
復調回路であって、前記クロック信号再生手段から出力
されるクロック信号が、受信情報の変化点から半ビット
だけずれて出力され、前記積分手段は、あるデータの時
間的中心より連続する次のデータの時間的中心までを積
分することを特徴とする。
明は、連続位相変調信号を受信する受信手段と、この受
信手段にて受信された信号をＦＭ復調するＦＭ復調手段
と、このＦＭ復調手段からの復調信号に基づきクロック
信号を再生するクロック再生手段と、このクロック再生
手段からのクロック信号の時間間隔の間、前記ＦＭ復調
手段からの出力信号を積分する積分手段と、この積分手
段の積分出力データを前記クロック再生手段からのクロ
ック信号に基づきシフトし、最新のＭ個のデータを保持
するＭ個のシフトレジスタ手段と、このＭ個のシフトレ
ジスタ手段に保持された値に基づき受信データをビタビ
復号するビタビ復号手段とを具備した連続位相変調信号
復調回路であって、前記クロック信号再生手段から出力
されるクロック信号が、受信情報の変化点から半ビット
だけずれて出力され、前記積分手段は、あるデータの時
間的中心より連続する次のデータの時間的中心までを積
分することを特徴とする。
【００１０】
【００１１】
【作用】本発明によれば、受信された連続位相変調信号
をＦＭ復調した後、この復調信号から再生されたクロッ
ク信号に基づきＦＭ復調信号をサンプリング若しくは積
分し、このサンプリング値若しくは積分値をＭ個のシフ
トレジスタに保持する。そして、この保持されたＭ個の
値に基づき受信データをビタビ復号する。
をＦＭ復調した後、この復調信号から再生されたクロッ
ク信号に基づきＦＭ復調信号をサンプリング若しくは積
分し、このサンプリング値若しくは積分値をＭ個のシフ
トレジスタに保持する。そして、この保持されたＭ個の
値に基づき受信データをビタビ復号する。
【００１２】
【実施例】図１は、本発明の一実施例を示す図である。
図１において、１０はアンテナ、１１はアンテナ１０か
らの角度変調信号を受信する受信回路で、例えば受信高
周波信号を増幅する高周波増幅回路と、この高周波増幅
回路からの高周波信号を所定の中間周波信号に周波数変
換する周波数変換回路とを含んでいる。１２は受信回路
１１からの出力信号をＦＭ復調するＦＭ復調回路、１３
はＦＭ復調回路１２の出力信号からクロック信号を再生
するクロック再生回路で、図２に示すごとくＦＭ復調回
路１からの出力信号が供給される端子１４と、この端子
１４からのＦＭ復調信号が印加される位相比較器１５
と、基準クロック発振器１６と、基準クロック信号発振
器１６からの基準クロック信号を位相比較器１５からの
位相比較結果に基づき定まる値（Ｎ−１、Ｎ、Ｎ＋１の
内、いずれかの値）にて分周するとともに、分周出力を
位相比較器１５に供給する分周器１７と、分周器１７の
出力を所定時間（即ち、データの半ビットに相当する時
間）遅延させる遅延回路１８と、再生されたクロック信
号を出力する出力端子１９とより構成されている。２０
はクロック再生回路１３から供給されるクロック信号に
て動作制御され、クロック信号よりも高い周波数を有す
る、高速クロック信号発生回路２１からの高速クロック
信号にてＦＭ復調回路１２の出力を積分する積分回路、
２２はクロック再生回路１３からのクロック信号に基づ
き最新のＭ個の積分回路出力を保持するＭ個のシフトレ
ジスタ、２３はＭ個のシフトレジスタ２２に保持された
積分値に基づきデータをビタビ復号するビタビ復号回路
で、マイクロコンピュータやＤＳＰ（デジタル・シグナ
ル・プロセッサ）にて構成されている。
図１において、１０はアンテナ、１１はアンテナ１０か
らの角度変調信号を受信する受信回路で、例えば受信高
周波信号を増幅する高周波増幅回路と、この高周波増幅
回路からの高周波信号を所定の中間周波信号に周波数変
換する周波数変換回路とを含んでいる。１２は受信回路
１１からの出力信号をＦＭ復調するＦＭ復調回路、１３
はＦＭ復調回路１２の出力信号からクロック信号を再生
するクロック再生回路で、図２に示すごとくＦＭ復調回
路１からの出力信号が供給される端子１４と、この端子
１４からのＦＭ復調信号が印加される位相比較器１５
と、基準クロック発振器１６と、基準クロック信号発振
器１６からの基準クロック信号を位相比較器１５からの
位相比較結果に基づき定まる値（Ｎ−１、Ｎ、Ｎ＋１の
内、いずれかの値）にて分周するとともに、分周出力を
位相比較器１５に供給する分周器１７と、分周器１７の
出力を所定時間（即ち、データの半ビットに相当する時
間）遅延させる遅延回路１８と、再生されたクロック信
号を出力する出力端子１９とより構成されている。２０
はクロック再生回路１３から供給されるクロック信号に
て動作制御され、クロック信号よりも高い周波数を有す
る、高速クロック信号発生回路２１からの高速クロック
信号にてＦＭ復調回路１２の出力を積分する積分回路、
２２はクロック再生回路１３からのクロック信号に基づ
き最新のＭ個の積分回路出力を保持するＭ個のシフトレ
ジスタ、２３はＭ個のシフトレジスタ２２に保持された
積分値に基づきデータをビタビ復号するビタビ復号回路
で、マイクロコンピュータやＤＳＰ（デジタル・シグナ
ル・プロセッサ）にて構成されている。
【００１３】次に、動作について説明する。アンテナ１
０にて受信された高周波信号は、受信回路１１にて所定
の信号（この場合、中間周波信号）に変換された後、Ｆ
Ｍ復調回路１２に供給される。ＦＭ復調回路は、ＦＭ受
信機にて用いられているアナログ型のものやデジタル型
のもののいずれでも採用することができるが、中心周波
数からの周波数偏位に応じた復調信号を出力する。受信
信号がベースバンド信号等による連続位相変調信号の場
合には、ＦＭ復調出力は、帯域制限された２値データと
なる。
０にて受信された高周波信号は、受信回路１１にて所定
の信号（この場合、中間周波信号）に変換された後、Ｆ
Ｍ復調回路１２に供給される。ＦＭ復調回路は、ＦＭ受
信機にて用いられているアナログ型のものやデジタル型
のもののいずれでも採用することができるが、中心周波
数からの周波数偏位に応じた復調信号を出力する。受信
信号がベースバンド信号等による連続位相変調信号の場
合には、ＦＭ復調出力は、帯域制限された２値データと
なる。
【００１４】クロック再生回路１３は、このＦＭ復調出
力をゼロクロス検波等により抽出されたデータの変化点
に関する情報と分周器１７からの分周出力とを位相比較
し、両者の位相関係に基づき分周器１７の分周比を制御
して受信データの変化点に同期したクロック信号を再生
する。そして、このクロック信号は、遅延回路１８にて
データの半ビットに相当する時間だけ遅延させられた
後、出力端子１９より出力される。尚、クロック再生回
路は周知であるので、詳細な動作については説明を割愛
する。
力をゼロクロス検波等により抽出されたデータの変化点
に関する情報と分周器１７からの分周出力とを位相比較
し、両者の位相関係に基づき分周器１７の分周比を制御
して受信データの変化点に同期したクロック信号を再生
する。そして、このクロック信号は、遅延回路１８にて
データの半ビットに相当する時間だけ遅延させられた
後、出力端子１９より出力される。尚、クロック再生回
路は周知であるので、詳細な動作については説明を割愛
する。
【００１５】積分回路２０は、前記高速クロック発生回
路２１からの高速クロック信号に基づき計数動作を行
い、前記クロック再生回路１３からのクロック信号にて
プリセットされる。例えば高速クロック発生回路２１か
らの高速クロック信号を計数する計数器のプリセット値
を計数器の変化範囲の中心値とし、ＦＭ復調回路１２の
出力がＨのとき、高速クロック信号に基づきアップカウ
ント、またＦＭ復調回路１２の出力がＬのとき、高速ク
ロック信号に基づきダウンカウントすることにより、Ｆ
Ｍ復調回路１２の出力を積分することができる。
路２１からの高速クロック信号に基づき計数動作を行
い、前記クロック再生回路１３からのクロック信号にて
プリセットされる。例えば高速クロック発生回路２１か
らの高速クロック信号を計数する計数器のプリセット値
を計数器の変化範囲の中心値とし、ＦＭ復調回路１２の
出力がＨのとき、高速クロック信号に基づきアップカウ
ント、またＦＭ復調回路１２の出力がＬのとき、高速ク
ロック信号に基づきダウンカウントすることにより、Ｆ
Ｍ復調回路１２の出力を積分することができる。
【００１６】斯る積分出力は、クロック再生回路１３か
らのクロック信号に応じてシフトレジスタ２２に順次保
持されるとともに、シフトレジスタ２２はクロック信号
に応じて順次保持値をシフトされるので、Ｍ個のシフト
レジスタ２２には最新の積分値が保持されることにな
る。
らのクロック信号に応じてシフトレジスタ２２に順次保
持されるとともに、シフトレジスタ２２はクロック信号
に応じて順次保持値をシフトされるので、Ｍ個のシフト
レジスタ２２には最新の積分値が保持されることにな
る。
【００１７】ビタビ復号回路２３は、上記Ｍ個の積分値
に基づき受信データを復号するが、斯るビタビ復号動作
について、以下に説明する。
に基づき受信データを復号するが、斯るビタビ復号動作
について、以下に説明する。
【００１８】まず、ＦＭ復調回路１２の出力は、「Ｌ
Ｌ」、「ＬＨ」、「ＨＬ」及び「ＨＨ」の４つの状態に
分類することが出来、これらの状態遷移を図３に示す。
Ｌ」、「ＬＨ」、「ＨＬ」及び「ＨＨ」の４つの状態に
分類することが出来、これらの状態遷移を図３に示す。
【００１９】今、データが、”ＨＨＬＬＨＨ”であった
とすると、ＦＭ復調回路１２からの出力は、”１、０、
−１、０、１”となる。これがノイズにより”１、０.
６、−１、０、１”と誤ったと仮定する。
とすると、ＦＭ復調回路１２からの出力は、”１、０、
−１、０、１”となる。これがノイズにより”１、０.
６、−１、０、１”と誤ったと仮定する。
【００２０】時刻ｉ0からｉ1への遷移において、ＬＬか
らはＬＬとＬＨの２つの状態に遷移する（図４のトリレ
ス線図参照）。ＬＬからＬＬへ遷移した場合、図３から
分かるように出力は本来−１となるはずであるが、実際
のデータは１であるため、その差は２となり、枝に２と
記載する。この値を枝メトリック（誤り度合いを示す
値）という。また、ＬＬからＬＨへ遷移した場合には、
本来０であるのに対し、１となるため、枝メトリックは
１となる。
らはＬＬとＬＨの２つの状態に遷移する（図４のトリレ
ス線図参照）。ＬＬからＬＬへ遷移した場合、図３から
分かるように出力は本来−１となるはずであるが、実際
のデータは１であるため、その差は２となり、枝に２と
記載する。この値を枝メトリック（誤り度合いを示す
値）という。また、ＬＬからＬＨへ遷移した場合には、
本来０であるのに対し、１となるため、枝メトリックは
１となる。
【００２１】次に、時刻ｉ2では、ＬＬには時刻ｉ1のＬ
ＬとＨＬからの状態遷移があり、状態遷移図（図３）を
参考にして各枝メトリックを求めると、１.６となる。
ここで、時刻ｉ2までのメトリックを求めると、３.６と
２.６になり、値の小さい方を選択すると、状態メトリ
ックは２.６（即ち、ＨＬからＬＬへの遷移状態）とな
る。
ＬとＨＬからの状態遷移があり、状態遷移図（図３）を
参考にして各枝メトリックを求めると、１.６となる。
ここで、時刻ｉ2までのメトリックを求めると、３.６と
２.６になり、値の小さい方を選択すると、状態メトリ
ックは２.６（即ち、ＨＬからＬＬへの遷移状態）とな
る。
【００２２】以下同様にして枝の選択とメトリックの計
算を順次行うと、各枝のメトリックは図４の如くなり、
最終状態におけるメトリックが最小となるのはＨＨであ
るから、この状態に接続される状態の遷移は、図４に実
線で示した如くＨＨ→ＨＬ→ＬＬ→ＬＨ→ＨＨとなり、
元のデータ”ＨＨＬＬＨＨ”が復号される。
算を順次行うと、各枝のメトリックは図４の如くなり、
最終状態におけるメトリックが最小となるのはＨＨであ
るから、この状態に接続される状態の遷移は、図４に実
線で示した如くＨＨ→ＨＬ→ＬＬ→ＬＨ→ＨＨとなり、
元のデータ”ＨＨＬＬＨＨ”が復号される。
【００２３】尚、再生データとしては、ビタビ復号され
たデータのＮ番目の情報が出力される。例えば、ビタビ
復号されたデータが６ビットとし、その４番目のビット
が出力データとして導出される。
たデータのＮ番目の情報が出力される。例えば、ビタビ
復号されたデータが６ビットとし、その４番目のビット
が出力データとして導出される。
【００２４】図５は参考例を示す図で、図１と比較して
ＦＭ復調回路１２の出力をクロック再生回路１３からの
再生クロック信号にてサンプリング・ホールドする点で
相違する。
ＦＭ復調回路１２の出力をクロック再生回路１３からの
再生クロック信号にてサンプリング・ホールドする点で
相違する。
【００２５】この時、クロック再生回路１３’は、図２
に示したクロック再生回路１３の遅延回路１８を除く回
路にて構成され、データの変化点でクロック信号を出力
するようになされている。
に示したクロック再生回路１３の遅延回路１８を除く回
路にて構成され、データの変化点でクロック信号を出力
するようになされている。
【００２６】従って、サンプルホールド回路２４にサン
プリング・ホールドされる値は、前記クロックタイミン
グにおけるＦＭ復調出力となる。また、この場合、当該
サンプリングされた値をアナログ／デジタル変換回路２
５にてデジタル信号に変換した後、シフトレジスタ２２
に供給される。
プリング・ホールドされる値は、前記クロックタイミン
グにおけるＦＭ復調出力となる。また、この場合、当該
サンプリングされた値をアナログ／デジタル変換回路２
５にてデジタル信号に変換した後、シフトレジスタ２２
に供給される。
【００２７】尚、本発明は上述した実施例に限定される
ものではなく、例えばＦＭ復調回路からの出力をデジタ
ル信号に変換した後、クロック再生回路やサンプルホー
ルド回路または積分回路に供給したり、積分回路として
リーク積分回路を用いたりする等、種々変更することが
できる。また、ビタビ復号は、ソフトウェアにて実現さ
れる。
ものではなく、例えばＦＭ復調回路からの出力をデジタ
ル信号に変換した後、クロック再生回路やサンプルホー
ルド回路または積分回路に供給したり、積分回路として
リーク積分回路を用いたりする等、種々変更することが
できる。また、ビタビ復号は、ソフトウェアにて実現さ
れる。
【００２８】
【発明の効果】本発明によれば、受信された連続位相変
調信号をＦＭ復調した後、この復調信号から再生された
クロック信号に基づきＦＭ復調信号をサンプリング若し
くは積分し、このサンプリング値若しくは積分値をＭ個
のシフトレジスタに保持するとともに、この保持された
Ｍ個の値に基づき受信データをビタビ復号するようにし
たので、従来の方法に比較してノイズの影響を軽減出
来、受信データの復号精度を向上させることが出来る。
調信号をＦＭ復調した後、この復調信号から再生された
クロック信号に基づきＦＭ復調信号をサンプリング若し
くは積分し、このサンプリング値若しくは積分値をＭ個
のシフトレジスタに保持するとともに、この保持された
Ｍ個の値に基づき受信データをビタビ復号するようにし
たので、従来の方法に比較してノイズの影響を軽減出
来、受信データの復号精度を向上させることが出来る。
【図１】本発明の一実施例を示すブロック図である。
【図２】クロック再生回路の一例を示す図である。
【図３】状態遷移を示す図である。
【図４】状態遷移図を時系列に展開したトリレス線図を
示す図である。
示す図である。
【図５】参考例を示す図である。
【図６】アイパターンを示す図である。
【図７】従来例を示す図である。
１０ アンテナ １１ 受信回路 １２ ＦＭ復調回路 １３ クロック再生回路 １５ 位相比較回路 １６ 基準クロック信号発生回路 １７ 分周器 １８ 遅延回路 ２０ 積分回路 ２１ 高速クロック信号発生回路 ２２ シフトレジスタ ２３ ビタビ復号回路 ２４ サンプルホールド回路 ２５ アナログ／デジタル変換回路
Claims (1)
- 【請求項１】 連続位相変調信号を受信する受信手段
と、この受信手段にて受信された信号をＦＭ復調するＦ
Ｍ復調手段と、このＦＭ復調手段からの復調信号に基づ
きクロック信号を再生するクロック再生手段と、このク
ロック再生手段からのクロック信号の時間間隔の間、前
記ＦＭ復調手段からの出力信号を積分する積分手段と、
この積分手段の積分出力データを前記クロック再生手段
からのクロック信号に基づきシフトし、最新のＭ個のデ
ータを保持するＭ個のシフトレジスタ手段と、このＭ個
のシフトレジスタ手段に保持された値に基づき受信デー
タをビタビ復号するビタビ復号手段とを具備した連続位
相変調信号復調回路であって、 前記クロック信号再生手段から出力されるクロック信号
が、受信情報の変化点から半ビットだけずれて出力さ
れ、前記積分手段は、あるデータの時間的中心より連続
する次のデータの時間的中心までを積分する ことを特徴
とする連続位相変調信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04509891A JP3167341B2 (ja) | 1991-03-11 | 1991-03-11 | 連続位相変調信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04509891A JP3167341B2 (ja) | 1991-03-11 | 1991-03-11 | 連続位相変調信号復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04281647A JPH04281647A (ja) | 1992-10-07 |
| JP3167341B2 true JP3167341B2 (ja) | 2001-05-21 |
Family
ID=12709827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04509891A Expired - Fee Related JP3167341B2 (ja) | 1991-03-11 | 1991-03-11 | 連続位相変調信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3167341B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665356B1 (en) * | 1999-06-10 | 2003-12-16 | Agere Systems Inc. | Sample timing control for demodulation of phase-modulated signals |
| JP4053854B2 (ja) | 2002-09-12 | 2008-02-27 | 株式会社東芝 | 復調回路、光ディスク装置及び半導体集積回路 |
-
1991
- 1991-03-11 JP JP04509891A patent/JP3167341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04281647A (ja) | 1992-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62222745A (ja) | 復調装置 | |
| JPH0369238A (ja) | 復調データ識別判定装置 | |
| US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
| JP3108364B2 (ja) | データ復調装置 | |
| JP3244428B2 (ja) | データ復調装置 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| US5784416A (en) | Method and apparatus for detection of a communication signal | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP2001177587A (ja) | ディジタル変復調の同期方式 | |
| JP2983381B2 (ja) | クロック再生のための制御信号作成回路 | |
| JP3561595B2 (ja) | Ｒｄｓ受信装置 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP3668617B2 (ja) | デジタルオーディオインターフェース信号復調回路 | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| JP3339093B2 (ja) | クロック再生回路及び多値ｑａｍ復調器 | |
| JPS6159579B2 (ja) | ||
| JPH0787147A (ja) | 復調装置 | |
| JPH0548664A (ja) | 軟判定誤り訂正回路付遅延検波回路 | |
| JPH043552A (ja) | Ｇｍｓｋ変調波の符号識別再生装置 | |
| JP2689922B2 (ja) | 復調装置 | |
| JP3245879B2 (ja) | ディジタル復調器 | |
| JPH08307473A (ja) | π／４シフトＱＰＳＫ復調用クロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |