JPH08307473A - π/4シフトQPSK復調用クロック再生回路 - Google Patents

π/4シフトQPSK復調用クロック再生回路

Info

Publication number
JPH08307473A
JPH08307473A JP7113272A JP11327295A JPH08307473A JP H08307473 A JPH08307473 A JP H08307473A JP 7113272 A JP7113272 A JP 7113272A JP 11327295 A JP11327295 A JP 11327295A JP H08307473 A JPH08307473 A JP H08307473A
Authority
JP
Japan
Prior art keywords
timing
value
phase error
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7113272A
Other languages
English (en)
Inventor
Masayoshi Yoneda
誠良 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7113272A priority Critical patent/JPH08307473A/ja
Publication of JPH08307473A publication Critical patent/JPH08307473A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 π/4シフトQPSK変調に用いられるデジ
タル復調器におけるクロック再生処理において、引き込
み時間及びジッタの面で十分な性能を確保しつつ演算量
を大幅に削減し、またサンプリング速度もデータレート
の制約を受けないようにすること。 【構成】 タイミング識別回路31はπ/4シフトQP
SK変調波の検波後の実虚アイパターンのそれぞれに対
してπ/4逆シフト前の再生データが、{±1 OR
0}をとるタイミングかどうかを判断する。符号判定回
路32はその判断タイミングにおいて、再生値(推定
値)が“0”と推定されるデータ側の再生値の前後の値
が異符号かどうかを判定する。この判定結果に基づいて
位相誤差方向判定回路33は位相誤差方向を決定する。
そして、この位相誤差方向に応じて位相誤差補正回路3
4は内挿フィルタ制御値を生成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、π/4シフトQPSK
位相変調方式に用いられるデジタル復調器に関し、特
に、デジタル復調器用クロック再生回路に関する。
【0002】
【従来の技術】π/4シフトQPSK変調方式では、図
4(a)及び(b)に示すように、QPSK変調方式の
ように、複素面上の信号点推移において、信号点が原点
を通過しないため、振幅変動が少なく、完全な線形増幅
ではなくても、帯域制限により狭帯域化することができ
る。このため、限られた帯域内で多くのチャネルを収容
する必要がある移動体通信等で近年盛んに利用されてい
る。
【0003】従来、π/4シフトQPSK変調方式に用
いられる復調器においてクロック再生処理を行う際に
は、受信されたランダム信号を波形整形した後、非線形
(2乗)操作により抽出したクロック成分に対してDF
T(Discrete Fourier Transf
orm)処理を行っている(図5)。
【0004】図5を参照して、この種のデジタル復調器
について概説する。π/4シフトQPSK変調波を準同
期検波して得られた準同期検波新語信号がA/D変換器
で高速オーバーサンプリング(シンボルレートの数倍
[基本的に整数倍])され、サンプル値系列として出力
される。このサンプル値系列に対して、復調器が有する
クロック周波数で1ポイント離散フーリエ変換を行い、
その結果、得られた実虚値からarctan(アークタ
ンジェント)を求める。さらに、この結果に応じて位相
差を求めて、補正処理を行う。
【0005】このようなデジタル復調器による処理を演
算式を示すと、例えば、下記数1に示すことができる。
下記数1で示す演算では、▽(nTs)を求めて、この
誤差分の補正処理を行う。
【0006】
【数1】 一方、BPSK及びQPSKを代表とする位相変調方式
に用いられる復調器用クロック再生回路として所謂ゼロ
クロス法を用いたものが知られている(図6、なお、図
6はQPSK変調方式に用いられる復調器用クロック再
生回路に関する図である)。
【0007】図6及び図7を参照して、QPSK変調波
を準同期検波した後、A/D変調器により、オーバーサ
ンプリング(シンボルレートの2〜数倍)を行う。この
サンプル値系列を用いて、内挿演算を行い、アイ開口部
の値を再生データとして求める(図8(a))。この
際、正しくアイ開口部のタイミングを得るため、連続す
る再生データの値が異符号となるタイミングにおいて、
再生データと再生データとの中点も内挿演算により求め
る。再生データを得るタイミングが正確にアイ開口部で
ある際、前後の再生データが異符号であると、内挿演算
により求められた中点の値はゼロとなる(図8
(b))。
【0008】アイ開口部からずれたタイミングで再生デ
ータを求めれている場合には、中点の値はゼロとはなら
ない(図8(c)及び(d))。この場合、中点の前後
の再生データの符号と求めた中点の値の符号とにより、
再生タイミングの「進み」、「遅れ」を判断して制御を
行う。ゼロクロス法においては、位相のずれの値を具体
的に求めずに、「進み」及び「遅れ」を判断し、微少量
ずつ位相のずれを補正する。
【0009】
【発明が解決しようとする課題】ところで、π/4シフ
トQPSK変調方式に用いられる復調器用クロック再生
回路では、抽出したクロック成分にDFT(Discr
ete FourierTransform)処理を施
す方式が、主に採用されている(以下単にDFT方式と
呼ぶ)。DFT方式をゼロクロス法と比較した場合、D
FT方式では所定量以上のサンプル値が必要となる。こ
の結果、DFT方式を採用した場合、演算量及びメモリ
規模が大きなものとなってしまう。
【0010】さらにDFT方式を採用した場合、伝送シ
ンボルレートに対するサンプル数が数個(一般的には4
サンプル/シンボルを採用)必要となる。このため、例
えば図9に示す衛星搭載の再生中継器等で採用されてい
る方式である「一括分波/個別復調器」構成の場合(つ
まり、サンプル数(サンプリング速度)が原則として隣
接チャネル信号とのチャネル間隔により決まってくるよ
うな場合)には、狭帯域伝送の際、十分なサンプル数
(サンプリング速度)が期待できず(一般に2〜3サン
プル/シンボル。また整数倍とは限らない)、このDF
T方式を採用することが難しいという問題点がある。
【0011】一方、ゼロクロス法においては、BPSK
又はQPSK等の位相変調方式に採用した場合には、実
現が容易でかつ十分な性能を発揮する。このゼロクロス
法をπ/4シフトQPSK変調方式へ適用した際には、
その復調アイパターンは図10に示すパターンとなる。
いま、レベルを正規化して考えると、図10に示すタイ
ミングにおいて、±1OR(及び/又は)0、もしく
は、±1/√2なる値をとる。図6に示すQPSK変調
の場合の復調アイパターンでは、データタイミングが正
確にアイ開口部であれば、正から負(負から正)に変化
するデータタイミングの中点はゼロとなる。
【0012】ところが、図6からも容易に理解できるよ
うに、π/4シフトQPSKでは正から負(負から正)
にデータが変化する場合でも、中点はゼロではない。+
1から−1/√2(−1から+1/√2)もしくは+1
/√2から−1(−1/√2から+1)の変化であるた
め、中点でゼロクロスしない。よって、正から負(負か
ら正)にデータが変化する際、その中点がゼロに近づく
制御(補正)を行うと、データがランダムであれば、ゼ
ロクロス点からのずれの方向が均衡するものの、非常に
ジッタ成分の多い再生クロックとなってしまい、さら
に、BER(誤り率)の劣化をもたらすという問題点が
ある。
【0013】本発明の目的は演算量及びメモリ規模が小
さくて済み、しかもジッタ成分が少なく再生クロックを
BER(誤り率)の劣化をもたらすことなく再生するこ
とのできるπ/4シフトQPSK復調クロック再生回路
を提供することにある。
【0014】
【課題を解決するための手段】本発明によれば、内挿フ
ィルタを有し再生クロックに応じてπ/4シフトQPS
K変調波を再生データに復調するデジタル復調器に用い
られるクロック再生回路であって、前記内挿フィルタの
実データ出力及び虚データ出力を有するデータ出力を受
け該実データ出力及び該虚データ出力のいずれかが{±
1 OR(及び/又は)0}となるタイミングであるか
否かを判断して前記実データ出力及び前記虚データ出力
のいずれかが{±1 OR(及び/又は)0}である際
タイミング信号を送出するタイミング識別回路と、前記
タイミング信号で示されるタイミングで前記データ出力
が“0”と推定される際、該推定値の前後の値が異符号
かどうか判定して判定信号を生成する符号判定回路と、
前記判定信号に応じて位相誤差方向を判定して位相誤差
方向を示す位相誤差方向信号を生成する位相誤差方向判
定回路と、前記位相誤差方向信号に応じて前記内挿フィ
ルタを制御する位相誤差補正回路とを有することを特徴
とするπ/4シフトQPSK復調用クロック再生回路が
得られる。
【0015】
【実施例】以下本発明について実施例によって説明す
る。
【0016】図1を参照して、入力端子11には、IF
入力信号12が入力される。このIF入力信号12は、
受信部低雑音増幅器・周波数変換器13により準同期検
波され、ベースバンド信号14に変換される。このベー
スバンド信号はA/D変換器15によってデジタル実虚
信号16に変換される。
【0017】A/D変換器15におけるサンプリング速
度は、サンプリング定理を満足する値以上であれば
((π/4シフト)QPSKの場合、実虚データに対
し、データシンボルレート以上)、任意のサンプリング
レートでよく、またデータシンボルレートの整数倍にな
っていなくてもよい。このため、「一括分波/個別復調
器」の構成のような場合(サンプル数(サンプリング速
度)が、原則として隣接チャネル信号とのチャネル間隔
により決まってくるような場合)でも、適用は容易であ
る。
【0018】デジタル実虚信号16は、搬送波補正乗算
器17によってキャリア同期補正が行われ、時間遅延特
性が可変な内挿フィルタ21で内挿演算(レート変換演
算)が施される。この際、内挿により求めるポイント
が、アイパターンの正しいポイントとなるように、クロ
ック再生回路30による情報に応じて補正制御が行われ
る。
【0019】内挿フィルタ21によって内挿されたデー
タ22は、π/4逆シフタ23によって逆シフトされ、
4相データに戻されて、再生データ24となる。
【0020】図2も参照して、クロック再生回路30で
は、まず、内挿フィルタ21により内挿されたデータ2
2を用いて、実虚どちらのデータが、{±1 OR
0}のタイミング近傍か、{±1/√2}のタイミング
近傍かをタイミング識別回路31にて判断する。π/4
シフトQPSKの場合、{±1 OR 0}のタイミン
グと、{±1/√2}のタイミングは、実部虚部それぞ
れにおいて交互に繰り返され、また、実部が{±1 O
R 0}のタイミングであるとき、虚部は{±1/√
2}のタイミングである。逆に、実部が{±1/√2}
のタイミングであるとき、虚部は{±1 OR 0}の
タイミングである(図10参照)。このため、上述のタ
イミング識別際には、データ22がクロック位相のずれ
が大きい位置に内挿演算されたポイントであったとして
も、所定量のデータ量を用いれば、容易に識別すること
ができる。
【0021】いま、実部が{±1 OR 0}のタイミ
ングであると判断されている場合を考える(図10に於
けるタイミングB)。このとき、内挿演算した値が“±
1”と推定される場合には、処理を行わない(次のサイ
クルを待つ)。
【0022】内挿演算した値が“0”と推定される場合
には、これ(推定値)をP(nTb)とする。このと
き、P((n±1)Tb)[但し、Tbはシンボルレー
ト、nは整数]は、{±1/√2}のどちらかの値をと
る。符号判定回路32において、P((n−1)Tb)
*P((n+1)Tb)の演算を行い、P((n−1)
Tb)とP((n+1)Tb)が異符号かどうかの判断
を行う。
【0023】同符号(もしくは値がゼロ)の場合には、
今回のクロック位相誤差検出処理は中断し、内挿タイミ
ングを前回と同じタイミングで行い、データ22を求め
る。
【0024】一方、異符号である場合、P(nTb)
は、P((n−1)Tb)とP((n+1)Tb)の中
点であり、かつ、内挿タイミングが正しければ、P(n
Tb)の値は、約0である。
【0025】P(nTb)がゼロと推定され、P((n
−1)Tb)とP((n+1)Tb)が異符号の場合の
状態を図3に示す。ここでは、2通りの場合が考えられ
る。図3(a)を例にすると、P(nTb)が、負の値
の時、内挿タイミングは遅い(再生クロック位相が進ん
でいる)と判断できる。逆に、P(nTb)が、正の値
のとき、内挿タイミングは早い(再生クロック位相が遅
れている)と判断できる。なお、図3(b)の状態につ
いても同様に考えることができる。つまり、位相誤差方
向判定回路33は、下記数2がなり立つとき内挿タイミ
ングを早め、下記数3が成り立つとき内挿タイミングを
遅らせる処理を行うと判断する。
【0026】
【数2】
【0027】
【数3】 位相誤差補正回路34では内挿フィルタ制御値35を求
める。この内挿フィルタ制御値35に応じて内挿タイミ
ングを遅らせたり、進めたりする操作が行われる。内挿
フィルタ21を制御する際には、内挿フィルタを時間遅
延特性が可変なレート変換フィルタで構成し、この時間
遅延量を制御すればよい。
【0028】
【発明の効果】以上説明したように、本発明ではπ/4
シフトQPSK変調方式に用いられる復調器におけるク
ロック再生処理を行う際、ゼロクロス点を内挿演算によ
り求める処理を行う必要がないため、大幅に少ない演算
量で再生クロックを生成することができる。さらに、フ
リーエ変換を用いた場合に比べて演算量が格段に少なく
て済み、フーリエ変換による方式のように、サンプリン
グ速度が高速かつデータレートの整数倍という制約なく
クロック再生を行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明によるπ/4シフトQPSK復調クロッ
ク再生回路の一実施例を説明するためのブロック図であ
る。
【図2】図1に示すクロック再生回路の動作を説明する
ためのフローチャートである。
【図3】図1に示す位相誤差方向判定回路の動作を説明
するための図である。
【図4】複素平面上の信号点推移を表す図である。
【図5】DFTの原理が適用された従来のクロック再生
方式を説明するためのブロック図である。
【図6】ゼロクロス法を用いた従来のクロック再生方式
を説明するためのブロック図である。
【図7】タイミング誤差検出を説明するためのフローチ
ャートである。
【図8】タイミング誤差を説明するための図である。
【図9】一括分波/個別復調方式によるグループ復調器
を示すブロック図である。
【図10】π/4シフトQPSKアイパターンを示す図
である。
【符号の説明】
11 入力端子 12 IF入力信号 13 受信部低雑音増幅器・周波数変換器 14 ベースバンド信号 15 A/D変換器 16 デジタル実虚信号 17 搬送波補正乗算器 21 内挿フィルタ 22 内挿されたデータ 23 π/4逆シフタ 24 再生データ 30 クロック再生回路 31 タイミング識別回路 32 符号判定回路 33 位相誤差方向判定回路 34 位相誤差補正回路 35 内挿フィルタ制御値
【手続補正書】
【提出日】平成7年8月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】図5を参照して、この種のデジタル復調器
について概説する。π/4シフトQPSK変調波を準同
期検波して得られた準同期検波信号がA/D変換器で高
速オーバーサンプリング(シンボルレートの数倍[基本
的に整数倍])され、サンプル値系列として出力され
る。このサンプル値系列に対して、復調器が有するクロ
ック周波数で離散フーリエ変換を行い、その結果得られ
た実虚値からarctan(アークタンジェント)を求
める。さらに、この結果に応じて位相差を求めて、補正
処理を行う。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】図6及び図7を参照して、QPSK変調波
を準同期検波した後、A/D変換器により、オーバーサ
ンプリング(シンボルレートの1倍以上)を行う。この
サンプル値系列を用いて、内挿演算を行い、アイ開口部
の値を再生データとして求める(図8(a))。この
際、正しくアイ開口部のタイミングを得るため、連続す
る再生データの値が異符号となるタイミングにおいて、
再生データと再生データとの中点も内挿演算により求め
る。再生データを得るタイミングが正確にアイ開口部で
ある際、前後の再生データが異符号であると、内挿演算
により求められた中点の値はゼロとなる(図8
(b))。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】
【発明が解決しようとする課題】ところで、π/4シフ
トQPSK変調方式に用いられる復調器用クロック再生
回路では、抽出したクロック成分にDFT(Discr
ete FourierTransform)処理を施
す方式が、主に採用されている(以下単にDFT方式と
呼ぶ)。DFT方式をゼロクロス法と比較した場合、D
FT方式では判定に数十サンプルデータ以上必要となる
(ゼロクロス法では数サンプルを用いて判定)。さら
に、arctanの値を求めるため、ROMテーブル等
を用意する必要がある。この結果、DFT方式を採用し
た場合、演算量及びメモリ規模が大きなものとなってし
まう。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】変更
【補正内容】
【0010】さらにDFT方式を採用した場合、伝送シ
ンボルレートに対するサンプル数が数個(一般的には8
サンプル/シンボルを採用)必要となる。このため、例
えば、図9に示す衛星搭載の再生中継器等で採用されて
いる方式である「一括分波/個別復調器」構成の場合
(つまり、サンプル数(サンプリング速度)が原則とし
て隣接チャネル信号とのチャネル間隔により決まってく
るような場合)には、狭帯域伝送の際、十分なサンプル
数(サンプリング速度)が期待できず(一般に2〜3サ
ンプル/シンボル。また整数とは限らない)、このDF
T方式を採用することが難しいという問題点がある。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】ところが、図6からも容易に理解できるよ
うに、π/4シフトQPSKでは正から負(負から正)
にデータが変化する場合でも、中点はゼロではない。+
1から−1/√2(−1から+1/√2)もしくは+1
/√2から−1(−1/√2から+1)の変化であるた
め、中点でゼロクロスしない。よって、正から負(負か
ら正)にデータが変化する際、その中点がゼロに近づく
制御(補正)を行うと、データがランダムであれば、ゼ
ロクロス点からのずれの方向が均衡することが期待でき
るものの、非常にジッタ成分の多い再生クロックとなっ
てしまい、さらに、BER(誤り率)の劣化をもたらす
という問題点がある。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】
【課題を解決するための手段】本発明によれば、内挿フ
ィルタを有し再生クロックに応じてπ/4シフトQPS
K変調波を再生データに復調するデジタル復調器に用い
られるクロック再生回路であって、前記内挿フィルタの
実データ出力及び虚データ出力を有するデータ出力を受
け該実データ出力及び該虚データ出力が{±1 OR
(及び/又は)0}となるタイミングであるか否かを判
断してタイミング信号を送出するタイミング識別回路
と、前記タイミング信号で示されるタイミングで前記実
虚データ出力のうち“0”と推定される出力側の推定値
の前後の値が異符号かどうか判定して判定信号を生成す
る符号判定回路と、該判定信号に応じて位相誤差方向を
判定して位相誤差方向を示す位相誤差方向信号を生成す
る位相誤差方向判定回路と、前記位相誤差方向信号に応
じて前記内挿フィルタを制御する位相誤差補正回路とを
有することを特徴とするπ/4シフトQPSK復調用ク
ロック再生回路が得られる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】図2も参照して、クロック再生回路30で
は、まず、内挿フィルタ21により内挿されたデータ2
2を用いて、実虚データが、{±1 OR 0}のタイ
ミング近傍か、{±1/√2}のタイミング近傍かをタ
イミング識別回路31にて判断する。π/4シフトQP
SKの場合、{±1 OR 0}のタイミングと、{±
1/√2}のタイミングは、実部虚部それぞれにおいて
交互に繰り返される。実部が{±1 OR 0}のタイ
ミングであるとき、虚部は{±1 OR 0}のタイミ
ングに、逆に、実部が{±1/√2}のタイミングであ
るとき、虚部は{±1/√2}のタイミングとなるよう
に制御を行う(図10参照)。このため、上述のタイミ
ング識別の際には、データ22がクロック位相のずれが
大きい位置に内挿演算されたポイントであったとして
も、所定量のデータ量を用いれば、容易に識別すること
ができる。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】いま、{±1 OR 0}のタイミングで
あると判断されている場合を考える(図10に於けるタ
イミングB)。{±1/√2}のタイミングであると推
定される場合には、処理を行わない(図10に於けるタ
イミングA。次のサイクルを待つ)。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0022
【補正方法】変更
【補正内容】
【0022】内挿演算により求めた出力値に於いて実デ
ータ側(Pとする)が“0”と推定される場合には、こ
れ(推定値)をP(nTb)とする。このとき、P
((n±1)Tb)[但し、Tbはシンボルレート、n
は整数]は、{±1/2}のどちらかの値をとる。符号
判定回路32において、P((n−1)Tb)*P
((n+1)Tb)の演算を行い、P((n−1)T
b)とP((n+1)Tb)が異符号かどうかの判断を
行う。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0027
【補正方法】変更
【補正内容】
【0027】
【数3】 P((n−1)Tb)*P((n+1)Tb)<0 かつ P((n−1)Tb)*P(nTb)>0 位相誤差補正回路34では内挿フィルタ制御値35を求
める。この内挿フィルタ制御値35に応じて内挿タイミ
ングを遅らせたり、進めたりする操作が行われる。内挿
フィルタ21を制御する際には、内挿フィルタ21を時
間遅延特性が可変なレート変換フィルタで構成し、この
時間遅延量を制御すればよい。なお、実データ(P)が
ゼロと推定される値をとる場合について説明したが、虚
データ(Q)がゼロと推定される値をとる場合について
も同様の処理を行えばよい。実データ、虚データは、必
ず、1シンボルおきに、一方はゼロ、もう一方(他方)
は±1の値をとるため、1シンボルおきに制御を行える
可能性がある。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】
【発明の効果】以上説明したように、本発明ではπ/4
シフトQPSK変調方式に用いられる復調器におけるク
ロック再生処理を行う際、ゼロクロス点を内挿演算によ
り求める処理を行う必要がないため、大幅に少ない演算
量で再生クロックを生成することができる。さらに、フ
ーリエ変換を用いた場合に比べて演算量が格段に少なく
て済み、フーリエ変換による方式のように、サンプリン
グ速度が高速かつデータレートの整数倍という制約なく
クロック再生を行うことができるという効果がある。
【手続補正13】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
【手続補正14】
【補正対象書類名】図面
【補正対象項目名】図10
【補正方法】変更
【補正内容】
【図10】

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 内挿フィルタを有し再生クロックに応じ
    てπ/4シフトQPSK変調波を再生データに復調する
    デジタル復調器に用いられるクロック再生回路であっ
    て、前記内挿フィルタの実データ出力及び虚データ出力
    を有するデータ出力を受け該実データ出力及び該虚デー
    タ出力のいずれかが{±1 OR(及び/又は)0}と
    なるタイミングであるか否かを判断して前記実データ出
    力及び前記虚データ出力のいずれかが{±1 OR(及
    び/又は)0}である際タイミング信号を送出するタイ
    ミング識別回路と、前記タイミング信号で示されるタイ
    ミングで前記データ出力が“0”と推定される際、該推
    定値の前後の値が異符号かどうか判定して判定信号を生
    成する符号判定回路と、前記判定信号に応じて位相誤差
    方向を判定して位相誤差方向を示す位相誤差方向信号を
    生成する位相誤差方向判定回路と、前記位相誤差方向信
    号に応じて前記内挿フィルタを制御する位相誤差補正回
    路とを有することを特徴とするπ/4シフトQPSK復
    調用クロック再生回路。
  2. 【請求項2】 請求項1に記載されたπ/4シフトQP
    SK復調用クロック再生回路において、前記推定値の前
    の値を第1の値とし、前記推定値の後の値を第2の値と
    した際、前記位相誤差方向判定回路は、前記判定信号が
    異符号を示している際には、前記第1の値×前記推定値
    <0であるとき内挿タイミングを早めると判断し、前記
    第1の値×前記推定値>0であるとき内挿タイミングを
    送らせると判断するようにしたことを特徴とするπ/4
    シフトQPSK復調用クロック再生回路。
  3. 【請求項3】 請求項2に記載されたπ/4シフトQP
    SK復調用クロック再生回路において、前記内挿フィル
    タは時間遅延特性が可変のレート変換フィルタで構成さ
    れていることを特徴とするπ/4シフトQPSK復調用
    クロック再生回路。
JP7113272A 1995-05-11 1995-05-11 π/4シフトQPSK復調用クロック再生回路 Pending JPH08307473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7113272A JPH08307473A (ja) 1995-05-11 1995-05-11 π/4シフトQPSK復調用クロック再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7113272A JPH08307473A (ja) 1995-05-11 1995-05-11 π/4シフトQPSK復調用クロック再生回路

Publications (1)

Publication Number Publication Date
JPH08307473A true JPH08307473A (ja) 1996-11-22

Family

ID=14607974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7113272A Pending JPH08307473A (ja) 1995-05-11 1995-05-11 π/4シフトQPSK復調用クロック再生回路

Country Status (1)

Country Link
JP (1) JPH08307473A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459113B1 (ko) * 1997-12-31 2005-09-30 엘지전자 주식회사 큐피에스케이 복조기의 심볼 타이밍 복원장치
WO2011105103A1 (ja) * 2010-02-26 2011-09-01 株式会社日立国際電気 送信機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459113B1 (ko) * 1997-12-31 2005-09-30 엘지전자 주식회사 큐피에스케이 복조기의 심볼 타이밍 복원장치
WO2011105103A1 (ja) * 2010-02-26 2011-09-01 株式会社日立国際電気 送信機
JP5299829B2 (ja) * 2010-02-26 2013-09-25 株式会社日立国際電気 送信機
US8605813B2 (en) 2010-02-26 2013-12-10 Hitachi Kokusai Electric Inc. Transmitter

Similar Documents

Publication Publication Date Title
US5588027A (en) Digital demodulating method and circuit for use in a time-division multiple access channel
US4899367A (en) Multi-level quadrature amplitude modulator system with fading compensation means
JPH021675A (ja) オフセットqpsk方式用の搬送波再生回路
EP0692895B1 (en) Demodulator using differential detection
JPH08307473A (ja) π/4シフトQPSK復調用クロック再生回路
JPH06232930A (ja) クロック再生回路
JP2506748B2 (ja) デイジタル信号伝送方法
JP3167341B2 (ja) 連続位相変調信号復調回路
JP2795761B2 (ja) Msk信号復調回路
EP0215166A2 (en) Digital communication system
JP2696948B2 (ja) 搬送波再生回路
JPH05335893A (ja) 等化方法及び装置
JPS6342991B2 (ja)
JP3024548B2 (ja) 位相変調方法および位相変調装置
JP2506747B2 (ja) デイジタル信号伝送方法
JPH08186606A (ja) 受信装置
JPH06350660A (ja) 復調装置
JPS6159579B2 (ja)
WO2000039976A1 (fr) Recepteur diversite sans erreur de decodage et circuit de regeneration d'horloge de recepteur diversite
JPH0712178B2 (ja) デイジタル変復調システム
JPH06252964A (ja) クロック再生回路
JPH0787147A (ja) 復調装置
JPH06232931A (ja) ディジタル復調装置
JPS60189354A (ja) 通信方式
JPH1041993A (ja) ゼロクロス二値化回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991027