JPS6342991B2 - - Google Patents
Info
- Publication number
- JPS6342991B2 JPS6342991B2 JP56010741A JP1074181A JPS6342991B2 JP S6342991 B2 JPS6342991 B2 JP S6342991B2 JP 56010741 A JP56010741 A JP 56010741A JP 1074181 A JP1074181 A JP 1074181A JP S6342991 B2 JPS6342991 B2 JP S6342991B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data signal
- group
- demodulator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001934 delay Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、主データ信号によつてPSK変調さ
れた信号が副データ信号によつて更に２相PSK
変調されたところの、所謂複合PSK―PSK変調
波を復調する復調装置に関する。
れた信号が副データ信号によつて更に２相PSK
変調されたところの、所謂複合PSK―PSK変調
波を復調する復調装置に関する。
近年、搬送波デジタル伝送方式の発達はめざま
しく、すでに種々の実用回線が存在しているが、
最近では求められる伝送方式が多様化する傾向に
ある。そのために、汎用性があり、かつ運用効率
の高い伝送方式について検討がなされ始めた。そ
の１つとして、本発明者等が特願昭53―37004号
により昭和53年３月29日に出願した「搬送波デイ
ジタル伝送方式」がある。これは、PSK変調を
用いて主データ回線に２相PSK変調でもつて副
データ信号を複合伝送させるものである。この方
法によると、副データ信号の符号伝送速度を主デ
ータ信号のそれに比してある比率以下にすれば、
主データ信号の誤り率に影響を与えることなく副
データ信号を効率よく伝送することができる。
しく、すでに種々の実用回線が存在しているが、
最近では求められる伝送方式が多様化する傾向に
ある。そのために、汎用性があり、かつ運用効率
の高い伝送方式について検討がなされ始めた。そ
の１つとして、本発明者等が特願昭53―37004号
により昭和53年３月29日に出願した「搬送波デイ
ジタル伝送方式」がある。これは、PSK変調を
用いて主データ回線に２相PSK変調でもつて副
データ信号を複合伝送させるものである。この方
法によると、副データ信号の符号伝送速度を主デ
ータ信号のそれに比してある比率以下にすれば、
主データ信号の誤り率に影響を与えることなく副
データ信号を効率よく伝送することができる。
このような方式に適用された復調装置として、
第１図のブロツク図に示す如き従来例がある。こ
の図において、１は位相復調器、２は加算器、３
は減算器、４，５はアナログ遅延回路、６はアナ
ログスイツチ、７は識別器、８は積回路、９は低
域ろ波器、そして１０は識別器である。この例
は、上記引用された出願明細書に詳細が説明され
ているごとく、入力信号は位相復調器１によつて
４相位相復調され、Ｐ，Ｑなる復調信号が得られ
る。Ｐ，Ｑ信号は積回路８によつて２逓倍され、
０，π変調である主データ信号成分が除去されて
副データ信号が再生される。積回路８の出力は、
主データ信号の残留ジツタ成分及び熱雑音を除去
する低域ろ波器９を介して識別器１０に入り、こ
こで識別再生される。これにより、その出力とし
て２値のデジタル信号に再生された副データ信号
S2が得られる。
第１図のブロツク図に示す如き従来例がある。こ
の図において、１は位相復調器、２は加算器、３
は減算器、４，５はアナログ遅延回路、６はアナ
ログスイツチ、７は識別器、８は積回路、９は低
域ろ波器、そして１０は識別器である。この例
は、上記引用された出願明細書に詳細が説明され
ているごとく、入力信号は位相復調器１によつて
４相位相復調され、Ｐ，Ｑなる復調信号が得られ
る。Ｐ，Ｑ信号は積回路８によつて２逓倍され、
０，π変調である主データ信号成分が除去されて
副データ信号が再生される。積回路８の出力は、
主データ信号の残留ジツタ成分及び熱雑音を除去
する低域ろ波器９を介して識別器１０に入り、こ
こで識別再生される。これにより、その出力とし
て２値のデジタル信号に再生された副データ信号
S2が得られる。
他方において、４相位相復調された上記復調信
号Ｐ，Ｑは２相復調信号と等価にするため移相器
（ここでは加算器２及び減算器３を指す。）で45゜
移相され、アナログ遅延回路４および５をそれぞ
れ通つてアナログスイツチ６に入る。なお、アナ
ログ遅延回路４，５は、アナログスイツチ６の入
力点で移相器２，３を経てきた主データ信号と積
回路８、低域ろ波器９および識別器１０を経てき
た副データ信号との時間差を補償するためのもの
である。アナログスイツチ６では、アナログ遅延
回路４，５の出力のいずれかを副データ信号S2を
制御信号として選択し、その出力として副データ
信号の除去された主データ信号のみが抽出され
る。そして、その出力は識別器７によつて識別再
生され、主データ信号S1となる。
号Ｐ，Ｑは２相復調信号と等価にするため移相器
（ここでは加算器２及び減算器３を指す。）で45゜
移相され、アナログ遅延回路４および５をそれぞ
れ通つてアナログスイツチ６に入る。なお、アナ
ログ遅延回路４，５は、アナログスイツチ６の入
力点で移相器２，３を経てきた主データ信号と積
回路８、低域ろ波器９および識別器１０を経てき
た副データ信号との時間差を補償するためのもの
である。アナログスイツチ６では、アナログ遅延
回路４，５の出力のいずれかを副データ信号S2を
制御信号として選択し、その出力として副データ
信号の除去された主データ信号のみが抽出され
る。そして、その出力は識別器７によつて識別再
生され、主データ信号S1となる。
一般に、このような従来例において、主データ
信号の符号伝送速度f1と副データ信号の符号伝送
速度f2とは動作原理のうえから見て、ある比率を
もつ必要があり、例えば、主データ信号が２相
PSK変調の場合にはf1／f2＜４が適当と思われ
る。いま、その比率として４を選定すると、f2に
対して低減ろ波器で１ビツト程度、識別器１０で
半ビツト程度の遅延が生ずる。よつて、アナログ
遅延回路４，５に要求される遅延量は６ビツト
（1.5×４）程度となる。このように、アナログ遅
延回路４，５には伝送特性がよく、且つ前記遅延
量を満足することが要求されるが、現状の技術で
は、アナログ遅延回路にその責を負わせるべく性
能的に負担が大きすぎ、結果として特性の劣化が
生ずる。又、アナログスイツチ６による切替え時
においても、出力信号に特性の劣化が生ずるとい
う欠点があつた。
信号の符号伝送速度f1と副データ信号の符号伝送
速度f2とは動作原理のうえから見て、ある比率を
もつ必要があり、例えば、主データ信号が２相
PSK変調の場合にはf1／f2＜４が適当と思われ
る。いま、その比率として４を選定すると、f2に
対して低減ろ波器で１ビツト程度、識別器１０で
半ビツト程度の遅延が生ずる。よつて、アナログ
遅延回路４，５に要求される遅延量は６ビツト
（1.5×４）程度となる。このように、アナログ遅
延回路４，５には伝送特性がよく、且つ前記遅延
量を満足することが要求されるが、現状の技術で
は、アナログ遅延回路にその責を負わせるべく性
能的に負担が大きすぎ、結果として特性の劣化が
生ずる。又、アナログスイツチ６による切替え時
においても、出力信号に特性の劣化が生ずるとい
う欠点があつた。
本発明の目的は、上記の如き欠点を除去するも
ので、従来のごとき特性劣化の生ずるアナログ遅
延回路及びアナログスイツチを使用することなし
に複合PSK―PSK変調波を復調することのでき
る復調装置を提供するにある。
ので、従来のごとき特性劣化の生ずるアナログ遅
延回路及びアナログスイツチを使用することなし
に複合PSK―PSK変調波を復調することのでき
る復調装置を提供するにある。
本発明によれば、符号伝送速度f1の主データ信
号により2n（ｎは正の整数）相PSK変調された信
号が、更に符号伝送速度f2（f1＞f2）の副データ信
号によつて２相PSK変調された変調波を復調す
る復調装置において、入力信号を位相復調する位
相復調器と、該位相復調器の出力位相を変化させ
る移相器群と、これ等移相器群の出力をある識別
電圧で識別する識別器群と、これ等識別器群の出
力を所定の値だけ遅延させる遅延回路群と、前記
位相復調器の出力から副データ信号を再生する手
段と、前記遅延回路群の出力から前記再生された
副データ信号を制御信号として主データ信号を再
生するゲート回路とを具備したことを特徴とする
復調装置が得られる。
号により2n（ｎは正の整数）相PSK変調された信
号が、更に符号伝送速度f2（f1＞f2）の副データ信
号によつて２相PSK変調された変調波を復調す
る復調装置において、入力信号を位相復調する位
相復調器と、該位相復調器の出力位相を変化させ
る移相器群と、これ等移相器群の出力をある識別
電圧で識別する識別器群と、これ等識別器群の出
力を所定の値だけ遅延させる遅延回路群と、前記
位相復調器の出力から副データ信号を再生する手
段と、前記遅延回路群の出力から前記再生された
副データ信号を制御信号として主データ信号を再
生するゲート回路とを具備したことを特徴とする
復調装置が得られる。
次に、本発明による復調装置について図面を参
照して説明する。
照して説明する。
第２図は本発明による実施例の構成をブロツク
図により示したものであり、１１，１２は識別
器、１３，１４はデジタル遅延回路、そして１５
はゲート回路である。ゲート回路１５は１５―１
および１５―２のアンド回路と、１５―３および
１５―４のオア回路で構成されている。位相復調
器１によつて得られた４相位相復調信号Ｐおよび
Ｑは移相器２および３でそれぞれ45゜移相された
のち、それぞれ識別器１１および１２に与えられ
る。そして、ここでそれぞれ識別再生されて２値
のデジタル信号となる。識別器１１および１２の
出力はデジタル遅延回路１３および１４でそれぞ
れ所定の値だけ遅延される。このデジタル遅延回
路１３，１４としてはＤフリツプフロツプを用い
たシフトレジスタを使うことができる。すなわ
ち、デジタル処理であるから遅延量の限界はない
し、また特性劣化もない。勿論、デジタル遅延回
路１３，１４として従来のアナログ遅延回路も用
いることができ、その場合でもそこを通る信号が
デジタル信号であるから、遅延回路に要求される
特性も従来に比して格段に軽減される。遅延回路
１３，１４の出力はゲート回路１５に入り、ここ
で２つのうちいずれかが副データ信号S2によつて
選択され、主データ信号S1となる。ゲート回路１
５はデジタル処理回路であるから、従来のアナロ
グスイツチのような特性の劣化は伴なわない。
図により示したものであり、１１，１２は識別
器、１３，１４はデジタル遅延回路、そして１５
はゲート回路である。ゲート回路１５は１５―１
および１５―２のアンド回路と、１５―３および
１５―４のオア回路で構成されている。位相復調
器１によつて得られた４相位相復調信号Ｐおよび
Ｑは移相器２および３でそれぞれ45゜移相された
のち、それぞれ識別器１１および１２に与えられ
る。そして、ここでそれぞれ識別再生されて２値
のデジタル信号となる。識別器１１および１２の
出力はデジタル遅延回路１３および１４でそれぞ
れ所定の値だけ遅延される。このデジタル遅延回
路１３，１４としてはＤフリツプフロツプを用い
たシフトレジスタを使うことができる。すなわ
ち、デジタル処理であるから遅延量の限界はない
し、また特性劣化もない。勿論、デジタル遅延回
路１３，１４として従来のアナログ遅延回路も用
いることができ、その場合でもそこを通る信号が
デジタル信号であるから、遅延回路に要求される
特性も従来に比して格段に軽減される。遅延回路
１３，１４の出力はゲート回路１５に入り、ここ
で２つのうちいずれかが副データ信号S2によつて
選択され、主データ信号S1となる。ゲート回路１
５はデジタル処理回路であるから、従来のアナロ
グスイツチのような特性の劣化は伴なわない。
なお、上記の実施例においては、主データ信号
が２相PSK変調の場合について説明したが、本
発明はこれに限られるものではなく、2n（ｎは正
の整数）相PSK変調の場合にも適用できること
は明らかであり、その場合は識別器１１，１２，
デジタル遅延回路１３，１４、及びゲート回路１
５はそれぞれ2n列のものにとつて変わることにな
る。
が２相PSK変調の場合について説明したが、本
発明はこれに限られるものではなく、2n（ｎは正
の整数）相PSK変調の場合にも適用できること
は明らかであり、その場合は識別器１１，１２，
デジタル遅延回路１３，１４、及びゲート回路１
５はそれぞれ2n列のものにとつて変わることにな
る。
以上の説明によつて明らかなように、本発明に
よれば、移相器群のあとにそれぞれ識別器とデジ
タル遅延回路とゲート回路とを設けることによつ
て、従来必要とされていたアナログ遅延回路及び
アナログスイツチが不用となり、それらに伴なう
回路の特性劣化を除去することができ、且つ回路
規模も小さくすることが可能となつた点におい
て、性能の向上および小型化に対して得られる効
果は大なるものがある。
よれば、移相器群のあとにそれぞれ識別器とデジ
タル遅延回路とゲート回路とを設けることによつ
て、従来必要とされていたアナログ遅延回路及び
アナログスイツチが不用となり、それらに伴なう
回路の特性劣化を除去することができ、且つ回路
規模も小さくすることが可能となつた点におい
て、性能の向上および小型化に対して得られる効
果は大なるものがある。
第１図は従来の復調装置の構成例を示すブロツ
ク図、第２図は本発明による実施例の構成を示す
ブロツク図である。図において、１は位相復調
器、２は加算器、３は減算器、４，５はアナログ
遅延回路、６はアナログスイツチ、７，１０，１
１，１２は識別器、８は積回路、９は低域ろ波
器、１３，１４はデジタル遅延回路、１５はゲー
ト回路、１５―１，１５―２はアンド回路、１５
―３，１５―４はオア回路である。
ク図、第２図は本発明による実施例の構成を示す
ブロツク図である。図において、１は位相復調
器、２は加算器、３は減算器、４，５はアナログ
遅延回路、６はアナログスイツチ、７，１０，１
１，１２は識別器、８は積回路、９は低域ろ波
器、１３，１４はデジタル遅延回路、１５はゲー
ト回路、１５―１，１５―２はアンド回路、１５
―３，１５―４はオア回路である。
Claims (1)
- １ 符号伝送速度f1の主データ信号により2n（ｎ
は正の整数）相PSK変調された信号が、更に符
号伝送速度f2（f1＞f2）の副データ信号によつて２
相PSK変調された変調波を復調する復調装置に
おいて、入力信号を位相復調する位相復調器と、
該位相復調器の出力位相を変化させる移相器群
と、これ等移相器群の出力をある識別電圧で識別
する識別器群と、これ等識別器群の出力を所定の
値だけ遅延させる遅延回路群と、前記位相復調器
の出力から副データ信号を再生する手段と、前記
遅延回路群の出力から前記再生された副データ信
号を制御信号として主データ信号を再生するゲー
ト回路とを具備したことを特徴とする復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56010741A JPS57125557A (en) | 1981-01-29 | 1981-01-29 | Demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56010741A JPS57125557A (en) | 1981-01-29 | 1981-01-29 | Demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57125557A JPS57125557A (en) | 1982-08-04 |
| JPS6342991B2 true JPS6342991B2 (ja) | 1988-08-26 |
Family
ID=11758718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56010741A Granted JPS57125557A (en) | 1981-01-29 | 1981-01-29 | Demodulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57125557A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH048887U (ja) * | 1990-05-14 | 1992-01-27 | ||
| JPH0439488A (ja) * | 1990-06-05 | 1992-02-10 | Kubota Corp | 管継手 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3621734A1 (de) * | 1986-06-28 | 1988-01-07 | Standard Elektrik Lorenz Ag | Optischer ueberlagerungsempfaenger |
| JP2007174620A (ja) * | 2005-11-25 | 2007-07-05 | Seiko Epson Corp | Ｐｓｋ受信機、ｐｓｋ復調回路、通信装置、および、ｐｓｋ受信方法 |
-
1981
- 1981-01-29 JP JP56010741A patent/JPS57125557A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH048887U (ja) * | 1990-05-14 | 1992-01-27 | ||
| JPH0439488A (ja) * | 1990-06-05 | 1992-02-10 | Kubota Corp | 管継手 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57125557A (en) | 1982-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| JPS62222745A (ja) | 復調装置 | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| JPS6342991B2 (ja) | ||
| JP3108364B2 (ja) | データ復調装置 | |
| JPH0136745B2 (ja) | ||
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| CA1132270A (en) | Digital multi-level multi-phase modulation communication system | |
| JPH02156732A (ja) | 復調装置 | |
| JPS6159579B2 (ja) | ||
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JP2995344B2 (ja) | デジタル復号回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPS61163763A (ja) | 搬送波再生方式 | |
| JPH08307473A (ja) | π／４シフトＱＰＳＫ復調用クロック再生回路 | |
| JPS6352817B2 (ja) | ||
| JPS60189354A (ja) | 通信方式 | |
| JPS62243450A (ja) | 位相偏移変調波の復調装置 | |
| JPH0683283B2 (ja) | 復調回路 | |
| JPH02228849A (ja) | ４相位相シフトキーイング検波回路 | |
| JPH0697970A (ja) | 搬送波再生回路 | |
| JPS6316937B2 (ja) | ||
| JPS6245736B2 (ja) | ||
| JPH024184B2 (ja) |