JP2007174620A - Psk受信機、psk復調回路、通信装置、および、psk受信方法 - Google Patents
Psk受信機、psk復調回路、通信装置、および、psk受信方法 Download PDFInfo
- Publication number
- JP2007174620A JP2007174620A JP2006231669A JP2006231669A JP2007174620A JP 2007174620 A JP2007174620 A JP 2007174620A JP 2006231669 A JP2006231669 A JP 2006231669A JP 2006231669 A JP2006231669 A JP 2006231669A JP 2007174620 A JP2007174620 A JP 2007174620A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- determination circuit
- quadrant
- component
- quadrature component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0028—Correction of carrier offset at passband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】回路規模の増大を抑制しつつ位相変調信号の復調を行う。
【解決手段】受信信号に含まれる同相成分Iおよび直交成分Qが1ビットA/Dコンバータ107、108にてそれぞれ1ビットのデジタル信号に変換され、BPSK復調部11
0aは、1ビット化された同相成分Iおよび直交成分Qで特定される位相点がI軸から所定の範囲内にある場
合、同相成分Iのみを参照しながら受信信号の復調を行い、1ビットのデジタル信号に変
換された同相成分Iおよび直交成分Qで特定される位相点がQ軸から所定の範囲内にある場合、直交成
分Qのみを参照しながら受信信号の復調を行う。
【選択図】図1
【解決手段】受信信号に含まれる同相成分Iおよび直交成分Qが1ビットA/Dコンバータ107、108にてそれぞれ1ビットのデジタル信号に変換され、BPSK復調部11
0aは、1ビット化された同相成分Iおよび直交成分Qで特定される位相点がI軸から所定の範囲内にある場
合、同相成分Iのみを参照しながら受信信号の復調を行い、1ビットのデジタル信号に変
換された同相成分Iおよび直交成分Qで特定される位相点がQ軸から所定の範囲内にある場合、直交成
分Qのみを参照しながら受信信号の復調を行う。
【選択図】図1
Description
本発明はPSK受信機、PSK復調回路、通信装置、および、PSK受信方法に関し、特に、1ビットのデジタル信号に変換された同相成分Iおよび直交成分Qから復調を行う
技術に適用して好適なものである。
技術に適用して好適なものである。
PSK復調における準同期検波を行う方法として、受信された同相成分Iおよび直交成分Qから搬送波同期を行い復調する方法(特許文献1)や、受信された同相成分Iおよび直交成分Qに対して以下の(1)式を適用して位相θを求めてから、搬送波同期を行い復
調する方法がある(特許文献2)。
θ=tan-1(I/Q) ・・・(1)
θ=tan-1(I/Q) ・・・(1)
しかしながら、特許文献1に開示された方法では、同相成分Iおよび直交成分Qから搬送波同期をとるので、受信信号の位相補正を行うためには複素乗算が必要となり、複素乗算には4つの乗算器が必要となることから、回路規模が大きくなるという問題があった。また、特許文献2に開示された方法では、受信された同相成分Iおよび直交成分Qから
位相θを求めるために、(1)式の演算を実行する必要があり、大容量のROMが必要となることから、回路規模が大きくなるという問題があった。
位相θを求めるために、(1)式の演算を実行する必要があり、大容量のROMが必要となることから、回路規模が大きくなるという問題があった。
更に、上記2つの方法では、位相補正を行うために多ビットADコンバータが必要と
なり、回路規模のさらなる増大を招くという問題があった。
そこで、本発明の目的は、回路規模の増大を抑制しつつ、位相変調信号の復調を行うことが可能なPSK受信機、PSK復調回路、通信装置、および、PSK受信方法を提供することである。
なり、回路規模のさらなる増大を招くという問題があった。
そこで、本発明の目的は、回路規模の増大を抑制しつつ、位相変調信号の復調を行うことが可能なPSK受信機、PSK復調回路、通信装置、および、PSK受信方法を提供することである。
上述した課題を解決するために、本発明の一態様に係るPSK受信機は、搬送波を生成する搬送波生成手段と、前記搬送波と受信信号とに基づいて前記受信信号から同相成分Iおよび直交成分Qを各抽出する抽出手段と、前記受信信号から抽出された同相成分Iおよび直交成分Qを所定の閾値とそれぞれ比較することにより前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号を得る比較手段と、前記比較手段によって得た同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うBPSK復調手段と、を備えて構成される。
上記構成のPSK受信機では、同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うため、位相回転に起因する復調処理の誤りを低減することができる。また、受信された信号の同相成分Iおよび直交成分Qから位相θを求める既述のような面倒な演算を行うことを要さず、多ビットADコンバータや大容量のROMが不要となることから、回路規模の増大を抑制しつつ、位相変調信号の復調処理を行うことが可能と
なる。
なる。
また、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記BPSK復調手段は、前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号のI−Qコンスタレーション上での位置関係に基づいて同相成分Iまたは直交成分Qの何れか一方のみによって受信信号の復調を行うように構成される。
上記構成のPSK受信機では、受信信号の同相成分Iおよび直交成分Qに各相応する1ビットの各デジタル信号のI−Qコンスタレーション上での位置関係に基づいて同相成分Iまたは直交成分Qの何れか一方のみによって受信信号の復調を行うため、1ビットのデ
ジタル信号に変換された同相成分Iまたは直交成分Qの符号が反転する確率が高くなった場合においても、符号が反転しない方の成分に基づいて受信信号の復調を行うことができ、位相回転に起因する復調処理の誤りを低減することが可能となる。
上記構成のPSK受信機では、受信信号の同相成分Iおよび直交成分Qに各相応する1ビットの各デジタル信号のI−Qコンスタレーション上での位置関係に基づいて同相成分Iまたは直交成分Qの何れか一方のみによって受信信号の復調を行うため、1ビットのデ
ジタル信号に変換された同相成分Iまたは直交成分Qの符号が反転する確率が高くなった場合においても、符号が反転しない方の成分に基づいて受信信号の復調を行うことができ、位相回転に起因する復調処理の誤りを低減することが可能となる。
また、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記BPSK復調手段は、前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号で特定される位相点がI軸から所定の位相範囲内にある場合、同相成分Iのみによって受信信号の復調を行い、前記位相点がQ軸から所定の位相範囲内にある場合、直交成分Qのみによって受信信号の復調を行うように構成される。
上記構成のPSK受信機では、受信信号の同相成分Iまたは直交成分Qで特定される位相点がI軸に近付いて、1ビットのデジタル信号に変換された直交成分Qの符号が反転す
る確率が高くなった場合には、直交成分Qを参照することなく受信信号の復調を行うことが可能となると共に、同相成分Iまたは直交成分Qで特定される位相点がQ軸に近づいたために、1ビットのデジタル信号に変換された同相成分Iの符号が反転する確率が高くな
った場合には、同相成分Iを参照することなく受信信号の復調を行うことが可能となり、位相回転に起因する復調処理の誤りを低減することが可能となる。
る確率が高くなった場合には、直交成分Qを参照することなく受信信号の復調を行うことが可能となると共に、同相成分Iまたは直交成分Qで特定される位相点がQ軸に近づいたために、1ビットのデジタル信号に変換された同相成分Iの符号が反転する確率が高くな
った場合には、同相成分Iを参照することなく受信信号の復調を行うことが可能となり、位相回転に起因する復調処理の誤りを低減することが可能となる。
また、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記BPSK復調手段は、前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号で特定される位相点がI−Qコンスタレーション上での何れの象限に属するかを判定する象限判定回路と、前記各1ビットのデジタル信号で特定されるI−Qコンスタレーション上での位相点の回転方向を判定する回転方向判定回路と、前記象限判定回路および前記回転方向判定回路による判定結果に基づいて前記受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し前記同相成分Iおよび直交成分Qの補正を行うIQ判定回路と、前記位相点のI−Qコンスタレーション上における位置を判定するステート判定回路と、前記IQ判定回路による補正結果および前記ステート判定回路による判定結果に基づいて受信信号の復調を行う判定回路と、を備えて構成される。
上記構成のPSK受信機では、同相成分Iおよび直交成分Qが各1ビットのデジタル信号に変換されているために、例えば、第1象限にある何れの位相点も45度の点と判定されるような場合においても、量子化前の信号が何れの位相点に相応するものであるかを判断することが可能となる。従って、受信信号の復調を行うために、受信された信号の同相成分Iおよび直交成分Qから位相θを求める既述のような面倒な演算を行うことを要さず、多ビットADコンバータや大容量のROMが不要となることから、回路規模の増大を抑制しつつ、位相変調信号の復調を行うことが可能となる。
更に、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記ステート判定回路は、I軸およびQ軸から所定の範囲内を除いた第1象限および第3象限からなる第1領域、I軸およびQ軸から所定の範囲内を除いた第2象限および第4象限からなる第2領域、Q軸から所定の範囲内の第3領域、および、I軸から所定の範囲
内の第4領域にI−Qコンスタレーションを分割し、前記受信信号に含まれる同相成分Iと直交成分Qとが不一致になった時に前記位相点の現在の領域を前記回転方向判定回路で判定された回転方向に沿った次の領域に推移させるように構成される。
内の第4領域にI−Qコンスタレーションを分割し、前記受信信号に含まれる同相成分Iと直交成分Qとが不一致になった時に前記位相点の現在の領域を前記回転方向判定回路で判定された回転方向に沿った次の領域に推移させるように構成される。
上記構成のPSK受信機では、各1ビットのデジタル信号に変換されている受信信号の同相成分Iおよび直交成分Q場合により特定される位相点の、I−Qコンスタレーション上での位置を判定することができ、受信された信号の同相成分Iおよび直交成分Qから位相θを求めて位相補正処理を行うことを不要にして、回路規模の増大を抑制することができる。
また、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記ステート判定回路は、I軸およびQ軸から所定の範囲内を除いた第1象限および第3象限からなる第1領域、I軸およびQ軸から所定の範囲内を除いた第2象限および第4象限からなる第2領域、Q軸から所定の範囲内の第3領域、および、I軸から所定の範囲内の第4領域にI−Qコンスタレーションを分割し、前記象限判定回路によって当該1ビットのデジタル信号の位相点が所定回数連続して特定の象限に属する旨の判定結果を得たときには、前記特定の象限に合致するように前記位相点の領域を推移させる。
上記構成のPSK受信機では、各1ビットのデジタル信号に変換されている受信信号の同相成分Iおよび直交成分Q場合により特定される位相点の、I−Qコンスタレーション上での位置を判定することができ、受信された信号の同相成分Iおよび直交成分Qから位相θを求めて位相補正処理を行うことを不要にして、回路規模の増大を抑制することができる。
また、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記ステート判定回路による判定結果に基づいて選択された同相成分Iまたは直交成分Qと、基準クロックとの位相関係が調整された基準位相パルスとの位相比較結果に従って、前記比較手段によるサンプリングタイミングを当該同相成分Iまたは直交成分Qに同期するように規制するためのタイミング信号を得るクロック同期部を更に備えて構成される。
上記構成のPSK受信機では、前記比較手段におけるサンプリングタイミングが当該同相成分Iまたは直交成分Qに同期するように規制される。
上記構成のPSK受信機では、前記比較手段におけるサンプリングタイミングが当該同相成分Iまたは直交成分Qに同期するように規制される。
更にまた、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、当該位相点が前記I−Qコンスタレーション上で経時的に回転するときの回転変位量が90度の整数倍に相当する所定の角度に達するまでの時間に基づいて搬送波の周波数オフセットを検出する周波数オフセット検出回路を更に備え、前記ステート判定回路は、前記周波数オフセットに基づいて、前記位相点が前記I−Qコンスタレーション上でどの位置にあるかを判定するための判定条件を設定するように構成される。
上記構成のPSK受信機では、当該位相点がI−Qコンスタレーション上で経時的に回転するときの回転変位量が90度の整数倍に相当する所定の角度に達するまでの時間に基づいて、その位相点の移動の緩急の度合いを測り、この度合いに依拠して搬送波の周波数オフセットを検出(推定)し、ステート判定回路は、このようにして検出された周波数オフセットに基づいて、当該位相点のI−Qコンスタレーション上での位置を判定するための判定条件を設定する。従って、受信された信号の同相成分Iおよび直交成分Qから敢えて位相θを求める既述のような面倒な演算を行うことを要さず、回路規模の増大を抑制することができる。
また、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に
、前記搬送波生成手段は、前記周波数オフセット検出回路が検出した当該周波数オフセットに基づいて自己が生成する搬送波の周波数を制御するように構成される。
上記構成のPSK受信機では、周波数オフセット検出回路が検出した当該周波数オフセット量を表すデータが搬送波生成手段に供給され、搬送波生成手段はこの周波数オフセットに基づいて自己が生成する搬送波の周波数を制御する。送受信機間の周波数オフセットを徐々に小さくすることが可能となり、回路規模の増大を抑制しつつ、良好なBER特性で受信可能となる。
、前記搬送波生成手段は、前記周波数オフセット検出回路が検出した当該周波数オフセットに基づいて自己が生成する搬送波の周波数を制御するように構成される。
上記構成のPSK受信機では、周波数オフセット検出回路が検出した当該周波数オフセット量を表すデータが搬送波生成手段に供給され、搬送波生成手段はこの周波数オフセットに基づいて自己が生成する搬送波の周波数を制御する。送受信機間の周波数オフセットを徐々に小さくすることが可能となり、回路規模の増大を抑制しつつ、良好なBER特性で受信可能となる。
また、本発明の一態様に係るPSK復調回路は、受信信号に含まれる同相成分Iおよび直交成分Qに各相応する各1ビットの各デジタル信号によって特定される位相点が属するI−Qコンスタレーション上での象限を判定する象限判定回路と、前記受信信号に含まれる同相成分Iおよび直交成分Qで特定される位相点の回転方向を判定する回転方向判定回路と、前記象限判定回路および前記回転方向判定回路による判定結果に基づいて、前記1ビットの各デジタル信号に変換された受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し、前記同相成分Iおよび直交成分Qの補正を行うIQ判定回路と、前記位相点が前記I−Qコンスタレーション上でどの位置にあるかを判定するステート判定回路と、前記IQ判定回路による補正結果および前記ステート判定回路による判定結果に基づいて受信信号の復調を行う判定回路とを備えて構成される。
上記構成のPSK復調回路では、同相成分Iおよび直交成分Qに各相応する各1ビットの各デジタル信号によって特定される位相点が、何れも、第1象限の45度の点と判定される場合においても、量子化前の信号がどこの位相点にあるかを判断することが可能となる。従って、受信された信号の同相成分Iおよび直交成分Qから敢えて位相θを求める既述のような面倒な演算を行うことを要さず、回路規模の増大を抑制して、位相変調信号の復調を行うことが可能となる。
また一方、本発明の一態様に係るPSK受信機は、受信信号に含まれる同相成分Iおよび直交成分Qに各相応する各1ビットの各デジタル信号によって特定される位相点が属するI−Qコンスタレーション上での象限を判定する象限判定回路と、前記受信信号に含まれる同相成分Iおよび直交成分Qで特定される位相点の回転方向を判定する回転方向判定回路と、前記象限判定回路および前記回転方向判定回路による判定結果に基づいて、前記1ビットの各デジタル信号に変換された受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し、前記同相成分Iおよび直交成分Qの補正を行うIQ判定回路と、前記位相点が前記I−Qコンスタレーション上でどの位置にあるかを判定するステート判定回路と、前記IQ判定回路による補正結果および前記ステート判定回路による判定結果に基づいて受信信号の復調を行う判定回路とを備え、更に、前記ステート判定回路は、I軸およびQ軸から所定の範囲内を除いた第1象限および第3象限からなる第1領域、I軸およびQ軸から所定の範囲内を除いた第2象限および第4象限からなる第2領域、Q軸から所定の範囲内の第3領域、および、I軸から所定の範囲内の第4領域にI−Qコンスタレーションを分割し、前記受信信号に含まれる同相成分Iと直交成分Qとが不一致になった時に前記位相点の現在の領域が前記回転方向判定回路で判定された回転方向に沿った次の領域に推移したものと判定するように構成され、且つ、該判定に際して、当該位相点が現在時点で位置している象限を象限判定回路が継続的に観測している観測継続時間の経過後に、該観測を停止し、判定結果の出力を留保している待機時間が経過した後に、該観測継続時間中に認識された観測結果に基づいて当該位相点が位置している領域を表す判定結果を出力するように構成される。
上記構成のPSK受信機では、当該位相点が現在時点で位置している象限を象限判定回路が継続的に観測している観測継続時間の経過後に、該観測を停止し、判定結果の出力を留保している待機時間が経過した後に、該観測継続時間中に認識された観測結果に基づい
て当該位相点が位置している領域を表す判定結果を出力するため、動作の安定性が確保される。
て当該位相点が位置している領域を表す判定結果を出力するため、動作の安定性が確保される。
更にまた、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、搬送波の周波数オフセットを検出する周波数オフセット検出回路を更に備え、前記ステート判定回路は、前記周波数オフセット検出回路によって検出された周波数オフセットの値に応じて前記観測継続時間および前記待機時間をそれぞれ設定するように構成される。
上記構成のPSK受信機では、周波数オフセット検出回路によって検出された周波数オフセットの値に応じて前記観測継続時間および前記待機時間をそれぞれ設定するように構成されているため、周波数オフセットの程度に応じて、必要とされる前記観測継続時間および前記待機時間を適切に選択することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
更にまた、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記ステート判定回路は、前記象限判定回路の出力に基づいて当該位相点が一つの領域に滞留している滞留時間を認識し、当該認識された滞留時間が相対的に長いときには前記観測継続時間を相対的に長く設定し、当該認識された滞留時間が相対的に短いときには前記観測継続時間を相対的に短く設定するように構成される。
上記構成のPSK受信機では、当該位相点が一つの領域に滞留している滞留時間の程度に応じて観測継続時間を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
上記構成のPSK受信機では、当該位相点が一つの領域に滞留している滞留時間の程度に応じて観測継続時間を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
また、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記ステート判定回路は、前記象限判定回路の出力に基づいて当該位相点が一つの領域に滞留している滞留時間を認識し、当該認識された滞留時間が相対的に長いときには前記待機時間を相対的に長く設定し、当該認識された滞留時間が相対的に短いときには前記待機時間を相対的に短く設定するように構成される。
上記構成のPSK受信機では、当該位相点が一つの領域に滞留している滞留時間の程度に応じて待機時間を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
上記構成のPSK受信機では、当該位相点が一つの領域に滞留している滞留時間の程度に応じて待機時間を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
更にまた、本発明の一態様に係るPSK受信機は、既述の態様のPSK受信機において特に、前記ステート判定回路は、前記象限判定回路の出力に基づいて当該位相点が一つ領域に滞留している滞留時間を認識し、当該認識された滞留時間が相対的に長いときには前記待機時間を相対的に長く設定し且つ前記観測継続時間を所定の初期値に設定し、該長く設定された前記待機時間が所定の上限値に達した後には、前記観測継続時間を相対的に長く設定し且つ前記待機時間を所定の初期値に戻し、更に、当該認識された滞留時間が相対的に短いときには前記待機時間を相対的に短く設定し且つ前記観測継続時間を所定の初期値に設定し、該短く設定された前記待機時間が所定の下限値に達したときには、前記観測継続時間を相対的に短く設定し且つ前記待機時間を所定の初期値に戻す一連の制御動作を繰り返し実行するように構成される。
上記構成のPSK受信機では、当該位相点が一つの領域に滞留している滞留時間の程度に応じて待機時間および観測継続時間を適切に選択し、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
また一方、本発明の一態様に係る通信装置は、既述の何れかのPSK受信機を、アンテナによる受信信号を増幅する増幅器の後段に接続して構成される。
上記構成の通信装置では、既述の何れかのPSK受信機における機能が当該通信装置に
おいて発揮される。
また一方、本発明の一態様に係る通信装置は、既述の何れかのPSK受信機を、アンテナによる受信信号を増幅する増幅器の後段に接続して構成される。
上記構成の通信装置では、既述の何れかのPSK受信機における機能が当該通信装置に
おいて発揮される。
更にまた、本発明の一態様に係るPSK受信方法では、搬送波生成手段で生成する搬送波と受信信号とに基づいて前記受信信号から同相成分Iおよび直交成分Qを各抽出し、該抽出された同相成分Iおよび直交成分Qを所定の閾値とそれぞれ比較することにより前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号を得、前記同相成分Iおよび直交成分Qに各相応する当該1ビットの各デジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行う。
上記のPSK受信方法では、同相成分Iおよび直交成分Qに各相応する1ビットの各デジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うため、位相回転に起因する復調処理の誤りを低減することができる。また、受信された信号の同相成分Iおよび直交成分Qから位相θを求める既述のような面倒な演算を行うことを要さず、多ビットADコンバータや大容量のROMが不要となることから、回路規模の増大を抑制しつつ、位相変調信号の復調処理を適切に行うことが可能となる。
以下、本発明の実施形態に係るPSK受信機およびPSK復調回路について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係るBPSK受信機の構成を示すブロック図である。
図1において、無線通信受信機には、直交変調された電波を受信するアンテナ101、アンテナ101にて受信され受信信号を増幅するローノイズアンプ102、搬送波を生成するPLL回路109、PLL回路109にて生成された搬送波の位相をπ/2だけシフトさせるフェイズシフタ100、π/2だけ位相がシフトされた搬送波と、ローノイズアンプ102にて増幅された受信信号を混合することにより、受信信号の同相成分Iを抽出する混合器103、PLL回路109にて生成された搬送波と、ローノイズアンプ102にて増幅された受信信号を混合することにより、受信信号の直交成分Qを抽出する混合器104、混合器103にて生成された信号から不要な高域成分を除去するローパスフィルタ105、混合器104にて生成された信号から不要な高域成分を除去するローパスフィルタ106、ローパスフィルタ105にて不要な高域成分が除去された同相成分Iをしきい値と比較することにより、同相成分Iを1ビットのデジタル信号に変換する1ビットA
/Dコンバータ107、ローパスフィルタ106にて不要な高域成分が除去された直交成分Qを閾値と比較することにより、直交成分Qを1ビットのデジタル信号に変換する1ビ
ットA/Dコンバータ108、1ビットのデジタル信号に変換された同相成分Iおよび直
交成分Qによって特定される位相点のI−Qコンスタレーション上での位置関係に基づいて、受信信号のBPSK復調を行うBPSK復調部110aが設けられている。
図1は、本発明の第1実施形態に係るBPSK受信機の構成を示すブロック図である。
図1において、無線通信受信機には、直交変調された電波を受信するアンテナ101、アンテナ101にて受信され受信信号を増幅するローノイズアンプ102、搬送波を生成するPLL回路109、PLL回路109にて生成された搬送波の位相をπ/2だけシフトさせるフェイズシフタ100、π/2だけ位相がシフトされた搬送波と、ローノイズアンプ102にて増幅された受信信号を混合することにより、受信信号の同相成分Iを抽出する混合器103、PLL回路109にて生成された搬送波と、ローノイズアンプ102にて増幅された受信信号を混合することにより、受信信号の直交成分Qを抽出する混合器104、混合器103にて生成された信号から不要な高域成分を除去するローパスフィルタ105、混合器104にて生成された信号から不要な高域成分を除去するローパスフィルタ106、ローパスフィルタ105にて不要な高域成分が除去された同相成分Iをしきい値と比較することにより、同相成分Iを1ビットのデジタル信号に変換する1ビットA
/Dコンバータ107、ローパスフィルタ106にて不要な高域成分が除去された直交成分Qを閾値と比較することにより、直交成分Qを1ビットのデジタル信号に変換する1ビ
ットA/Dコンバータ108、1ビットのデジタル信号に変換された同相成分Iおよび直
交成分Qによって特定される位相点のI−Qコンスタレーション上での位置関係に基づいて、受信信号のBPSK復調を行うBPSK復調部110aが設けられている。
ここで、BPSK復調部110aは、各1ビットのデジタル信号に変換された同相成分
Iおよび直交成分のI−Qコンスタレーション上での位置関係に基づいて同相成分Iまたは直交成分Qの何れか一方のみを参照しながら受信信号の復調を行うことができる。
すなわち、BPSK復調部110aは、1ビットのデジタル信号に変換された同相成分
Iおよび直交成分Qで特定される位相点がI軸から所定の範囲内にある場合、同相成分Iのみを参照しながら受信信号の復調を行い、1ビットのデジタル信号に変換された同相成
分Iおよび直交成分Qで特定される位相点がQ軸から所定の範囲内にある場合、直交成分Qのみを参照しながら受信信号の復調を行う。
Iおよび直交成分のI−Qコンスタレーション上での位置関係に基づいて同相成分Iまたは直交成分Qの何れか一方のみを参照しながら受信信号の復調を行うことができる。
すなわち、BPSK復調部110aは、1ビットのデジタル信号に変換された同相成分
Iおよび直交成分Qで特定される位相点がI軸から所定の範囲内にある場合、同相成分Iのみを参照しながら受信信号の復調を行い、1ビットのデジタル信号に変換された同相成
分Iおよび直交成分Qで特定される位相点がQ軸から所定の範囲内にある場合、直交成分Qのみを参照しながら受信信号の復調を行う。
アンテナ101にて受信された電波はローノイズアンプ102で増幅される。混合器104において該ローノイズアンプ102で増幅された受信信号にPLL回路109で生成された搬送波が混合されることにより、受信信号の直交成分Qが生成され、一方、混合器
103において該ローノイズアンプ102で増幅された受信信号にフェイズシフタ100によってπ/2位相がシフトされた搬送波が混合されることにより、受信信号の同相成分Iが生成される。
103において該ローノイズアンプ102で増幅された受信信号にフェイズシフタ100によってπ/2位相がシフトされた搬送波が混合されることにより、受信信号の同相成分Iが生成される。
混合器103、104において各生成された同相成分Iおよび直交成分Qの各信号はそれぞれローパスフィルタ105、106を通して不要な高域成分が除去された後、1ビットA/Dコンバータ107、108に各供給される。
ローパスフィルタ105、106をそれぞれ通過した同相成分Iおよび直交成分Qが1ビットA/Dコンバータ107、108でそれぞれ1ビットのデジタル信号に変換され、
BPSK復調部110aに入力される。
BPSK復調部110aは、1ビットのデジタル信号に変換された同相成分Iおよび直
交成分QのI−Qコンスタレーション上での位置関係に基づいて、受信信号のBPSK復調を行う。
ローパスフィルタ105、106をそれぞれ通過した同相成分Iおよび直交成分Qが1ビットA/Dコンバータ107、108でそれぞれ1ビットのデジタル信号に変換され、
BPSK復調部110aに入力される。
BPSK復調部110aは、1ビットのデジタル信号に変換された同相成分Iおよび直
交成分QのI−Qコンスタレーション上での位置関係に基づいて、受信信号のBPSK復調を行う。
上述のようにして、データ判定軸を時間とともに適宜変更しながら受信信号の復調を行うことが可能となり、同相成分Iおよび直交成分Qが1ビットのデジタル信号に変換され
ている場合においても、位相回転起因する復調誤り(ビット誤り)を低減することができる。
従って、受信信号のビット判定を行うために、受信された同相成分Iおよび直交成分Qから位相θを求める既述のような面倒な演算を実行する必要がなくなり、多ビットADコンバータや大容量のROMが不要となることから、回路規模の増大を抑制しつつ、位相変調信号の復調を行うことが可能となる。
ている場合においても、位相回転起因する復調誤り(ビット誤り)を低減することができる。
従って、受信信号のビット判定を行うために、受信された同相成分Iおよび直交成分Qから位相θを求める既述のような面倒な演算を実行する必要がなくなり、多ビットADコンバータや大容量のROMが不要となることから、回路規模の増大を抑制しつつ、位相変調信号の復調を行うことが可能となる。
図2は、図1のBPSK復調部110aの概略構成を示すブロック図である。
図2において、BPSK復調部110aには、受信信号に含まれる同相成分Iおよび直交成分Qが属する象限は何れであるかを判定する象限判定回路122、受信信号に含まれる同相成分Iおよび直交成分Qで特定される位相点の回転方向を判定する回転方向判定回路123、象限判定回路122および回転方向判定回路123による判定結果に基づいて受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し、同相成分Iおよび直交成分Qの補正を行うIQ判定回路121、同相成分Iおよび直交成分Qで特定される位相点のI−Qコンスタレーション上における位置を判定するステート判定回路124、および、IQ判定回路121による補正結果およびステート判定回路124による判定結果に基づいて送信信号の復調を行う判定回路125が設けられている。
図2において、BPSK復調部110aには、受信信号に含まれる同相成分Iおよび直交成分Qが属する象限は何れであるかを判定する象限判定回路122、受信信号に含まれる同相成分Iおよび直交成分Qで特定される位相点の回転方向を判定する回転方向判定回路123、象限判定回路122および回転方向判定回路123による判定結果に基づいて受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し、同相成分Iおよび直交成分Qの補正を行うIQ判定回路121、同相成分Iおよび直交成分Qで特定される位相点のI−Qコンスタレーション上における位置を判定するステート判定回路124、および、IQ判定回路121による補正結果およびステート判定回路124による判定結果に基づいて送信信号の復調を行う判定回路125が設けられている。
図3は、BPSK受信信号におけるコンスタレーション(直交変調に対し、同相成分IをX軸、直交成分QをY軸として信号を表したもの)を示す図である。
図3(a)において、BPSK方式では、搬送波の位相変化をπラジアンと規定することにより、1シンボルで0または1の2つの状態、すなわち1ビットの情報伝達が実現される。ここで、受信信号は、理想的な位相点S1、S2に対してその周囲の或る領域にノイズN1、N2がそれぞれ付加された状態となる。
図3(a)において、BPSK方式では、搬送波の位相変化をπラジアンと規定することにより、1シンボルで0または1の2つの状態、すなわち1ビットの情報伝達が実現される。ここで、受信信号は、理想的な位相点S1、S2に対してその周囲の或る領域にノイズN1、N2がそれぞれ付加された状態となる。
また、図3(b)において、送受信機間で位相オフセットが存在すると、I軸に対して位相角θだけ位相点S1、S2が回転する。送受信機間の周波数オフセットに対応して位相角θは時間とともに変化し、BPSKの位相点S1、S2は原点を中心に回転する。
従来の方法では、この位相角θの推移、即ち、位相点の回転を補償するように、位相角θの回転とは逆の回転に相当する位相補償の演算を行い、実効的に位相点S1、S2が一定の位置に留まるような処理が行われる。
従来の方法では、この位相角θの推移、即ち、位相点の回転を補償するように、位相角θの回転とは逆の回転に相当する位相補償の演算を行い、実効的に位相点S1、S2が一定の位置に留まるような処理が行われる。
この処理をデジタル信号処理で行う場合、位相誤差の検出を行いNCO(Numeric Controlled Oscillator)を用いて、I’=I*cosθ−Q*sinθ、
Q’=Q*cosθ+I*sinθの演算を行うことにより、正しい位相点S1、S2に補正することが行われる。この場合、位相角θを算出するために、多ビットAD変換器にて受信ベースバンド信号をサンプリングした信号から、位相点を算出する必要がある。
Q’=Q*cosθ+I*sinθの演算を行うことにより、正しい位相点S1、S2に補正することが行われる。この場合、位相角θを算出するために、多ビットAD変換器にて受信ベースバンド信号をサンプリングした信号から、位相点を算出する必要がある。
一方、同相成分Iおよび直交成分Qが1ビットのデジタル信号に変換されている場合、
第1象限のどの位相点も45度の点と判定されるため、量子化前の信号が、どこの位相点にあるか判断することができず、NCOによる補正ができない。このため、図2の構成では、位相誤差を検出して回転を補正する代わりに、データ判定の軸を時間とともに適時変更することにより、位相回転による復調の誤り(ビット誤り)を軽減する。
第1象限のどの位相点も45度の点と判定されるため、量子化前の信号が、どこの位相点にあるか判断することができず、NCOによる補正ができない。このため、図2の構成では、位相誤差を検出して回転を補正する代わりに、データ判定の軸を時間とともに適時変更することにより、位相回転による復調の誤り(ビット誤り)を軽減する。
即ち、図2において、図1の1ビットA/Dコンバータ107、108でそれぞれ1ビ
ットのデジタル信号に変換された同相成分Iおよび直交成分Qは、回転方向判定回路123、象限判定回路122およびIQ判定回路121に入力される。
回転方向判定回路123は、1ビットのデジタル信号に変換された同相成分Iおよび直
交成分Qから位相点が何れの方向に回転しているかを判断する。
ットのデジタル信号に変換された同相成分Iおよび直交成分Qは、回転方向判定回路123、象限判定回路122およびIQ判定回路121に入力される。
回転方向判定回路123は、1ビットのデジタル信号に変換された同相成分Iおよび直
交成分Qから位相点が何れの方向に回転しているかを判断する。
例えば、プリアンブル期間中に全1の信号が送信されると、左回りに位相点が回転している場合、位相点が第1象限⇒第2象限と変化し、位相点の回転方向が分かる。また、送受信機間のどちらかをわずかに高い周波数に設定することによって、回転方向を予め設定し、受信信号を参照することなく回転方向を判断できるようにしてもよい。
また、象限判定回路122は、1ビットのデジタル信号に変換された同相成分Iおよび
直交成分Qから、位相点がどの象限にあるかを判定する。具体的には、位相点がどの象限にあるかを以下のように判定することができる。
また、象限判定回路122は、1ビットのデジタル信号に変換された同相成分Iおよび
直交成分Qから、位相点がどの象限にあるかを判定する。具体的には、位相点がどの象限にあるかを以下のように判定することができる。
I=1、Q=1 ⇒ 第1象限、
I=0、Q=1 ⇒ 第2象限、
I=0、Q=0 ⇒ 第3象限、
I=1、Q=0 ⇒ 第4象限、
I=0、Q=1 ⇒ 第2象限、
I=0、Q=0 ⇒ 第3象限、
I=1、Q=0 ⇒ 第4象限、
尚、象限判定回路122では、連続する複数の同相成分Iおよび直交成分Qから現在の象限を判定することができる。これにより、誤った信号により象限判定がすぐに変化することを防止することができる。
上述のように、回転方向判定回路123で判定された位相点の回転方向および象限判定回路122で判定された位相点の現在の象限は、IQ判定回路121およびステート判定回路124に入力される。
上述のように、回転方向判定回路123で判定された位相点の回転方向および象限判定回路122で判定された位相点の現在の象限は、IQ判定回路121およびステート判定回路124に入力される。
以下、IQ判定回路121およびステート判定回路124の動作について、通信開始時点における位相点は第1象限と第3象限にあるものとし、位相の回転方向は左回りであると仮定して説明を行う。
送受信機間で位相オフセットが存在する場合、第1象限と第3象限にあるBPSKの受信信号の位相点は時間とともに左回りに回転しQ軸に近づく。すると、これまで第1象限と第3象限にあった信号はI=Qの関係があったが、ノイズによりどちらかの信号が誤ると、I≠Qとなる。
送受信機間で位相オフセットが存在する場合、第1象限と第3象限にあるBPSKの受信信号の位相点は時間とともに左回りに回転しQ軸に近づく。すると、これまで第1象限と第3象限にあった信号はI=Qの関係があったが、ノイズによりどちらかの信号が誤ると、I≠Qとなる。
IQ判定回路121は、位相点が左回りに回転した場合、位相点がQ軸に近付くにつれて、同相成分Iの符号が反転する確率が高くなるため、I≠Qとなったときには同相成分Iが誤っていると判断することができ、同相成分Iの符号を反転してI’(=−1×I)を出力するとともに、同相成分Q’(=Q)をそのまま出力する。更に、IQ判定回路121は、信号の誤りが起こったことをステート判定回路124に通知する。
ステート判定回路124は、IQ判定回路121での判定結果を参照しながら、回転方
向判定回路123で判定された位相点の回転方向および象限判定回路122で判定された位相点の現在の象限を考慮することにより、位相点が現在どこにあるかの予測を行う。
ステート判定回路124は、IQ判定回路121での判定結果を参照しながら、回転方
向判定回路123で判定された位相点の回転方向および象限判定回路122で判定された位相点の現在の象限を考慮することにより、位相点が現在どこにあるかの予測を行う。
図4は、本発明の一実施形態に係るステート判定領域を示す図である。
図4において、位相点が現在どこにあるかの予測を行う場合、BPSK受信信号におけるコンスタレーションを4つの領域R1〜R4に分割する。ここで、領域R3はQ軸から所定の範囲内にある領域、領域R4はI軸から所定の範囲内にある領域、領域R1は、領域R3、R4を除く第1象限および第3象限の領域、領域R2は、領域R3、R4を除く第2象限および第4象限の領域である。
図4において、位相点が現在どこにあるかの予測を行う場合、BPSK受信信号におけるコンスタレーションを4つの領域R1〜R4に分割する。ここで、領域R3はQ軸から所定の範囲内にある領域、領域R4はI軸から所定の範囲内にある領域、領域R1は、領域R3、R4を除く第1象限および第3象限の領域、領域R2は、領域R3、R4を除く第2象限および第4象限の領域である。
そして、図1のBPSK復調部110aは、1ビットのデジタル信号に変換された同相成分Iおよび直交成分Qで特定される位相点が領域R4の範囲内にある場合、同相成分Iのみを参照しながら受信信号の復調を行い、1ビットのデジタル信号に変換された同相成分
Iおよび直交成分Qで特定される位相点が領域R3の範囲内にある場合、直交成分Qのみを参照しながら受信信号の復調を行うことができる。
Iおよび直交成分Qで特定される位相点が領域R3の範囲内にある場合、直交成分Qのみを参照しながら受信信号の復調を行うことができる。
即ち、ステート判定回路124は、図2の象限判定回路122からの信号が、特定の象限で安定していることを示す場合、その象限に位相点があると判断して、図4の領域R1、R2のどちらかを示す信号を判定回路125に出力する。また、ステート判定回路124は、位相点が領域R1又はR2にある時に、IQ判定回路121から誤りが起こったことが通知された場合、今の領域での判定が不安定になったと判断し、当該位相点が次の領域に推移したものと判定する。すなわち、上記の例では、位相点がQ軸に近づいているので、図4の領域R1から領域R3に推移したものと判定して、領域R3を示す信号を判定回路125に出力する。
更に位相点が回転すると、Q軸をまたいで、領域R2に位相点が移動する。この時、ステート判定回路124では、象限判定回路122からの象限判定結果を複数ビット(数十ビット)相当の時間に亘って観測し、第2象限と第4象限を示す信号が連続して安定的に出力しているかどうかを判断する。
ステート判定回路124によって位相点が第2象限と第4象限に完全に入ったと判断された場合には、位相点は領域R3から領域R2に推移したことを意味している。この状態に到ったときにはステート判定回路124は、領域R2を示す信号を判定回路125に出力する。ステート判定回路124は、以上のような領域を判定する処理を、位相点の回転に沿って繰り返し行う。
ステート判定回路124によって位相点が第2象限と第4象限に完全に入ったと判断された場合には、位相点は領域R3から領域R2に推移したことを意味している。この状態に到ったときにはステート判定回路124は、領域R2を示す信号を判定回路125に出力する。ステート判定回路124は、以上のような領域を判定する処理を、位相点の回転に沿って繰り返し行う。
ステート判定回路124からの出力信号は、IQ判定回路121にも入力される。IQ判定回路121では、ステート判定回路124から領域R3、R4を示す信号が出力されているときには、I≠Qとなった時の同相成分Iまたは直交成分Qの補正を行わないようにする。
判定回路125は、通信方式がDBPSK(Differential BPSK)の場合、IQ判
定回路121からのI、Q信号と、ステート判定回路124からの領域R1〜R4を示す信号に基づいて、図5に示すように位相点を判断することができる。
判定回路125は、通信方式がDBPSK(Differential BPSK)の場合、IQ判
定回路121からのI、Q信号と、ステート判定回路124からの領域R1〜R4を示す信号に基づいて、図5に示すように位相点を判断することができる。
判定回路125は、位相点が求まったところで、2ビット間での位相差をとり、データの復調を行う。例えば、DBPSKであれば、2ビット間での位相推移Pが、π/2<P<3π/2であればデータは1、それ以外は0と判定することができる。また、π/2オフセットDBPSKの場合にも同様の方法で復調することができる。
一方、通信方式がBPSKの場合、図6に示すように判断して出力データを得ることができる。即ち、判定回路125はプリアンブルから象限の推移を記憶しておき、象限と領域の関係から図6のように判断してデータを出力する。
一方、通信方式がBPSKの場合、図6に示すように判断して出力データを得ることができる。即ち、判定回路125はプリアンブルから象限の推移を記憶しておき、象限と領域の関係から図6のように判断してデータを出力する。
位相点の属する象限の推移を知る方法としては、既知の信号であるプリアンブルの象限から、領域の推移に基づいて象限の推移を推定する。具体的には、例えば、プリアンブルの象限が第1象限であった場合、領域がR1→R3→R2と移動した時点で象限は第2象
限だと判断できる。
限だと判断できる。
位相点の属する象限の推移に関して上述のような判断処理を行うことにより、同相成分Iまたは直交成分Qで特定される位相点がI軸またはQ軸に近付いたために、1ビットの
デジタル信号に変換された同相成分Iまたは直交成分Qの符号が反転する確率が高くなった状態にあるときにも、符号が反転しない方の成分を参照しながら受信信号の復調を行うことができ、ビット誤りを低減することが可能となる。
従って、周波数オフセットにより位相点が回転した場合でも、高周波帯またはベースバンド帯において周波数の補正を行わずにBPSK信号の復調が可能となるとともに、多ビットAD変換器を用いることなくBPSK信号の復調を行うことができ、回路規模を削減する事が可能となる。
デジタル信号に変換された同相成分Iまたは直交成分Qの符号が反転する確率が高くなった状態にあるときにも、符号が反転しない方の成分を参照しながら受信信号の復調を行うことができ、ビット誤りを低減することが可能となる。
従って、周波数オフセットにより位相点が回転した場合でも、高周波帯またはベースバンド帯において周波数の補正を行わずにBPSK信号の復調が可能となるとともに、多ビットAD変換器を用いることなくBPSK信号の復調を行うことができ、回路規模を削減する事が可能となる。
図7は、図1のBPSK復調部11aのその他の構成例を示すブロック図である。
図7において、図1の構成に加え、当該位相点が前記I−Qコンスタレーション上で経時的に回転するときの回転変位量が90度の整数倍に相当する所定の角度に達するまでの時間に基づいて搬送波の周波数オフセットを検出する周波数オフセット検出回路126が設けられている。
この、周波数オフセット検出回路126は、ステート判定回路124からの信号を受けて、図4の領域R1〜R4にどれくらいの期間だけ位相点が留まっていたかという位相点の位置の遷移に関する緩急の度合いを判定し、送受信機間での周波数オフセットを推定することができる。
図7において、図1の構成に加え、当該位相点が前記I−Qコンスタレーション上で経時的に回転するときの回転変位量が90度の整数倍に相当する所定の角度に達するまでの時間に基づいて搬送波の周波数オフセットを検出する周波数オフセット検出回路126が設けられている。
この、周波数オフセット検出回路126は、ステート判定回路124からの信号を受けて、図4の領域R1〜R4にどれくらいの期間だけ位相点が留まっていたかという位相点の位置の遷移に関する緩急の度合いを判定し、送受信機間での周波数オフセットを推定することができる。
上述の緩急の度合いは、即ち、当該位相点が前記I−Qコンスタレーション上で経時的に回転するときの回転変位量が90度の整数倍(例えば、180度、270度、360度、720度、1080度、等々)に相当する所定の角度に達するまでの時間に反映されるものであって、例えば、領域R1⇒領域R3に推移するまでの時間を測定することにより、送受信機間での周波数オフセットを推定できる。
このようにして周波数オフセット検出回路126で推定された周波数オフセットは、ステート判定回路124に供給され、位相点が図4における、例えば、「R3⇒R1またはR2」、「R4⇒R1またはR2」の如く推移する時に、同じ象限にいるかどうかを判断するために、当該推移の緩急の程度に応じて、連続して何ビット分に相応する時間だけ信号を観測する必要があるかを設定するために利用することができる。
一例としては、周波数オフセットが比較的小さいと判断された時には、連続80ビット相当の時間、比較的大きいと判断された時には、連続40ビット相当の時間に亘って観測を継続するように設定する。
以上のような技術を適用することにより、周波数オフセット値により領域推移の条件を変えることが可能となり、良好なBER特性を維持したまま受信可能な周波数オフセット値の許容範囲を広げることが可能となる。
以上のような技術を適用することにより、周波数オフセット値により領域推移の条件を変えることが可能となり、良好なBER特性を維持したまま受信可能な周波数オフセット値の許容範囲を広げることが可能となる。
図8は、本発明の第2実施形態に係るBPSK受信機の構成を示すブロック図である。
図8の構成では、図1のBPSK復調部110aの代わりにBPSK復調部110bが設けられ、BPSK復調部110bは、送受信機間の搬送波の周波数オフセットに基づいて、PLL回路109で生成される搬送波の周波数を制御することができる。
図8の構成では、図1のBPSK復調部110aの代わりにBPSK復調部110bが設けられ、BPSK復調部110bは、送受信機間の搬送波の周波数オフセットに基づいて、PLL回路109で生成される搬送波の周波数を制御することができる。
図9は、図8のBPSK復調部110bの概略構成を示すブロック図である。
図8において、図7の構成に加え、D/Aコンバータ127が設けられている。このような構成において、周波数オフセット検出回路126で検出された周波数オフセットはD/Aコンバータ127でアナログ信号に変換され、PLL回路109にフィードバックされる。PLL回路109は、アナログ信号に変換された周波数オフセットに基づいて、搬送波の周波数を制御する。周波数オフセットをPLL回路109にフィードバックするこによって、送受信機間の周波数オフセットを徐々に小さくすることが可能になり、回路規模の増大を抑制しつつ、良好なBER特性で受信可能となる。
図8において、図7の構成に加え、D/Aコンバータ127が設けられている。このような構成において、周波数オフセット検出回路126で検出された周波数オフセットはD/Aコンバータ127でアナログ信号に変換され、PLL回路109にフィードバックされる。PLL回路109は、アナログ信号に変換された周波数オフセットに基づいて、搬送波の周波数を制御する。周波数オフセットをPLL回路109にフィードバックするこによって、送受信機間の周波数オフセットを徐々に小さくすることが可能になり、回路規模の増大を抑制しつつ、良好なBER特性で受信可能となる。
図10は、本発明の第3実施形態に係るBPSK受信機の構成を示すブロック図である。
図10の構成では、図1のBPSK復調部110aの代わりにBPSK復調部110cが設けられるとともに、図2のステート判定回路124による判定結果に基づいて選択されたI信号またはQ信号と図11を参照して後述する分周器206の出力との位相の比較結果に従って、1ビットA/Dコンバータ107、108のサンプリングタイミングを基準クロックに同期させるクロック同期部111が設けられている。
図10の構成では、図1のBPSK復調部110aの代わりにBPSK復調部110cが設けられるとともに、図2のステート判定回路124による判定結果に基づいて選択されたI信号またはQ信号と図11を参照して後述する分周器206の出力との位相の比較結果に従って、1ビットA/Dコンバータ107、108のサンプリングタイミングを基準クロックに同期させるクロック同期部111が設けられている。
ここで、BPSK復調部110cは、ステート判定回路124から出力される領域R1〜R4を示す信号を制御信号CSとしてクロック同期部111に入力し、クロック同期部111は制御信号CSに従ってI信号またはQ信号の何れかを選択しながら基準クロックの位相を制御する。
図11は、図10のクロック同期部111の概略構成を示すブロック図である。
図11において、クロック同期部111には、制御信号CSに従ってI信号またはQ信号の何れかを選択するスイッチ201、スイッチ201から出力されたI信号またはQ信号と、分周器206から出力された分周クロックの立ち上がりの位相を1サイクルごとに比較し、I信号またはQ信号よりも分周クロックが先に立ち上がれば進み信号を、遅れて立ち上がれば遅れ信号を出力する位相比較器202、入力信号に含まれるノイズやジッタの影響を抑圧して出力信号を安定させるフィルタ203、基準クロックを発生する基準クロック発生器204、フィルタ203を介して出力された進み信号または遅れ信号に基づいて基準クロックに対して1パルスの付加または除去を行うことで位相を調整する位相制御回路205、位相が調整された基準クロックを分周する分周器206、分周器206で分周された分周クロックをπだけ遅延させたクロックCKを出力する遅延部207が各設けられている。ここで、スイッチ201は、制御信号CSが領域R3を示す時はQ信号、領域R4を示す時はI信号を選択し、それ以外の時はどちらか一方を任意に選択する。
図11において、クロック同期部111には、制御信号CSに従ってI信号またはQ信号の何れかを選択するスイッチ201、スイッチ201から出力されたI信号またはQ信号と、分周器206から出力された分周クロックの立ち上がりの位相を1サイクルごとに比較し、I信号またはQ信号よりも分周クロックが先に立ち上がれば進み信号を、遅れて立ち上がれば遅れ信号を出力する位相比較器202、入力信号に含まれるノイズやジッタの影響を抑圧して出力信号を安定させるフィルタ203、基準クロックを発生する基準クロック発生器204、フィルタ203を介して出力された進み信号または遅れ信号に基づいて基準クロックに対して1パルスの付加または除去を行うことで位相を調整する位相制御回路205、位相が調整された基準クロックを分周する分周器206、分周器206で分周された分周クロックをπだけ遅延させたクロックCKを出力する遅延部207が各設けられている。ここで、スイッチ201は、制御信号CSが領域R3を示す時はQ信号、領域R4を示す時はI信号を選択し、それ以外の時はどちらか一方を任意に選択する。
上記の構成において、スイッチ201で選択されたI信号またはQ信号は位相比較器202に入力される。位相比較器202は、スイッチ201から出力されたI信号またはQ信号と、分周器206から出力された分周クロック(即ち、基準クロック発生器204の出力である基準クロックと一定の位相関係を持つ基準位相パルス)の立ち上がりの位相を1サイクルごとに比較し、I信号またはQ信号よりも分周クロックが先に立ち上がれば進み信号を、遅れて立ち上がれば遅れ信号を、フィルタ203を介して位相制御回路205に出力する。
位相制御回路205は、フィルタ203を介して出力された進み信号または遅れ信号に基づいて基準クロックに対して1パルスの付加または除去を行うことによって基準クロックの位相を調整してから分周器206に出力する。
位相制御回路205で位相が調整された基準クロックは、分周器206に分周された後、遅延部207でπだけ遅延されてからクロックCKとして1ビットA/Dコンバータ107、108に供給される。
上記構成により、周波数オフセットに起因して回転している同相成分Iまたは直交成分Qから、振幅が大きな方をクロック同期信号として選択することが可能となり、簡易な方法によってクロック同期を行いながら、BPSK信号の復調を行うことができる。
位相制御回路205で位相が調整された基準クロックは、分周器206に分周された後、遅延部207でπだけ遅延されてからクロックCKとして1ビットA/Dコンバータ107、108に供給される。
上記構成により、周波数オフセットに起因して回転している同相成分Iまたは直交成分Qから、振幅が大きな方をクロック同期信号として選択することが可能となり、簡易な方法によってクロック同期を行いながら、BPSK信号の復調を行うことができる。
図12は、ステート判定回路に別段の特徴を有する本発明の更に他の数例の実施形態としてのPSK受信機の作用について説明する図である。尚、この図12を参照して作用を説明する各実施形態のブロック図上での構成は、既述の図7の実施形態と同様である。
ステート判定回路124は、当該位相点が一つの領域、例えばR1またはR2に滞留している滞留時間を認識する。この滞留時間は、装置内においてビット数で測られるので、説明の便宜上滞留時間はZビットとして認識されるものとする。
ステート判定回路124は、当該位相点が一つの領域、例えばR1またはR2に滞留している滞留時間を認識する。この滞留時間は、装置内においてビット数で測られるので、説明の便宜上滞留時間はZビットとして認識されるものとする。
一方、ステート判定回路124は、位相点が現在時点で位置している領域を判定しても直ちにその判定結果を出力することはせず、出力することを留保する待機時間が経過した後に、出力する。この待機時間も装置内部ではビット数によって測られるが、説明の便宜上待機時間はYビットとして認識されるものとする。
ステート判定回路124は、滞留時間(Zビット)が所定のビット数より大きい場合には待機時間(Yビット)を大きくするように制御する。また、滞留時間(Zビット)が所定ビット数より小さい場合には待機時間(Yビット)を小さくするように制御する。
ステート判定回路124は、滞留時間(Zビット)が所定のビット数より大きい場合には待機時間(Yビット)を大きくするように制御する。また、滞留時間(Zビット)が所定ビット数より小さい場合には待機時間(Yビット)を小さくするように制御する。
この制御による作用を図12を参照して説明する。受信信号のSNR(SN比)が良い場合には、位相点の位置がY軸に近い場合でも領域R1に位置していると適切に判定することができ、位相点が領域R1の略中央(第一象限の略中央)に現実に達する以前の時点、即ち図12の太線の破線B311に差し掛かった位置で、判定結果は領域R3から領域R1へと切り替わる。
一方SNRが悪い場合には、Y軸から比較的遠く離れたところまで位相が回転したところに到って漸く領域R1に位置していると判定される。従って、領域R3から領域R1へと切換ったとの判定が可能になる境界線は、図12の一点鎖線B312で示される位置であり、領域R1の略中央近くなる。
以上、領域R3か領域R1かを判定するに際しての、SNRが良好な場合の境界線(太線の破線B311)、および、SNRが劣悪な場合の境界線(一点鎖線B312)に関する現象の分析については、領域R1か領域R4かを判定するに際しての、SNRが良好な場合の境界線(太線の破線B141)、および、SNRが劣悪な場合の境界線(一点鎖線B142)に関しても同様である。
以上、領域R3か領域R1かを判定するに際しての、SNRが良好な場合の境界線(太線の破線B311)、および、SNRが劣悪な場合の境界線(一点鎖線B312)に関する現象の分析については、領域R1か領域R4かを判定するに際しての、SNRが良好な場合の境界線(太線の破線B141)、および、SNRが劣悪な場合の境界線(一点鎖線B142)に関しても同様である。
従って、SNRが良好な場合には、上記双方の太線の破線で表された境界線B311,B141の間の領域が領域R1に位相点が位置する旨の判定が行われる領域であって、SNRが良好な場合の上述における滞留時間(Zビット)に相応する。
同様に、2本の一点鎖線B312,B142間の領域が、SNRが相対的に劣悪な場合に領域R1に位相点が位置する旨の判定が行われる領域である。
同様に、2本の一点鎖線B312,B142間の領域が、SNRが相対的に劣悪な場合に領域R1に位相点が位置する旨の判定が行われる領域である。
一般に、SNRが良い場合には、位相点がY軸に近い位置にあるうちにR1領域内に位置する旨判定されてもこれが誤りである確率は高くはないが、領域判定の境界をR1の略中央へ移動した方が相対的には誤りの確率を一層小さくすることができる。
このため、滞留時間(Zビット)が所定のビット数より大きい場合には待機時間(Yビット)を相対的に大きくすることによって位相点の位置する領域の判定に係る境界をR1の略中央へ移動する。SNRが悪くZが所定のビット数より小さい場合、待機時間(Yビット)を小さくすることによって境界をY軸の方へ移動する。
このため、滞留時間(Zビット)が所定のビット数より大きい場合には待機時間(Yビット)を相対的に大きくすることによって位相点の位置する領域の判定に係る境界をR1の略中央へ移動する。SNRが悪くZが所定のビット数より小さい場合、待機時間(Yビット)を小さくすることによって境界をY軸の方へ移動する。
搬送波の周波数オフセット、従って、位相点の位置の経時的推移の緩急の程度に応じて
適切な待機時間(Yビット)を選択的に設定し、判定の迅速化と判定の正確さとの双方を両立させることを可能ならしめることができる。
図12を参照して説明したSNRの良否と判定条件の設定方法の関係について図13を参照して更に補足的に説明する。
適切な待機時間(Yビット)を選択的に設定し、判定の迅速化と判定の正確さとの双方を両立させることを可能ならしめることができる。
図12を参照して説明したSNRの良否と判定条件の設定方法の関係について図13を参照して更に補足的に説明する。
図13において、P1およびP2は、それら自体は、何れも理想状態の位相点を表しているが、図示の例では、P1はSNRが相対的に良好な場合のものであり、P2はSNRが相対的に劣悪な場合のものを表している。P1周辺の一点鎖線による円A1はSNRが相対的に良好な状態の位相点P1に関するノイズの領域であり、一方、P2周辺の一点鎖線による円A2はSNRが相対的に劣悪な場合の位相点P2に関するノイズの領域である。
位相点P1に関するように、ノイズの広がり(A1)が相対的に狭い場合には、細線の矢線で表された位相点の移動方向Srの変位が少ないY軸に近い領域B1にあるうちに、(移動方向Srで見て)次の領域に達していると判定して支障はない。一方、位相点P2に関するように、ノイズの広がり(A2)が相対的に広い場合には、細線の矢線で表された位相点の移動方向Srの変位が大きいY軸から遠ざかった領域B2に達して、漸く、(移動方向Srで見て)次の領域に達していると判定されることになる。
以上、待機時間(Yビット)を調節することによって位相点の位置の判定に係る境界をずらす方法を説明したが、象限判定回路が位相点の現在位置を継続的に観測している観測継続時間(Xビット)を増減させるようにしても良い。観測継続時間(Xビット)を調整することは待機時間(Yビット)より大きく境界をずらす効果が望める。
以上、待機時間(Yビット)を調節することによって位相点の位置の判定に係る境界をずらす方法を説明したが、象限判定回路が位相点の現在位置を継続的に観測している観測継続時間(Xビット)を増減させるようにしても良い。観測継続時間(Xビット)を調整することは待機時間(Yビット)より大きく境界をずらす効果が望める。
また、観測継続時間(Xビット)と待機時間(Yビット)を次のように制御することにより、SNRに対して最適な判断条件を設定することができる。即ち、滞留時間(Zビット)が所定のビット数より大きい場合には、待機時間(Yビット)は所定の初期値に据え置いたまま初めに待機時間(Yビット)を増やし、この待機時間(Yビット)がある上限値に達した場合には、観測継続時間(Xビット)を増やし、待機時間(Yビット)を初期値に戻す様に制御する。逆に、滞留時間(Zビット)が所定のビット数より小さい場合には、観測継続時間(Xビット)は所定の初期値に据え置いたまま初めに待機時間(Yビット)を減らし、待機時間(Yビット)がある下限値になった場合には、観測継続時間(Xビット)を減らし、待機時間(Yビット)を所定の初期値に戻す様に制御する。これを繰り返す事により、SNR対して最適な観測継続時間(Xビット)と待機時間(Yビット)に制御する事が可能となる。このような一連の制御は所要に応じて繰り返し実行する。
以上、図12および図13を参照して説明した作用が各該当する実施形態の構成において如何に営まれるかについて、図7のブロック図を適宜参照して説明する。
即ち、本発明の一つの実施形態では、ステート判定回路124は、受信信号に含まれる同相成分Iと直交成分Qとが不一致になった時に当該位相点が現在位置する領域が回転方向判定回路123で判定された回転方向に沿った次の領域に推移したものと判定するように構成され、且つ、該判定に際して、当該位相点が現在時点で位置している象限を象限判定回路122が継続的に観測している観測継続時間(Xビット)の経過後に、該観測を停止し、判定結果の出力を留保している待機時間(Yビット)が経過した後に、該観測継続時間(Xビット)中に認識された観測結果に基づいて当該位相点が位置している領域を表す判定結果を出力する。上述のような待機時間(Yビット)を敢えて設定することにより動作の安定性が確保される。
即ち、本発明の一つの実施形態では、ステート判定回路124は、受信信号に含まれる同相成分Iと直交成分Qとが不一致になった時に当該位相点が現在位置する領域が回転方向判定回路123で判定された回転方向に沿った次の領域に推移したものと判定するように構成され、且つ、該判定に際して、当該位相点が現在時点で位置している象限を象限判定回路122が継続的に観測している観測継続時間(Xビット)の経過後に、該観測を停止し、判定結果の出力を留保している待機時間(Yビット)が経過した後に、該観測継続時間(Xビット)中に認識された観測結果に基づいて当該位相点が位置している領域を表す判定結果を出力する。上述のような待機時間(Yビット)を敢えて設定することにより動作の安定性が確保される。
また、更に本発明の他の実施形態では、搬送波の周波数オフセットを検出する周波数オフセット検出回路126を更に備え、ステート判定回路124は、周波数オフセット検出回路126によって検出された周波数オフセットの値に応じて観測継続時間(Xビット)
および前記待機時間(Yビット)をそれぞれ設定する。
この実施形態では、周波数オフセットの程度に応じて、必要とされる観測継続時間(Xビット)および待機時間(Yビット)を適切に選択することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
および前記待機時間(Yビット)をそれぞれ設定する。
この実施形態では、周波数オフセットの程度に応じて、必要とされる観測継続時間(Xビット)および待機時間(Yビット)を適切に選択することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
更にまた、本発明の一つの実施形態は、既述のステート判定回路124は、象限判定回路122の出力に基づいて当該位相点が一つの領域に滞留している滞留時間(Zビット)を認識し、当該認識された滞留時間(Zビット)が相対的に長いときには観測継続時間(Xビット)を相対的に長く設定し、当該認識された滞留時間(Zビット)が相対的に短いときには観測継続時間(Xビット)を相対的に短く設定するように構成される。
このような構成の実施形態では、当該位相点が一つの領域に滞留している滞留時間(Zビット)の程度に応じて観測継続時間(Xビット)を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
このような構成の実施形態では、当該位相点が一つの領域に滞留している滞留時間(Zビット)の程度に応じて観測継続時間(Xビット)を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
また、本発明の一つの実施形態は、既述のステート判定回路124は、象限判定回路122の出力に基づいて当該位相点が一つの領域に滞留している滞留時間(Zビット)を認識し、当該認識された滞留時間(Zビット)が相対的に長いときには待機時間(Yビット)を相対的に長く設定し、当該認識された滞留時間(Zビット)が相対的に短いときには待機時間(Yビット)を相対的に短く設定するように構成される。
このような構成の実施形態では、当該位相点が一つの領域に滞留している滞留時間(Zビット)の程度に応じて待機時間(Yビット)を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
このような構成の実施形態では、当該位相点が一つの領域に滞留している滞留時間(Zビット)の程度に応じて待機時間(Yビット)を適切に設定することができ、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
更にまた、本発明の一つの実施形態は、既述のステート判定回路124は、象限判定回路122の出力に基づいて当該位相点が一つ領域に滞留している滞留時間(Zビット)を認識し、当該認識された滞留時間(Zビット)が相対的に長いときには待機時間(Yビット)を相対的に長く設定し且つ観測継続時間(Xビット)を所定の初期値に設定し、該長く設定された待機時間(Yビット)が所定の上限値に達した後には、観測継続時間(Xビット)を相対的に長く設定し且つ前記待機時間(Yビット)を所定の初期値に戻し、更に、当該認識された滞留時間(Zビット)が相対的に短いときには待機時間(Yビット)を相対的に短く設定し且つ観測継続時間(Xビット)を所定の初期値に設定し、該短く設定された待機時間(Yビット)が所定の下限値に達したときには、観測継続時間(Xビット)を相対的に短く設定し且つ待機時間(Yビット)を所定の初期値に戻す一連の制御動作を繰り返し実行するように構成される。
このような構成の実施形態では、当該位相点が一つの領域に滞留している滞留時間(Zビット)の程度に応じて待機時間(Yビット)および観測継続時間(Xビット)を適切に選択し、迅速な判定(従って、受信信号の復調)と復調における正確さの確保を両立させることが可能になる。
他方、本発明の一実施形態としての通信装置は、既述の何れかのPSK受信機を、アンテナによる受信信号を増幅する増幅器の後段に接続して構成される(図1、図8、および、図10)。
上記構成の通信装置では、既述の何れかのPSK受信機における機能が当該通信装置において発揮される。
他方、本発明の一実施形態としての通信装置は、既述の何れかのPSK受信機を、アンテナによる受信信号を増幅する増幅器の後段に接続して構成される(図1、図8、および、図10)。
上記構成の通信装置では、既述の何れかのPSK受信機における機能が当該通信装置において発揮される。
以上の説明から、本発明のPSK受信機に関する技術思想は、搬送波生成手段で生成する搬送波と受信信号とに基づいて前記受信信号から同相成分Iおよび直交成分Qを各抽出し、該抽出された同相成分Iおよび直交成分Qを所定の閾値とそれぞれ比較することによ
り前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号を得、前記同相成分Iおよび直交成分Qに各相応する当該1ビットの各デジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うPSK受信方法としても観念されることが理解される。
り前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号を得、前記同相成分Iおよび直交成分Qに各相応する当該1ビットの各デジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うPSK受信方法としても観念されることが理解される。
上記のPSK受信方法では、同相成分Iおよび直交成分Qに各相応する1ビットの各デジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うため、位相回転に起因する復調処理の誤りを低減することができる。また、受信された信号の同相成分Iおよび直交成分Qから位相θを求める既述のような面倒な演算を行うことを要さず、多ビットADコンバータや大容量のROMが不要となることから、回路規模の増大を抑制しつつ、位相変調信号の復調処理を適切に行うことが可能となる。
100 フェイズシフタ、101 アンテナ、102 ローノイズアンプ、103、104 混合器、105、106 ローパスフィルタ、107、108 1ビットA/Dコ
ンバータ、109 PLL回路、110a、110b、110c BPSK復調部、121
IQ判定回路、122 象限判定回路、123 回転方向判定回路、124 ステー
ト判定回路、125 判定回路、126 周波数オフセット検出回路、127 D/Aコ
ンバータ、111 クロック同期部、201 スイッチ、202 位相比較器、203 フ
ィルタ、204 基準クロック発生器、205 位相制御回路、206 分周器、207
遅延部
ンバータ、109 PLL回路、110a、110b、110c BPSK復調部、121
IQ判定回路、122 象限判定回路、123 回転方向判定回路、124 ステー
ト判定回路、125 判定回路、126 周波数オフセット検出回路、127 D/Aコ
ンバータ、111 クロック同期部、201 スイッチ、202 位相比較器、203 フ
ィルタ、204 基準クロック発生器、205 位相制御回路、206 分周器、207
遅延部
Claims (17)
- 搬送波を生成する搬送波生成手段と、前記搬送波と受信信号とに基づいて前記受信信号から同相成分Iおよび直交成分Qを各抽出する抽出手段と、前記受信信号から抽出された同相成分Iおよび直交成分Qを所定の閾値とそれぞれ比較することにより前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号を得る比較手段と、前記比較手段によって得た同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うBPSK復調手段と、を備えていることを特徴とするPSK受信機。
- 前記BPSK復調手段は、前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号のI−Qコンスタレーション上での位置関係に基づいて前記同相成分Iまたは直交成分Qの何れか一方のみによって受信信号の復調を行うことを特徴とする請求項1に記載のPSK受信機。
- 前記BPSK復調手段は、前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号で特定される位相点がI軸から所定の位相範囲内にある場合、同相成分Iのみによって受信信号の復調を行い、前記位相点がQ軸から所定の位相範囲内にある場合、直交成分Qのみによって受信信号の復調を行うことを特徴とする請求項2に記載のPSK受信機。
- 前記BPSK復調手段は、前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号で特定される位相点がI−Qコンスタレーション上での何れの象限に属するかを判定する象限判定回路と、前記各1ビットのデジタル信号で特定されるI−Qコンスタレーション上での位相点の回転方向を判定する回転方向判定回路と、前記象限判定回路および前記回転方向判定回路による判定結果に基づいて前記受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し前記同相成分Iおよび直交成分Qの補正を行うIQ判定回路と、前記位相点のI−Qコンスタレーション上における位置を判定するステート判定回路と、前記IQ判定回路による補正結果および前記ステート判定回路による判定結果に基づいて受信信号の復調を行う判定回路と、を備えていることを特徴とする請求項1〜3の何れか一項に記載のPSK受信機。
- 前記ステート判定回路は、I軸およびQ軸から所定の範囲内を除いた第1象限および第3象限からなる第1領域、I軸およびQ軸から所定の範囲内を除いた第2象限および第4象限からなる第2領域、Q軸から所定の範囲内の第3領域、および、I軸から所定の範囲内の第4領域にI−Qコンスタレーションを分割し、前記受信信号に含まれる同相成分Iと直交成分Qとが不一致になったときに前記位相点の現在の領域が前記回転方向判定回路で判定された回転方向に沿った次の領域に推移したものと判定することを特徴とする請求項4に記載のPSK受信機。
- 前記ステート判定回路は、I軸およびQ軸から所定の範囲内を除いた第1象限および第3象限からなる第1領域、I軸およびQ軸から所定の範囲内を除いた第2象限および第4象限からなる第2領域、Q軸から所定の範囲内の第3領域、および、I軸から所定の範囲内の第4領域にI−Qコンスタレーションを分割し、前記象限判定回路によって当該1ビットのデジタル信号の位相点が所定回数連続して特定の象限に属する旨の判定結果を得たときには、前記特定の象限に合致するように前記位相点の領域を推移させることを特徴とする請求項4に記載のPSK受信機。
- 前記ステート判定回路による判定結果に基づいて選択された同相成分Iまたは直交成分Qと、基準クロックとの位相関係が調整された基準位相パルスとの位相比較結果に従って
、前記比較手段によるサンプリングタイミングを当該同相成分Iまたは直交成分Qに同期するように規制するためのタイミング信号を得るクロック同期部を更に備えることを特徴とする請求項4〜6の何れか一項に記載のPSK受信機。 - 当該位相点が前記I−Qコンスタレーション上で経時的に回転するときの回転変位量が90度の整数倍に相当する所定の角度に達するまでの時間に基づいて搬送波の周波数オフセットを検出する周波数オフセット検出回路を更に備え、前記ステート判定回路は、前記周波数オフセットに基づいて、前記位相点が前記I−Qコンスタレーション上でどの位置にあるかを判定するための判定条件を設定することを特徴とする請求項5〜6の何れか一項に記載のPSK受信機。
- 前記搬送波生成手段は、前記周波数オフセット検出回路が検出した当該周波数オフセットに基づいて自己が生成する搬送波の周波数を制御することを特徴とする請求項8に記載のPSK受信機。
- 受信信号に含まれる同相成分Iおよび直交成分Qに各相応する各1ビットの各デジタル信号によって特定される位相点が属するI−Qコンスタレーション上での象限を判定する象限判定回路と、前記受信信号に含まれる同相成分Iおよび直交成分Qで特定される位相点の回転方向を判定する回転方向判定回路と、前記象限判定回路および前記回転方向判定回路による判定結果に基づいて、前記1ビットの各デジタル信号に変換された受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し、前記同相成分Iおよび直交成分Qの補正を行うIQ判定回路と、前記位相点が前記I−Qコンスタレーション上でどの位置にあるかを判定するステート判定回路と、前記IQ判定回路による補正結果および前記ステート判定回路による判定結果に基づいて受信信号の復調を行う判定回路とを備えることを特徴とするPSK復調回路。
- 受信信号に含まれる同相成分Iおよび直交成分Qに各相応する各1ビットの各デジタル信号によって特定される位相点が属するI−Qコンスタレーション上での象限を判定する象限判定回路と、前記受信信号に含まれる同相成分Iおよび直交成分Qで特定される位相点の回転方向を判定する回転方向判定回路と、前記象限判定回路および前記回転方向判定回路による判定結果に基づいて、前記1ビットの各デジタル信号に変換された受信信号に含まれる同相成分Iおよび直交成分Qの正誤を判定し、前記同相成分Iおよび直交成分Qの補正を行うIQ判定回路と、前記位相点が前記I−Qコンスタレーション上でどの位置にあるかを判定するステート判定回路と、前記IQ判定回路による補正結果および前記ステート判定回路による判定結果に基づいて受信信号の復調を行う判定回路とを備え、更に、前記ステート判定回路は、I軸およびQ軸から所定の範囲内を除いた第1象限および第3象限からなる第1領域、I軸およびQ軸から所定の範囲内を除いた第2象限および第4象限からなる第2領域、Q軸から所定の範囲内の第3領域、および、I軸から所定の範囲内の第4領域にI−Qコンスタレーションを分割し、前記受信信号に含まれる同相成分Iと直交成分Qとが不一致になった時に前記位相点の現在の領域が前記回転方向判定回路で判定された回転方向に沿った次の領域に推移したものと判定するように構成され、且つ、該判定に際して、当該位相点が現在時点で位置している象限を象限判定回路が継続的に観測している観測継続時間の経過後に、該観測を停止し、判定結果の出力を留保している待機時間が経過した後に、該観測継続時間中に認識された観測結果に基づいて当該位相点が位置している領域を表す判定結果を出力するように構成されていることを特徴とするPSK受信機。
- 搬送波の周波数オフセットを検出する周波数オフセット検出回路を更に備え、前記ステート判定回路は、前記周波数オフセット検出回路によって検出された周波数オフセットの値に応じて前記観測継続時間および前記待機時間をそれぞれ設定するように構成されてい
ることを特徴とする請求項11に記載のPSK受信機。 - 前記ステート判定回路は、前記象限判定回路の出力に基づいて当該位相点が一つの領域に滞留している滞留時間を認識し、当該認識された滞留時間が相対的に長いときには前記観測継続時間を相対的に長く設定し、当該認識された滞留時間が相対的に短いときには前記観測継続時間を相対的に短く設定するように構成されていることを特徴とする請求項11〜12の何れか一項に記載のPSK受信機。
- 前記ステート判定回路は、前記象限判定回路の出力に基づいて当該位相点が一つの領域に滞留している滞留時間を認識し、当該認識された滞留時間が相対的に長いときには前記待機時間を相対的に長く設定し、当該認識された滞留時間が相対的に短いときには前記待機時間を相対的に短く設定するように構成されていることを特徴とする請求項11〜12の何れか一項に記載のPSK受信機。
- 前記ステート判定回路は、前記象限判定回路の出力に基づいて当該位相点が一つ領域に滞留している滞留時間を認識し、当該認識された滞留時間が相対的に長いときには前記待機時間を相対的に長く設定し且つ前記観測継続時間を所定の初期値に設定し、該長く設定された前記待機時間が所定の上限値に達した後には、前記観測継続時間を相対的に長く設定し且つ前記待機時間を所定の初期値に戻し、更に、当該認識された滞留時間が相対的に短いときには前記待機時間を相対的に短く設定し且つ前記観測継続時間を所定の初期値に設定し、該短く設定された前記待機時間が所定の下限値に達したときには、前記観測継続時間を相対的に短く設定し且つ前記待機時間を所定の初期値に戻す一連の制御動作を繰り返し実行するように構成されていることを特徴とする請求項11〜12の何れか一項に記載のPSK受信機。
- 請求項1〜9および請求項11〜15の何れか一項に記載のPSK受信機を、アンテナによる受信信号を増幅する増幅器の後段に接続して構成されていることを特徴とする通信装置。
- 搬送波生成手段で生成する搬送波と受信信号とに基づいて前記受信信号から同相成分Iおよび直交成分Qを各抽出し、該抽出された同相成分Iおよび直交成分Qを所定の閾値とそれぞれ比較することにより前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号を得、前記同相成分Iおよび直交成分Qにそれぞれ相応する各1ビットのデジタル信号のI−Qコンスタレーション上での位置関係に基づいて、前記受信信号のBPSK復調を行うことを特徴とするPSK受信方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231669A JP2007174620A (ja) | 2005-11-25 | 2006-08-29 | Psk受信機、psk復調回路、通信装置、および、psk受信方法 |
US11/562,030 US7729455B2 (en) | 2005-11-25 | 2006-11-21 | PSK receiver, PSK demodulating circuit, communication apparatus, and PSK receiving method |
KR1020060116256A KR20070055370A (ko) | 2005-11-25 | 2006-11-23 | Psk 수신기, psk 복조회로, 통신장치 및 psk수신방법 |
EP06024424A EP1791312A3 (en) | 2005-11-25 | 2006-11-24 | PSK receiver |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005339776 | 2005-11-25 | ||
JP2006231669A JP2007174620A (ja) | 2005-11-25 | 2006-08-29 | Psk受信機、psk復調回路、通信装置、および、psk受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007174620A true JP2007174620A (ja) | 2007-07-05 |
JP2007174620A5 JP2007174620A5 (ja) | 2009-08-20 |
Family
ID=37836933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006231669A Withdrawn JP2007174620A (ja) | 2005-11-25 | 2006-08-29 | Psk受信機、psk復調回路、通信装置、および、psk受信方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7729455B2 (ja) |
EP (1) | EP1791312A3 (ja) |
JP (1) | JP2007174620A (ja) |
KR (1) | KR20070055370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7877024B2 (en) | 2009-04-16 | 2011-01-25 | Kabushiki Kaisha Toshiba | Infrared signal decode circuit and infrared signal decode method |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8131242B2 (en) * | 2007-07-02 | 2012-03-06 | Sony Corporation | System and method for implementing a swap function for an IQ generator |
US8125258B2 (en) * | 2008-02-04 | 2012-02-28 | Nec Corporation | Phase synchronization device and phase synchronization method |
ES2511031T3 (es) | 2009-11-30 | 2014-10-22 | Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Método y aparato para la desmodulación de señales moduladas con modulación binaria por desplazamiento diferencial de fase |
TW201210208A (en) * | 2010-08-27 | 2012-03-01 | Realtek Semiconductor Corp | Receiving device of communication system |
KR101691848B1 (ko) | 2012-09-06 | 2017-01-02 | 한국전자통신연구원 | 통신 시스템에서 신호 송수신 장치 |
KR20210063967A (ko) | 2019-11-25 | 2021-06-02 | 삼성전자주식회사 | 근거리 통신 장치 및 근거리 통신 장치의 동작 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57125557A (en) | 1981-01-29 | 1982-08-04 | Nec Corp | Demodulator |
JP3130773B2 (ja) | 1995-10-16 | 2001-01-31 | 日本電気株式会社 | 無線データ通信の復調装置 |
US5799043A (en) * | 1997-06-02 | 1998-08-25 | Motorola, Inc. | Method and apparatus for decoding a two-level radio signal |
JP3382891B2 (ja) | 1999-07-02 | 2003-03-04 | エヌイーシービューテクノロジー株式会社 | 位相変調信号のデジタル処理による復調方法及びデジタル復調装置 |
-
2006
- 2006-08-29 JP JP2006231669A patent/JP2007174620A/ja not_active Withdrawn
- 2006-11-21 US US11/562,030 patent/US7729455B2/en not_active Expired - Fee Related
- 2006-11-23 KR KR1020060116256A patent/KR20070055370A/ko not_active Application Discontinuation
- 2006-11-24 EP EP06024424A patent/EP1791312A3/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7877024B2 (en) | 2009-04-16 | 2011-01-25 | Kabushiki Kaisha Toshiba | Infrared signal decode circuit and infrared signal decode method |
Also Published As
Publication number | Publication date |
---|---|
US20070121762A1 (en) | 2007-05-31 |
US7729455B2 (en) | 2010-06-01 |
EP1791312A3 (en) | 2007-10-03 |
EP1791312A2 (en) | 2007-05-30 |
KR20070055370A (ko) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007174620A (ja) | Psk受信機、psk復調回路、通信装置、および、psk受信方法 | |
CN101005480B (zh) | 解调电路和解调方法 | |
EP2053737A2 (en) | Signal processing device and method, and digital broadcast receiving device, and method | |
US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
JP4514616B2 (ja) | 周波数同期または位相同期を自動確立する無線受信装置 | |
JP3348660B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
JP3206553B2 (ja) | 復調装置 | |
US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
JP4139814B2 (ja) | 周波数誤差検出方法、受信方法、及び送受信方法 | |
JP5136854B2 (ja) | クロック再生回路、復調回路、受信機、及び無線通信システム、並びにクロック再生回路の動作方法 | |
JP4485297B2 (ja) | 復調回路集積の半導体集積回路、復調方法及び受信機 | |
JP2016140020A (ja) | 受信装置及び受信装置の受信方法 | |
JP5213769B2 (ja) | 受信機 | |
JP4985535B2 (ja) | 復調回路 | |
JP3518499B2 (ja) | 復調装置 | |
JP4467397B2 (ja) | 周波数制御装置、無線通信装置及び周波数制御方法 | |
JPH0936924A (ja) | 多値fsk受信装置 | |
JP4375032B2 (ja) | Qam送信システムおよびqam受信装置 | |
JP3660930B2 (ja) | 無線通信装置における自動周波数制御信号発生回路、受信装置、基地局装置、無線送受信システム、及び周波数誤差検出方法 | |
JP4143619B2 (ja) | Afc制御方法とafc回路および移動通信装置 | |
JP3943474B2 (ja) | 自動周波数制御装置および自動周波数制御方法 | |
JP2007053519A (ja) | 位相誤差検出回路およびpsk復調回路 | |
JP2001024562A (ja) | デジタルpll装置およびシンボル同期装置 | |
JPH1013483A (ja) | 搬送波再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090702 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110125 |