JP2007053519A

JP2007053519A - 位相誤差検出回路およびｐｓｋ復調回路

Info

Publication number: JP2007053519A
Application number: JP2005236329A
Authority: JP
Inventors: Hiromitsu Mizukami; 博光水上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-08-17
Filing date: 2005-08-17
Publication date: 2007-03-01

Abstract

【課題】回路規模の増大を抑制しつつ、搬送波再生における位相誤差を検出する。
【解決手段】直交成分Ｑおよび同相成分Ｉが１ビット化されたベースバンド信号ＢＢＸ、ＢＢＹを１ビットＡ／Ｄコンバータ１０７、１０８にてそれぞれ生成し、位相誤差検出回路１１１は、１ビット化されたベースバンド信号ＢＢＸ、ＢＢＹのビットエラーに基づいて、同相成分Ｉおよび直交成分Ｑの位相の回転方向を求め、ローパスフィルタ１１０を介して電圧制御発振器１０９に入力し、電圧制御発振器１０９は、同相成分Ｉおよび直交成分Ｑの右回りの回転頻度と左回りの回転頻度とが等しくなるように搬送波信号の位相を制御しながら、混合器１０４およびフェイズシフタ１１２に搬送波信号を供給する。
【選択図】図１

Description

本発明は位相誤差検出回路およびＰＳＫ復調回路に関し、特に、ビットエラーレートに基づいて位相誤差を検出する方法に適用して好適なものである。

ＰＳＫ（ＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）復調における主要な技術の１つに搬送波再生がある。この搬送波再生では、ＰＳＫ変調器にて送信された信号から搬送波を再生し、送信信号を復調する技術である。搬送波を再生するためには、受信された信号と受信機のローカル信号との位相誤差を検出する必要がある。
また、例えば、特許文献１には、直交復調された同相信号Ｉおよび直交信号Ｑから、マッピングされた位相点をＲＯＭテーブルを参照することによって求め、変調方式によりその後の演算（剰余算と減算の値）を変えることにより、位相誤差を検出する方法が開示されている。
特開平１０−３４１２６４号公報

しかしながら、特許文献１に開示された方法では、同相信号Ｉおよび直交信号Ｑから位相点を求めるために、同相信号Ｉおよび直交信号Ｑを多ビットＡ／Ｄコンバータでデジタル信号に変換し、ＲＯＭテーブルを参照しながらａｒｃｔａｎ（Ｑ／Ｉ）の演算をする必要がある。このため、多ビットＡＤコンバータと容量の大きなＲＯＭが必要となり、回路規模が大きくなるという問題があった。

そこで、本発明の目的は、回路規模の増大を抑制しつつ、搬送波再生における位相誤差を検出することが可能な位相誤差検出回路およびＰＳＫ復調回路を提供することである。

上述した課題を解決するために、本発明の一態様に係るＰＳＫ復調回路によれば、搬送波信号を生成する搬送波生成手段と、前記搬送波信号の位相をシフトさせながら受信信号に混合することにより、前記受信信号から同相成分および直交成分を抽出する抽出手段と、前記受信信号から抽出された同相成分および直交成分をしきい値と比較することにより、前記同相成分および直交成分をそれぞれ１ビット化する比較手段と、前記１ビット化された同相成分または直交成分のビットエラーに基づいて、前記同相成分および直交成分の位相の回転方向を求める位相誤差検出回路と、前記同相成分および直交成分の右回りの回転頻度と左回りの回転頻度とが等しくなるように前記搬送波信号の位相を制御する位相制御手段とを備えることを特徴とする。

これにより、同相成分または直交成分のビットエラーに基づいて同相成分および直交成分の位相の回転方向を求めることが可能となる。このため、１ビット化された同相成分または直交成分から位相誤差を検出することが可能となり、同相成分または直交成分をデジタル値に変換するための多ビットＡＤコンバータが不要となるとともに、同相成分および直交成分からマッピングされた位相点を算出するためのＲＯＭテーブルを設ける必要がなくなり、回路規模の増大を抑制しつつ、搬送波再生を実現することが可能となる。

また、本発明の一態様に係るＰＳＫ復調回路によれば、前記受信信号に含まれる同相成分および直交成分がどの象限に属するかを判定する象限判定回路と、前記受信信号のプリアンブル中に含まれるリファレンスデータとの比較結果に基づいて、前記受信信号に含まれる同相成分および直交成分がビットエラーを起こしているかどうかを検出するビットエラー検出回路と、第何象限で同相成分または直交成分のどちらがビットエラーを起こしているかを判定することで、位相の回転方向を求める位相判定回路とを備えることを特徴とする。

これにより、１ビット化された同相成分または直交成分のビットエラーに基づいて、同相成分および直交成分の位相の回転方向を求めることが可能となり、回路規模の増大を抑制しつつ、搬送波再生における位相誤差を検出することが可能となる。
また、本発明の一態様に係るＰＳＫ復調回路によれば、位相同期をとる期間の送信電力が小さくなるように制御する送信電力制御手段をさらに備えることを特徴とする。

これにより、位相同期をとる期間のビットエラーを増大させることが可能となり、同相成分または直交成分のビットエラーに基づいて、搬送波再生における位相誤差を迅速に検出することが可能となる。
また、本発明の一態様に係るＰＳＫ復調回路によれば、前記送信電力制御手段は、前記プリアンブル期間中の送信電力を連続的に変化させることを特徴とする。

これにより、検出する位相誤差の範囲を変化させることが可能となり、搬送波再生における位相誤差の検出精度を向上させることができる。
また、本発明の一態様に係るＰＳＫ復調回路によれば、前記送信電力制御手段は、前記ビットエラーの頻度に基づいて、有線フィードバックにより前記送信電力を制御することを特徴とする。

これにより、ビットエラーの頻度が少ない場合においても、位相誤差を迅速に検出することが可能となり、様々の受信環境に対応しつつ、搬送波再生を効率よく行うことができる。
また、本発明の一態様に係る位相誤差検出回路によれば、受信信号に含まれる同相成分または直交成分のビットエラーに基づいて、同相成分および直交成分の位相の回転方向を求めることを特徴とする。

これにより、受信信号に含まれる同相成分および直交成分を多ビットのデジタル値に変換することなく、同相成分および直交成分の位相の回転方向を求めることが可能となる。このため、同相成分または直交成分を多ビットのデジタル値に変換するための多ビットＡＤコンバータが不要となるとともに、同相成分および直交成分からマッピングされた位相点を算出するためのＲＯＭテーブルを設ける必要がなくなり、回路規模の増大を抑制しつつ、搬送波再生を実現することが可能となる。

また、本発明の一態様に係る位相誤差検出回路によれば、前記受信信号に含まれる同相成分および直交成分がどの象限に属するかを判定する象限判定回路と、前記受信信号のプリアンブル中に含まれるリファレンスデータとの比較結果に基づいて、前記受信信号に含まれる同相成分および直交成分がビットエラーを起こしているかどうかを検出するビットエラー検出回路と、第何象限で同相成分または直交成分のどちらがビットエラーを起こしているかを判定することで、位相の回転方向を求める位相判定回路とを備えることを特徴とする。

これにより、１ビット化された同相成分または直交成分のビットエラーに基づいて、同相成分および直交成分の位相の回転方向を求めることが可能となり、回路規模の増大を抑制しつつ、搬送波再生における位相誤差を検出することが可能となる。

以下、本発明の実施形態に係る位相誤差検出回路およびＰＳＫ復調回路について図面を参照しながら説明する。
図１は、本発明の一実施形態に係るＰＳＫ復調回路が提供される無線通信受信機の概略構成を示すブロック図である。
図１において、無線通信受信機には、直交変調された電波を受信するアンテナ１０１、アンテナ１０１にて受信され受信信号を増幅するローノイズアンプ１０２、搬送波信号を生成する電圧制御発振器１０９、電圧制御発振器１０９にて生成された搬送波信号の位相をπ／２だけシフトさせるフェイズシフタ１１２、π／２だけ位相がシフトされた搬送波信号と、ローノイズアンプ１０２にて増幅された受信信号を混合することにより、受信信号の直交成分Ｑを復調する混合器１０３、電圧制御発振器１０９にて生成された搬送波信号と、ローノイズアンプ１０２にて増幅された受信信号を混合することにより、受信信号の同相成分Ｉを復調する混合器１０４、混合器１０３にて生成された信号から不要な高域成分を除去するローパスフィルタ１０５、混合器１０４にて生成された信号から不要な高域成分を除去するローパスフィルタ１０６、ローパスフィルタ１０５にて不要な高域成分が除去された直交成分Ｑをしきい値と比較することにより、直交成分Ｑが１ビット化されたベースバンド信号ＢＢＸを生成する１ビットＡ／Ｄコンバータ１０７、ローパスフィルタ１０６にて不要な高域成分が除去された同相成分Ｉをしきい値と比較することにより、同相成分Ｉが１ビット化されたベースバンド信号ＢＢＹを生成する１ビットＡ／Ｄコンバータ１０８、１ビット化されたベースバンド信号ＢＢＸ、ＢＢＹのビットエラーに基づいて、同相成分Ｉおよび直交成分Ｑの位相の回転方向を求める位相誤差検出回路１１１、位相誤差検出回路１１１の出力から不要な高域成分を除去するローパスフィルタ１１０が設けられている。

そして、アンテナ１０１にて受信された電波はローノイズアンプ１０２で増幅される。そして、電圧制御発振器１０９にて生成された搬送波信号がローノイズアンプ１０２にて増幅された受信信号に混合されることにより、受信信号の同相成分Ｉが復調されるとともに、フェイズシフタ１１２にてπ／２だけ位相がシフトされた搬送波信号がローノイズアンプ１０２にて増幅された受信信号に混合されることにより、受信信号の直交成分Ｑが復調される。

そして、混合器１０３、１０４にて生成された信号はローパスフィルタ１０５、１０６にて不要な高域成分がそれぞれ除去された後、１ビットＡ／Ｄコンバータ１０７、１０８にそれぞれ送られる。そして、直交成分Ｑおよび同相成分Ｉが１ビット化されたベースバンド信号ＢＢＸ、ＢＢＹが１ビットＡ／Ｄコンバータ１０７、１０８にてそれぞれ生成され、位相誤差検出回路１１１に入力される。

そして、位相誤差検出回路１１１は、１ビット化されたベースバンド信号ＢＢＸ、ＢＢＹのビットエラーに基づいて、同相成分Ｉおよび直交成分Ｑの位相の回転方向を求め、ローパスフィルタ１１０を介して電圧制御発振器１０９に入力する。そして、電圧制御発振器１０９は、同相成分Ｉおよび直交成分Ｑの右回りの回転頻度と左回りの回転頻度とが等しくなるように搬送波信号の位相を制御しながら、混合器１０４およびフェイズシフタ１１２に搬送波信号を供給する。

これにより、１ビット化された同相成分Ｉまたは直交成分Ｑから位相誤差を検出することが可能となり、同相成分Ｉまたは直交成分Ｑをデジタル値に変換するための多ビットＡＤコンバータが不要となるとともに、同相成分Ｉおよび直交成分Ｑからマッピングされた位相点を算出するためのＲＯＭテーブルを設ける必要がなくなり、回路規模の増大を抑制しつつ、搬送波再生を実現することが可能となる。

図３は、ＱＰＳＫ受信信号におけるコンスタレーション（同相成分Ｉおよび直交成分Ｑ）を示す図である。
図３（ａ）において、ＱＰＳＫ方式では、搬送波の位相変化をπ／２ラジアンおきにすることで、１シンボルで４つの状態、すなわち２ビットの情報伝達が実現される。ここで、受信信号は、理想的な信号点Ｓ１〜Ｓ４に対してノイズＮ１〜Ｎ４がそれぞれ付加された状態となる。

また、図３（ｂ）において、送受信間で位相オフセットが存在すると、π／４のラインに対して位相角Φだけ信号点Ｓ１〜Ｓ４が回転する。ここで、１ビット化されたベースバンド信号ＢＢＸ、ＢＢＹがビットエラーを起こしたかどうかを判断することにより、位相角Φの回転方向を判定することができる。例えば、信号点Ｓ１が第１象限にあり、信号点Ｓ１の直交成分Ｑにビットエラーが発生したものとすると、信号点Ｓ１の位相は右回りの方向にオフセットしていると判断することができる。一方、信号点Ｓ１が第１象限にあり、信号点Ｓ１の同相成分Ｉにビットエラーが発生したものとすると、信号点Ｓ１の位相は左回りの方向にオフセットしていると判断することができる。

さらに、図３（ｃ）において、プリアンブルの受信期間中では送信電力を下げることにより、信号品質を意図的に劣化させ、ビットエラーを起こし易くすることができる。これにより、ビットエラーを起こす確率を増大させることができ、搬送波を再生させるために必要なビットエラーを短時間で起こさせることができる。
図２は、図１の位相誤差検出回路１１１の概略構成を示すブロック図である。

図２において、位相誤差検出回路１１１には、受信パケットのプリアンブル中に含まれるリファレンスデータＲＸ、ＲＹの参照結果に基づいて、受信信号に含まれる同相成分Ｉおよび直交成分Ｑがどの象限に属するかを判定する象限判定回路１２１、受信パケットのプリアンブル中に含まれるリファレンスデータＲＸとの比較結果に基づいて、受信信号に含まれる直交成分Ｑがビットエラーを起こしているかどうかを検出する排他的論理和回路１２２、受信パケットのプリアンブル中に含まれるリファレンスデータＲＹとの比較結果に基づいて、受信信号に含まれる同相成分Ｉがビットエラーを起こしているかどうかを検出する排他的論理和回路１２３、第何象限で同相成分Ｉまたは直交成分Ｑのどちらがビットエラーを起こしているかを判定することで、π／４のラインに対して位相の右回りのオフセットを検出する判定回路１２４、第何象限で同相成分Ｉまたは直交成分Ｑのどちらがビットエラーを起こしているかを判定することで、π／４のラインに対して位相の左回りのオフセットを検出する判定回路１２５、π／４のラインに対する右回りのオフセットの頻度を算出する積算回路１２６、π／４のラインに対する左回りのオフセットの頻度を算出する積算回路１２７、π／４のラインに対する右回りのオフセットの頻度と左回りのオフセットの頻度とを減算する減算器１２８、タイミング発生回路１３０から出力されるタイミングに同期して減算器１２８による減算結果をサンプリングするサンプルホールド回路１２９およびサンプルホールド回路１２９によるサンプリングタイミングおよび積算回路１２６、１２７のリセットタイミングを発生させるタイミング発生回路１３０が設けられている。

そして、位相誤差検出回路１１１に入力されたベースバンド信号ＢＢＸ、ＢＢＹは排他的論理和回路１２２、１２３に送られる。そして、排他的論理和回路１２２、１２３にてリファレンスデータＲＸ、ＲＹとそれぞれ排他的論理和をとることにより、ベースバンド信号ＢＢＸ、ＢＢＹがリファレンスデータＲＸ、ＲＹと一致しているかどうかが判定され、その判定結果は判定回路１２４、１２５に送られる。また、リファレンスデータＲＸ、ＲＹは象限判定回路１２１に入力される。そして、象限判定回路１２１は、リファレンスデータＲＸ、ＲＹを参照することにより、受信信号に含まれる同相成分Ｉおよび直交成分Ｑがどの象限に属するかを判定する。

図４は、図２の象限判定回路１２１の出力値を示す図である。
図４において、リファレンスデータＲＸ、ＲＹが（１，１）の場合、受信信号は第１象限に属すると判定され、象限判定回路１２１から“１”が出力される。また、リファレンスデータＲＸ、ＲＹが（１，０）の場合、受信信号は第２象限に属すると判定され、象限判定回路１２１から“２”が出力される。また、リファレンスデータＲＸ、ＲＹが（０，０）の場合、受信信号は第３象限に属すると判定され、象限判定回路１２１から“３”が出力される。また、リファレンスデータＲＸ、ＲＹが（０，１）の場合、受信信号は第４象限に属すると判定され、象限判定回路１２１から“４”が出力される。

そして、象限判定回路１２１による判定結果および判定回路１２４、１２５による各判定結果は、判定回路１２４、１２５に入力される。そして、判定回路１２４は、第何象限で同相成分Ｉまたは直交成分Ｑのどちらがビットエラーを起こしているかを判定することで、π／４のラインに対して位相の右回りのオフセットの頻度を求める。また、判定回路１２５は、第何象限で同相成分Ｉまたは直交成分Ｑのどちらがビットエラーを起こしているかを判定することで、π／４のラインに対して位相の左回りのオフセットの頻度を求める。

図５（ａ）は、図２の判定回路１２４の出力値を示す図、図５（ｂ）は、図２の判定回路１２５の出力値を示す図である。
図５において、判定回路１２４では、入力２および入力３が（０，０）の場合、同相成分Ｉおよび直交成分Ｑの両方ともビットエラーを起こしておらず、判定不可として“０”を出力する。また、入力２および入力３が（１，１）の場合、同相成分Ｉおよび直交成分Ｑの両方ともビットエラーを起こしており、判定不可として“０”を出力する。

また、入力１が“１”で入力２および入力３が（０，１）の場合、第１象限で直交成分Ｑがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“１”を出力する。また、入力１が“１”で入力２および入力３が（１，０）の場合、第１象限で同相成分Ｉがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“０”を出力する。

また、入力１が“２”で入力２および入力３が（０，１）の場合、第２象限で直交成分Ｑがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“０”を出力する。また、入力１が“２”で入力２および入力３が（１，０）の場合、第２象限で同相成分Ｉがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“１”を出力する。

また、入力１が“３”で入力２および入力３が（０，１）の場合、第３象限で直交成分Ｑがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“１”を出力する。また、入力１が“３”で入力２および入力３が（１，０）の場合、第３象限で同相成分Ｉがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“０”を出力する。

また、入力１が“４”で入力２および入力３が（０，１）の場合、第４象限で直交成分Ｑがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“０”を出力する。また、入力１が“４”で入力２および入力３が（１，０）の場合、第４象限で同相成分Ｉがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“１”を出力する。

一方、判定回路１２５では、入力２および入力３が（０，０）の場合、同相成分Ｉおよび直交成分Ｑの両方ともビットエラーを起こしておらず、判定不可として“０”を出力する。また、入力２および入力３が（１，１）の場合、同相成分Ｉおよび直交成分Ｑの両方ともビットエラーを起こしており、判定不可として“０”を出力する。
また、入力１が“１”で入力２および入力３が（０，１）の場合、第１象限で直交成分Ｑがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“０”を出力する。また、入力１が“１”で入力２および入力３が（１，０）の場合、第１象限で同相成分Ｉがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“１”を出力する。

また、入力１が“２”で入力２および入力３が（０，１）の場合、第２象限で直交成分Ｑがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“１”を出力する。また、入力１が“２”で入力２および入力３が（１，０）の場合、第２象限で同相成分Ｉがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“０”を出力する。

また、入力１が“３”で入力２および入力３が（０，１）の場合、第３象限で直交成分Ｑがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“０”を出力する。また、入力１が“３”で入力２および入力３が（１，０）の場合、第３象限で同相成分Ｉがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“１”を出力する。

また、入力１が“４”で入力２および入力３が（０，１）の場合、第４象限で直交成分Ｑがビットエラーを起こしているため、位相は左回りの方向にオフセットしているとして“１”を出力する。また、入力１が“４”で入力２および入力３が（１，０）の場合、第４象限で同相成分Ｉがビットエラーを起こしているため、位相は右回りの方向にオフセットしているとして“０”を出力する。

そして、判定回路１２４にて位相の右回りのオフセットが検出されると、その検出結果は積算回路１２６に入力され、位相の右回りのオフセットの頻度が積算回路１２６にて算出される。また、判定回路１２５にて位相の左回りのオフセットが検出されると、その検出結果は積算回路１２７に入力され、位相の左回りのオフセットの頻度が積算回路１２７にて算出される。

そして、積算回路１２６にて算出された位相の右回りのオフセットの頻度および積算回路１２７にて算出された位相の左回りのオフセットの頻度は減算器１２８に入力され、位相の右回りのオフセットの頻度と位相の左回りのオフセットの頻度とが減算器１２８にて減算される。そして、減算器１２８からの出力はサンプルホールド回路１２９に入力され、タイミング発生回路１３０にて発生されたサンプリングタイミングに従ってサンプリングされる。

図６（ａ）はデータのパケット構成を示す図、図６（ｂ）および図６（ｃ）は送信電力を示す図、図６（ｄ）は図２のタイミング発生回路１３０の出力信号を示す図である。
図６（ａ）において、受信パケットにはプリアンブルおよびデータが含まれている。そして、プリアンブルにはリファレンスデータＲＸ、ＲＹが含まれ、プリアンブル期間中に位相の調整が行われる。

また、図６（ｂ）において、プリアンブル期間中には送信電力を小さくし、データ期間中には送信電力を通常のレベルに戻すことができる。これにより、位相同期をとる期間のビットエラーを増大させることが可能となり、同相成分Ｉまたは直交成分Ｑのビットエラーに基づいて、搬送波再生における位相誤差を迅速に検出することが可能となる。
また、図６（ｃ）において、プリアンブル期間中の送信電力を段階的に変化させることができる。これにより、検出する位相誤差の範囲を変化させることが可能となり、搬送波再生における位相誤差の検出精度を向上させることができる。

また、図６（ｄ）において、タイミング発生回路１３０は、サンプルホールド回路１２９によるサンプリングタイミングおよび積算回路１２６、１２７のリセットタイミングを一定の間隔で発生させ、サンプルホールド回路１２９および積算回路１２６、１２７に出力することができる。
なお、送受信機が有線制御ラインを共有する場合、ビットエラーレートに基づいてプリアンブル期間中の送信電力を受信機側から制御するようにしてもよい。すなわち、一定数のビットエラーがプリアンブル期間中に起こらない場合、送信電力を下げるように有線制御ラインにて送信機に通知することにより、ビットエラーレートを増大させることができる。

図７は、図１の位相誤差検出回路１１１のその他の構成例を示すブロック図である。
図７において、図３の位相誤差検出回路１１１の構成に加え、積算回路１２６、１２７の出力を互いに加算する加算器１３１および一定数のビットエラーがプリアンブル期間中に起こったかどうかを判定する判定回路１３２が設けられている。
そして、積算回路１２６にて算出された右回りのオフセットの頻度および積算回路１２７にて算出された左回りのオフセットの頻度は加算器１３１に入力され、受信信号のビットエラーの数が加算器１３１にて算出される。そして、加算器１３１にて算出されたビットエラーの数は判定回路１３２に入力され、タイミング発生回路１３０にて発生されたタイミングに従って一定数のビットエラーがプリアンブル期間中に起こったかどうかが判定される。そして、判定回路１３２は、一定数のビットエラーがプリアンブル期間中に起こらない場合、送信電力を下げるように制御する送信電力制御信号をＰＳＫ送信機に通知する。

図８は、本発明の一実施形態に係るＰＳＫ送信機の概略構成を示すブロック図である。
図８において、ＰＳＫ送信機には、ベースバンド信号を発生させるベースバンド回路６０４、局部発振信号を発生させる局部発振器６０５、局部発振信号にベースバンド信号を混合することにより、ベースバンド信号を無線周波数にアップコンバートする混合器６０３、混合器６０３にて生成されたＲＦ（無線周波数）信号を増幅するパワーアンプ６０２、パワーアンプ６０２にて増幅されたＲＦ信号を空間に送出するアンテナ６０１および図７の判定回路１３２から送られた送信電力制御信号に基づいてパワーアンプ６０２のゲインを調整する送信電力制御回路６０６が設けられている。

そして、ベースバンド回路６０４にて発生されたベースバンド信号は混合器６０３に送られ、局部発振器６０５にて生成された局部発振信号と混合されることにより、ＲＦ信号が生成される。そして、混合器６０３にて生成されたＲＦ信号はパワーアンプ６０２に送られ、一定数のビットエラーがプリアンブル期間中に起こるように増幅された後、アンテナ６０１を介して空間に放出される。

これにより、一定数のビットエラーがプリアンブル期間中に起こらない場合、送信電力を下げるように有線制御ラインにて送信機に通知することにより、ビットエラーレートを増大させることができ、回路構成の大規模化を抑制しつつ、搬送波を再生させるために必要なビットエラーレートを確保することが可能となる。

本発明の一実施形態に係るＰＳＫ復調回路の概略構成を示すブロック図。図１の位相誤差検出回路１１１の概略構成を示すブロック図。ＱＰＳＫ受信信号におけるコンスタレーションを示す図。図２の象限判定回路１２１の出力値を示す図。図２の判定回路１２４、１２５の出力値を示す図。データのパケット構成、送信電力および図２のタイミング発生回路１３０の出力信号を示す図。図１の位相誤差検出回路１１１のその他の構成例を示すブロック図。本発明の一実施形態に係るＰＳＫ送信機の概略構成を示すブロック図。

符号の説明

１０１、６０１アンテナ、１０２ローノイズアンプ、１０３、１０４、６０３混合器、１０５、１０６、１１０ローパスフィルタ、１０７、１０８１ビットＡ／Ｄコンバータ、１０９電圧制御発振器、１１１位相誤差検出回路、１１２フェイズシフタ、１２１象限判定回路、１２２、１２３排他的論理和回路、１２４、１２５、１３２判定回路、１２６、１２７積算回路、１２８減算器、１２９サンプルホールド回路、１３０タイミング発生回路、１３１加算器、６０２パワーアンプ、６０４ベースバンド回路、６０５局部発振器、６０６送信電力制御回路

Claims

搬送波信号を生成する搬送波生成手段と、
前記搬送波信号の位相をシフトさせながら受信信号に混合することにより、前記受信信号から同相成分および直交成分を抽出する抽出手段と、
前記受信信号から抽出された同相成分および直交成分をしきい値と比較することにより、前記同相成分および直交成分をそれぞれ１ビット化する比較手段と、
前記１ビット化された同相成分または直交成分のビットエラーに基づいて、前記同相成分および直交成分の位相の回転方向を求める位相誤差検出回路と、
前記同相成分および直交成分の右回りの回転頻度と左回りの回転頻度とが等しくなるように前記搬送波信号の位相を制御する位相制御手段とを備えることを特徴とするＰＳＫ復調回路。
前記受信信号に含まれる同相成分および直交成分がどの象限に属するかを判定する象限判定回路と、
前記受信信号のプリアンブル中に含まれるリファレンスデータとの比較結果に基づいて、前記受信信号に含まれる同相成分および直交成分がビットエラーを起こしているかどうかを検出するビットエラー検出回路と、
第何象限で同相成分または直交成分のどちらがビットエラーを起こしているかを判定することで、位相の回転方向を求める位相判定回路とを備えることを特徴とする請求項１記載のＰＳＫ復調回路。
位相同期をとる期間の送信電力が小さくなるように制御する送信電力制御手段をさらに備えることを特徴とする請求項１または２記載のＰＳＫ復調回路。
前記送信電力制御手段は、前記プリアンブル期間中の送信電力を連続的に変化させることを特徴とする請求項３記載のＰＳＫ復調回路。
前記送信電力制御手段は、前記ビットエラーの頻度に基づいて、有線フィードバックにより前記送信電力を制御することを特徴とする請求項３記載のＰＳＫ復調回路。
受信信号に含まれる同相成分または直交成分のビットエラーに基づいて、同相成分および直交成分の位相の回転方向を求めることを特徴とする位相誤差検出回路。
前記受信信号に含まれる同相成分および直交成分がどの象限に属するかを判定する象限判定回路と、
前記受信信号のプリアンブル中に含まれるリファレンスデータとの比較結果に基づいて、前記受信信号に含まれる同相成分および直交成分がビットエラーを起こしているかどうかを検出するビットエラー検出回路と、
第何象限で同相成分または直交成分のどちらがビットエラーを起こしているかを判定することで、位相の回転方向を求める位相判定回路とを備えることを特徴とする請求項６記載の位相誤差検出回路。