CN101005480B - 解调电路和解调方法 - Google Patents

解调电路和解调方法 Download PDF

Info

Publication number
CN101005480B
CN101005480B CN2006100784616A CN200610078461A CN101005480B CN 101005480 B CN101005480 B CN 101005480B CN 2006100784616 A CN2006100784616 A CN 2006100784616A CN 200610078461 A CN200610078461 A CN 200610078461A CN 101005480 B CN101005480 B CN 101005480B
Authority
CN
China
Prior art keywords
automatic equalizer
frequency mixer
unit
signal
end automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100784616A
Other languages
English (en)
Other versions
CN101005480A (zh
Inventor
橘田辰昭
岩松隆则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101005480A publication Critical patent/CN101005480A/zh
Application granted granted Critical
Publication of CN101005480B publication Critical patent/CN101005480B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3872—Compensation for phase rotation in the demodulated signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/0305—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using blind adaptation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明提供了一种解调电路，其包括用于执行对信号的均衡处理的自动均衡器，用于基于经自动均衡器均衡的信号执行载波恢复处理的载波恢复电路。用于执行对自动均衡器的幅度控制的中心抽头被置于自动均衡器的输入侧，并且中心抽头的控制信号从自动均衡器发送。

Description

解调电路和解调方法
技术领域
本发明涉及解调电路和解调方法，并且尤其涉及在确保幅度控制的准确性的同时实现电路规模小型化的解调电路和解调方法。 
背景技术
一种用于调制发送数据的系统为正交幅度调制(QAM)系统。这个调制系统是使得IQ相位平面(即包括作为水平轴的I信道信号和作为垂直轴的Q信道信号的平面)上的2n个信号点对应到2n个符号的一种调制系统。发送方通过将相互正交的载波和被载波相乘来获得I信道信号和Q信道信号，并且通过将上述两个信号相加来发送信号。 
图1是示出了根据第一传统技术的QAM接收机(即QAM解调电路)的配置的框图。 
参考图1，利用前一级中的调谐器(这里未示出)的已调谐(tuned-in)信号(即IFin)被输入到可变增益放大器(VGA)11。 
利用VGA 11放大信号IFin，并且利用A/D(模数)转换器12将其从模拟信号转换成数字信号。 
从A/D转换器12输出的信号被分成去往AGC(自动增益控制)电路13的信号和去往混频器141和142的信号。 
因而，去往AGC电路13的A/D转换器12的输出被估计其功率，并且增益控制信号被输出到VGA 11。就是说，自动增益控制(AGC)环路由VGA 11、A/D转换器12和AGC电路13构成。注意对于AGC环路要控制A/D转换器12的输入以使得功率恒定，因此AGC环路也被称为功率控制环路。 
同时，去往混频器141和142的A/D转换器12的输出在混频器141和142中与分别用Cos(ωt)和Sin(ωt)表示的相互正交的正弦波相乘，从 而被分成I信道和Q信道信号并且被下变频到基带。 
信道选择滤波器(低通滤波器)151和152分别滤除由下变频产生的上部信号和该信号的相邻信道(信号)。 
利用由混频器861和862以及数字AGC电路87构成的数字AGC环路来对信道选择滤波器151和152的输出进行增益控制。数字AGC环路设备抑制了插值器171和172的输入动态范围，从而防止电路规模变大。 
混频器861和862的输出通过数字AGC环路来进行增益控制，并且被输入到插值器171和172中。 
插值器171和172通过基于从抽头表33中接收到的抽头系数的插值产生偏离输入数据时钟时间的时钟时间处的数据值。稀疏(thin-out)单元181和182从插值器171和172的输出中去掉被复制的点。 
通过Root Nyquist滤波器(低通滤波器)211和212对稀疏单元181和182的输出进行频带限制，并且从而滤除白噪声和附近的相邻信道。 
Root Nyquist滤波器211和212的输出被输入到自动均衡器单元。自动均衡器单元包括前端自动均衡器88、载波恢复转子(CR转子)23和后端自动均衡器24。 
图2示出了图1所示出的自动均衡器单元的主要部分的细节。I信道和Q信道分别配备有图2所示出的自动均衡器单元。自动均衡器单元中的数据均衡处理从当前时钟时间处的数据中去除干扰波。 
图2所示出的自动均衡器单元是具有抽头系数操作功能的有限脉冲响应(FIR)滤波器。延迟器件362到365示出了FIR滤波器的延迟器件。鉴频器381到385、延迟器件411到415、混频器421到425、积分器431到435和误差信号计算单元45构成了抽头系数操作单元。 
图2所示出的自动均衡器单元是包括能够设置五个抽头系数的五个级的自动均衡器单元。这五个抽头系数分别为混频器351、352、353、354和355设置。混频器353是为其设置了当前时钟时间(即时钟时间t)的数据的抽头系数的抽头(中心抽头)。混频器351是为其设置了相比当前时钟时间的第二新的时钟时间(即时钟时间t-2)的数据的抽头系数的抽头。混频器352是为其设置了相比当前时钟时间的第一新的时钟时间(即时钟时 间t-1)的数据的抽头系数的抽头。混频器354是为其设置了相比当前时钟时间的第一旧的时钟时间(即时钟时间t+1)的数据的抽头系数的抽头。混频器355是为其设置了相比当前时钟时间的第二旧的时钟时间(即时钟时间t+2)的数据的抽头系数的抽头。 
鉴频器381到385的输入为在相应的各个时钟时间的采样数据，并且它们根据输入的采样数据(即I信道或Q信道的数据)的符号(即正或负)计算并输出用于与从误差信号计算单元45输出的误差信号相乘的因子。 
从鉴频器381到385输出的因子在混频器421到425中与来自误差信号计算单元45的误差信号相乘。就是说，从混频器421到425中输出考虑了相应的各个时钟时间的数据的符号的误差信号。注意延迟器件411到415将锁定的鉴频器381到385的输出读出到混频器421到425中，以便在正确的定时处执行混频器421到425中的乘法。 
在积分器431到435中分别对从混频器421到425中输出的误差信号求积分，并且得到在各个时钟时间的抽头系数。当前时钟时间的抽头系数(即积分器433的输出)被输出到中心抽头(混频器)353。各个时钟时间的抽头系数(即积分器431到435的输出)在抽头(即混频器)351到355中与相应的各个时钟时间的信号相乘，然后被输出到加法器34。 
加法器34通过将混频器(即抽头)351到355的输出相加而输出信号EQOUT。误差信号计算单元45获得信号EQOUT与目标信号(即接近于当前时钟时间的数据的理想信号点的I分量和Q分量；例如在16QAM的情况下，+2，+1，-1，和-2作为目标信号)之间的差异，并且将该差异作为误差信号输出到混频器421到425。 
现在重新开始描述图1。 
从中去除了干扰波并且经自动均衡器均衡的信号(即后端自动均衡器24的输出)被分开来进行后级的信号处理，一个去往载波恢复电路25，一个去往定时恢复电路31。 
载波恢复电路25基于后端自动均衡器24的输出计算当前时钟时间的信号与在IQ相位平面上接近于上述信号的理想信号点之间的相位偏离， 并且将该相位偏离所反映的值输出到数位控制振荡器(NCO)26。NCO26产生幅度为上述相位偏离所反映的值的锯齿波，并且将其输出到Sin/Cos表27中。Sin/Cos表27将输入锯齿波的幅度映射到相位角的一个周期(-π到π)上，并且计算与输入锯齿波的幅度相对应的相位角的正弦和余弦值。计算出的正弦和余弦值被输出到载波恢复转子23中，然后载波恢复转子23利用计算出的正弦和余弦值并且进行初步转换，从而在IQ相位平面上旋转当前时钟时间的信号。注意图2所示出的后端自动均衡器利用由载波恢复转子23处理进行旋转的数据作为每个时钟时间的数据，这通过以上的描述应该清楚。 
同时，定时恢复电路31基于后端自动均衡器24的输出计算当前时钟时间的信号附近的信号在时间上的快或慢(increase or decrease)(即定时误差)，并且将信号在时间上的快或慢(即定时误差)所反映的值输出到数位控制振荡器32。NCO 32产生幅度为上述信号在时间上的快或慢(即定时误差)所反映的值的锯齿波。NCO 32所产生的锯齿波被输出到抽头表33和稀疏单元181和182中。抽头表33将输入锯齿波的幅度映射到相位角的一个周期(-π到π)中，并且计算与输入锯齿波的幅度相对应的相位角Δθ的(多个)抽头系数。 
计算出的抽头系数被输出到插值器(即FIR滤波器)171和172中，然后插值器171和172通过基于输入数据和输入(多个)抽头系数的插值得到距离输入数据的时钟时间一定偏离时间处的数据值。插值器171和172的输出被分别输入到稀疏单元181和182中。 
稀疏单元181和182基于来自NCO 32的锯齿波生成稀疏时钟，并且将由稀疏时钟锁定的数据读出到后面的级中，从而从由插值器171和172发送来的信号中去掉被复制的点。 
图3是示出了根据第二个传统技术的QAM接收机(即QAM解调电路)的配置的框图。与其中数字AGC电路87输入来自混频器861和862的信号的图1相比，在图3中，数字AGC电路91输入来自后端自动均衡器24的信号并且将其输出到混频器861和862，这就是图1和图3的差别。 
图4是示出了根据第三个传统技术的QAM接收机(即QAM解调电路)的配置的框图。 
在图4中，没有插值器171和172、稀疏单元181和182、Root Nyquist滤波器211和212、NCO 32和抽头表33；并且与图1相比，定时恢复电路31的输出被输入到A/D转换器85中。 
就是说，在图4所示出的配置中，用于将定时恢复电路31的输出从数字转换成模拟的D/A(数模)转换器83和用于将与定时恢复电路31的输出(其被转换成模拟信号)相对应的频率输出到A/D转换器85的压控振荡器(VCO)84被插在定时恢复电路31和A/D转换器85之间。 
图5是示出了根据第四个传统技术的QAM接收机(即QAM解调电路)的配置的框图。与其中数字AGC电路87输入来自混频器861和862的信号的图4相比，在图5中，数字AGC电路91输入来自后端自动均衡器24的信号并且将其输出到混频器861和862，这就是图4和图5的差别。 
图3、图4和图5所示出的电路可以配置为图1所示出的QAM解调电路的修改示例。 
顺便提一下，专利文献1公开了使用插值器的符号定时恢复技术等。 
[专利文献1]日本注册专利No.3573627；“Multi-rate symbol timing recovery circuit”(多速率符号定时恢复电路) 
在图1所示出的第一个传统技术中，数字AGC环路利用定时恢复之前的信号执行增益控制。由此，可以令人信服地利用数字AGC电路87来进行增益控制，例如对足够数目的数据在时间上求平均。但是，这种情况面临着降低响应特性的问题。 
而在图3所示出的第二个传统技术和图5所示出的第四个传统技术中，数字AGC电路91参考定时恢复后的信号并且相应地可以在符号点(即理想信号点)处执行增益控制，从而实现了高速的时间响应。但是，存在发生双环路的问题，即利用数字AGC电路91的幅度控制环路和利用自动均衡器的中心抽头的幅度控制环路，因而导致幅度控制变得不稳定。 
在图4所示出的第三个传统技术中，A/D转换器85在定时恢复后的时 钟处进行采样。但是，数字AGC环路是通过参考均衡之前的信号而执行的，从而导致受干扰波的影响很大。在这种情况下，首先控制例如是要使有用波(desired wave)的电平变低，之后进行放大有用波的信号处理。就是说，因为有用波是在被衰减之后被放大的，所以存在信号准确度降低的问题。 
发明内容
本发明的挑战是提供能够使电路规模小型化的解调电路和解调方法。 
本发明的另一挑战是提供在保证幅度控制的准确性的同时使电路规模小型化的解调电路和解调方法。 
根据本发明的第一解调电路是用于解调信号的解调电路，包括：信道选择滤波器；混频器；插值器单元；包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，用于执行对信号的均衡处理，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间，以及用于从经所述自动均衡器单元均衡的信号执行载波恢复控制的载波恢复电路，其中所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，所述插值器单元被设置在所述前端自动均衡器之前，所述混频器执行对所述自动均衡器单元的幅度控制，并且被输入到所述混频器的所述信道选择滤波器的输出与被输入到所述混频器的、用于控制当前时钟时间的数据幅度的所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。 
根据本发明的第二解调电路是用于解调信号的解调电路，包括：信道选择滤波器；混频器；用于在预定的定时处执行对信号的信号点识别的A/D转换器；用于校正与由A/D转换器进行信号点识别的信号相关的识别定时的插值器单元；以及用于均衡识别定时被插值器单元校正的信号的、包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间，其中所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，所述插值器单元被设置在所述前端自动均衡器之前，所述混频 器执行对所述自动均衡器单元的幅度控制，并且被输入到所述混频器的所述信道选择滤波器的输出与被输入到所述混频器的、用于控制当前时钟时间的数据幅度的所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。 
图1是示出了根据第一传统技术的QAM接收机(即QAM解调电路)的配置的框图； 
图2示出了图1所示出的自动均衡器单元的主要部分的更多的细节； 
图3是示出了根据第二传统技术的QAM接收机(即QAM解调电路)的配置的框图； 
图4是示出了根据第三传统技术的QAM接收机(即QAM解调电路)的配置的框图； 
图5是示出了根据第四传统技术的QAM接收机(即QAM解调电路)的配置的框图； 
图6是示出了根据本发明实施例的QAM接收机(即QAM解调电路)的配置的框图； 
图7A是信道选择滤波器的输入波形谱(第1部分)； 
图7B是信道选择滤波器的输出波形谱(第1部分)； 
图8A是信道选择滤波器的输入波形谱(第2部分)； 
图8B是信道选择滤波器的输出波形谱(第2部分)； 
图9示出了图6所示出的自动均衡器单元的主要部分的更多的细节(第1部分)； 
图10示出了接收到的信号的眼图； 
图11示出了图6所示出的载波恢复环路的主要部分的更多的细节； 
图12示出了图6所示出的定时恢复环路的主要部分的更多的细节； 
图13示出了在图6所示出的定时恢复环路中所产生的波形和所参考的时钟，(a)示出了从数位控制振荡器(NCO)输出的锯齿波的波形，(b)示出了第一时钟(即采样时钟)并且(c)示出了第二时钟(即稀疏 时钟)； 
图14示出了抽头表的抽头系数和脉冲响应的设置示例。 
图15示出了图6所示出的自动均衡器单元的主要部分的更多的细节(第2部分)； 
图16是示出了根据本实施例的QAM接收机(即QAM解调电路)的修改示例的配置的框图。 
根据本发明的第一方面的解调电路是用于解调信号的解调电路，包括：用于执行对信号的均衡处理的自动均衡器，以及用于从经所述自动均衡器均衡的信号执行载波恢复控制的载波恢复电路，其中用于执行对自动均衡器的幅度控制的中心抽头被置于自动均衡器的输入侧，并且中心抽头的控制信号从自动均衡器中发送。 
这里，用于控制自动均衡器中的当前时钟时间的数据幅度的抽头(即中心抽头)被置于自动均衡器的输入侧，并且为该抽头提供的抽头系数(即当前时钟时间的数据幅度)从自动均衡器输出，以使得信号均衡处理还实现了信号增益控制的双重功能，从而去除了数字AGC电路并且使得电路规模小型化。 
同时，在本实施例的信号均衡处理具有增益控制(即幅度控制)环路的双重功能的情况下，由于使用从中去除(即经均衡)了干扰波的信号，所以信号可以接近于理想信号点。因此，数据分布的范围变窄，所以可以在不特别增加在自动均衡器中用于获得时间平均的数据点的数目的情况下保持信号均衡处理和增益控制处理(即幅度控制处理)的准确性。 
根据本发明的第二方面的解调电路是用于解调信号的解调电路，包括：用于在预定的定时处执行对信号的信号点识别的A/D转换器；用于校正与由A/D转换器进行信号点识别的信号相关的识别定时的插值器单元；以及用于均衡识别定时被插值器单元校正的信号的自动均衡器，其中用于执行对自动均衡器的幅度控制的中心抽头被置于插值器单元的输入侧，并且中心抽头的控制信号从自动均衡器中发送。 
这里，用于控制自动均衡器中的当前时钟时间的数据幅度的抽头(即中心抽头)被置于自动均衡器的输入侧，并且为该抽头提供的抽头系数(即当前时钟时间的数据幅度)从自动均衡器输出，从而控制了输入信号的增益。这样，信号均衡处理还实现了信号增益控制的双重功能，并且去除了数字AGC电路，因而使电路规模小型化。 
自动均衡器利用识别定时经插值器单元纠正的数据(即经定时恢复的数据)执行信号均衡处理。经定时恢复的数据成为接近于理想信号点的数据，因而得到了接近于理想信号点的时间平均。输入到自动均衡器的数据在信号点的上下方向上的范围相应地变窄，因此可以在不特别增加用于在自动均衡器中获得时间平均的数据点数的情况下保持信号均衡处理和增益控制处理(即幅度控制处理)的准确性。 
根据本发明的第三方面的解调方法是用于解调接收到的信号的解调电路所执行的解调方法，该解调方法包括以下步骤：信号均衡，用于利用自动均衡器单元从接收到的调制信号中去除干扰波；以及幅度控制，用于将抽头系数从自动均衡器单元输出到抽头，所述抽头被置于自动均衡器单元的输入侧，用于执行对自动均衡器单元中的当前时钟时间的数据的幅度控制。 
根据本发明的第四方面的解调方法是用于解调接收到的信号的解调电路所执行的解调方法，该解调方法包括以下步骤：插值，通过利用插值单元基于所设置的相位角和从经调制的波中采样的数据的插值，来产生偏离数据被采样的时钟时间的时间为等价于所设置的相位角的时长的时钟时间的数据值；计算来自自动均衡器单元的输出在时间上的快或慢(即定时误差)，并且设置相位角来消除时间上的快或慢(即定时误差)；以及幅度控制，用于将抽头系数从自动均衡器单元输出到抽头，所述抽头被置于自动均衡器单元的输入侧，用于执行对自动均衡器单元中的当前时钟时间的数据的幅度控制。 
中心抽头系数是对当前点信号和误差信号的乘积求积分而得到的均衡信号，因此其具有均衡功能，所述误差信号由除中心抽头以外的抽头的总和与目标信号之间的差异提供。并且将中心抽头系数输入到使用AGC的 乘法器时，均衡器还具有AGC的功能。 
与传统的电路配置相比，根据本发明的电路配置中去除了数字AGC电路、安装在电路输出侧的各个混频器以及插值器本身的硬件体积。就插值器而言，动态范围被压缩，从而作为处理主题的位数被减少了，致使插值器本身的硬件体积变小。 
根据本发明的解调电路包括具有信号均衡处理的双重功能的增益控制(即幅度控制)环路，因此例如与传统技术的解调电路(例如QAM调制电路)相关联的问题就不会出现了。 
就是说，就出现在图1所示出的第一传统技术的数字AGC环路中的问题而言，根据本发明的具有信号均衡处理的双重功能的增益控制(即幅度控制)环路的方案通过插值使用了接近于信号点的数据，从而使得用于时间平均的数据点数变少，并且避免了响应特性的降低。 
另外，就由于在图3所示出的第二传统技术和图5所示出的第四传统技术中具有双重性的幅度控制环路出现的问题而言，根据本发明的增益控制环路的方案不会出现这样的问题，因为通过具有信号均衡处理的双重功能的增益控制(即幅度控制)环路实现了一体化。 
而且，就出现在图4所示出的第三传统技术的数字AGC环路中的信号准确度降低的问题而言，本发明的方案在很大程度上改善了信号恶化的程度，因为增益控制是利用经均衡的信号执行的。 
以下是参考附图对本发明的优选实施例的详细描述。 
图6是示出了根据本发明实施例的QAM接收机(即QAM解调电路)的配置的框图。注意接收方的采样速率被设为在发送方进行调制时的符号速率的两倍或两倍以上。 
参考图6，已调谐信号IFin由前一级中的调谐器(这里未示出)输入到可变增益放大器(VGA)11。 
利用VGA 11放大信号IFin并且利用A/D(模数)转换器12将其从模拟信号转换成数字信号。 
从A/D转换器12输出的信号被分成去往AGC电路13的信号和去往混频器141和142(这些混频器也被称为I/Q分离电路)的信号。 
去往AGC电路13的A/D转换器12的输出被估计其功率，并且向VGA 11输出增益控制信号。就是说，增益控制环路(即AGC环路)由VGA11、A/D转换器12和AGC电路13构成。增益控制环路控制A/D转换器12的输出以使得功率恒定，因此其也被称为功率控制环路。 
同时，去往混频器141和142的A/D转换器12的输出在混频器141和142中与分别由Cos(ωt)和Sin(ωt)表示的相互正交的正弦波相乘，从而被分成I信号和Q信号，并且被下变频到基带。 
信道选择滤波器(即低通滤波器)151和152分别去除由下变频所产生的上部信号和该信号的相邻信道(信号)。 
例如，如果接收到的信号不包含很强的相邻波，则得到如图7A所示的波谱作为输入到信道选择滤波器的波谱，并且得到如图7B所示的波谱作为从信道选择滤波器输出的波谱。 
例如，如果接收到的信号包含很强的相邻波，则得到如图8A所示的波谱作为输入到信道选择滤波器的波谱，并且得到如图8B所示的波谱作为从信道选择滤波器输出的波谱。 
信道选择滤波器151和152的输出被分别输入到混频器161和162中，并且在混频器161和162中分别与前端自动均衡器22的输出相乘。这里，混频器161和162都是抽头，它们分别被置于插值器171和172的输入侧，用于控制自动均衡器单元中的当前时钟时间的数据幅度，后面会描述。 
混频器161和162的输出被分别输入到插值器171和172。 
插值器171和172中的每一个通过基于从抽头表33中接收到的抽头系数和输入数据的插值产生在偏离输入数据的时钟时间的时钟时间处的数据值。稀疏单元181和182分别从插值器171和172的输出中去掉被复制的点。 
利用Root Nyquist滤波器(即低通滤波器)211和212对稀疏单元181和182的输出进行频带限制，从而滤除白噪声和邻近的相邻信道。 
Root Nyquist滤波器211和212的输出被输入到前端自动均衡器22。自动均衡器单元由前端自动均衡器22、载波恢复转子(CR转子)23和后端自动均衡器24构成。 
图9示出了图6所示出的自动均衡器单元的主要部分的更多的细节(第1部分)。 
I信道和Q信道分别配备有前端自动均衡器和后端自动均衡器，如图9所示。利用在自动均衡器单元中的数据均衡处理从当前时钟时间的数据中去除干扰波。注意利用MZF(改进的迫零)法形成图9所示出的自动均衡器单元。 
图9所示出的自动均衡器单元是具有抽头系数操作功能的FIR滤波器。延迟器件361到365表示用于FIR滤波器的延迟器件。鉴频器381到385、延迟器件411到415、混频器421到425、积分器431到435以及误差信号计算单元45构成了抽头系数操作单元。 
图9所示出的自动均衡器单元是具有能够设置五个抽头系数的五级配置的自动均衡器单元，所述五个抽头系数分别为混频器351、352、353、354和355设置。混频器353是为其设置了当前时钟时间(即时钟时间t)的数据的抽头系数的抽头(中心抽头)。混频器351是为其设置了相比当前时钟时间的第二新的时钟时间(即时钟时间t-2)的数据的抽头系数的抽头。混频器352是为其设置了相比当前时钟时间的第一新的时钟时间(即时钟时间t-1)的数据的抽头系数的抽头。混频器354是为其设置了相比当前时钟时间的第一旧的时钟时间(即时钟时间t+1)的数据的抽头系数的抽头。混频器355是为其设置了相比当前时钟时间的第二旧的时钟时间(即时钟时间t+2)的数据的抽头系数的抽头。 
鉴频器381到385的输入为在相应的各个时钟时间的采样数据，并且它们根据输入的采样数据(即I信道或Q信道的数据)的符号(即正或负)计算并输出用于与从误差信号计算单元45输出的误差信号相乘的因子。 
从鉴频器381到385输出的因子在混频器421到425中与来自误差信号计算单元45的误差信号相乘。就是说，从混频器421到425中输出考虑了相应的各个时钟时间的数据的符号的误差信号。注意延迟器件411到415将被锁定的鉴频器381到385的输出读出到混频器421到425中，以便在正确的定时处执行混频器421到425中的乘法。 
在积分器431到435中分别对从混频器421到425中输出的误差信号求积分，并且得到在各个时钟时间的抽头系数。当前时钟时间的抽头系数(即积分器433的输出)被输出到中心抽头(混频器)353。 
积分器433的输出(即从当前时钟时间的数据计算出的抽头系数)是当前时钟时间的数据的幅度，因此该抽头系数被输出到置于插值器171和172的输入侧的中心抽头(即混频器)353，因而能够形成增益控制(即幅度控制)环路。注意增益控制环路由插值器171和172、稀疏单元181和182、Root Nyquist滤波器211和212和自动均衡器单元构成。 
在各个时钟时间的抽头(即混频器)351、352、354和355中，除当前时钟时间以外的时钟时间的抽头系数(即积分器431、432、434和435的输出)分别与各个相应的时钟时间的信号相乘，并且被输出到加法器34。 
加法器34通过将混频器(即抽头)351、352、354和355的输出相加而输出信号EQOUT。误差信号计算单元45获得信号EQOUT与目标信号(即接近于当前时钟时间的数据的理想信号点的I分量或Q分量；例如在16QAM的情况下，+2，+1，-1，和-2作为目标信号)之间的差异，并且将该差异作为误差信号输出到混频器421到425。注意被置于自动均衡器单元的输入侧的抽头是用于执行对当前时钟时间的数据的幅度控制的抽头。用于输出固定值的中心抽头可以存在于自动均衡器单元内。 
如上所述，本实施例被配置为将用于控制自动均衡器单元中的当前时钟时间的数据的幅度的抽头置于自动均衡器单元的输入侧，并且还输出为中心抽头提供的抽头系数，即来自自动均衡器单元的当前时钟时间的数据的幅度，从而使得信号均衡处理还具有作为信号增益控制的双重功能，并且去除了数字AGC电路，致使电路规模小型化。 
图6所示出的配置如下：插值器171和172的输入侧配备有控制自动均衡器单元中的当前时钟时间的数据幅度的中心抽头(即混频器)161和162。由于压缩了用于例如内置混频器等的位数，因此这使得插值器171和172的输入的动态范围被压缩并且电路规模小型化。 
本发明还被配置为利用经插值的数据(即经定时恢复的数据)执行信号均衡处理。因为经插值的数据(即经定时恢复的数据)是邻近理想信号 点的数据，所以时间平均在理想信号点的附近区域中进行。并且因为构成眼图的各个包络曲线的轨迹经过理想信号点的附近区域，所以窗口形状形成于信号点的附近区域中，如图10所示。这就使得输入到自动均衡器单元的数据的信号点在上下方向上的范围变窄，从而实现了在不特别增加用于进行时间平均的数据点数的情况下保持信号均衡处理和增益控制处理(即幅度控制处理)的准确性。 
在QAM解调电路中，信号点以很近的间隔排列在IQ平面上，因此对于在插值器171和172中执行的插值和在其后级中执行的运算处理而言，需要很高的准确度。例如，虽然存在这样的问题，其中构成插值器的混频器的位数和载波恢复电路25和定时恢复电路31的输出位数增加，导致电路规模变大，但是如上所述，插值器171和172的输入的动态范围被压缩，缩减了插值器171和172的混频器的位数和载波恢复电路25和定时恢复电路31的输出的位数，因而可以使电路规模进一步小型化。 
再一次重新开始描述图6。 
从中去除了干扰波并且经自动均衡器均衡的信号(即后端自动均衡器24的输出)被分开来进行后级的信号处理，一个去往载波恢复电路25，一个去往定时恢复电路31。 
载波恢复电路25基于后端自动均衡器24的输出计算当前时钟时间的信号与在IQ相位平面上接近于上述信号的理想信号点之间的相位偏离，并且将该相位偏离所反映的值输出到数位控制振荡器(NCO)26。NCO26产生幅度为上述相位偏离所反映的值的锯齿波，并且将其输出到Sin/Cos表27中。Sin/Cos表27将输入锯齿波的幅度映射到相位角的一个周期(-π到π)上，并且计算与输入锯齿波的幅度相对应的相位角的正弦和余弦值。计算出的正弦和余弦值被输出到载波恢复转子23中，然后载波恢复转子23利用计算出的正弦和余弦值并且进行初步转换，从而在IQ相位平面上旋转当前时钟时间的信号。注意图9所示出的后端自动均衡器利用由载波恢复转子23处理进行旋转的数据作为每个时钟时间的数据，这通过以上的描述应该清楚。 
同时，定时恢复电路31基于后端自动均衡器24的输出计算当前时钟 时间的信号附近的信号在时间上的快或慢(即定时误差)，并且将信号在时间上的快或慢(即定时误差)所反映的值输出到数位控制振荡器32。NCO 32产生幅度为上述信号在时间上的快或慢(即定时误差)所反映的值的锯齿波。NCO 32所产生的锯齿波被输出到抽头表33和稀疏单元181和182中。抽头表33将输入锯齿波的幅度映射到相位角的一个周期(-π到π)中，并且计算与输入锯齿波的幅度相对应的相位角Δθ的(多个)抽头系数。 
计算出的抽头系数被输出到插值器(即FIR滤波器)171和172中，然后插值器171和172通过基于输入数据和来自抽头表33的输入(多个)抽头系数的插值得到距离输入数据的时钟时间一定偏离时间处的数据值。插值器171和172的输出被分别输入到稀疏单元181和182中。 
稀疏单元181和182基于来自NCO 32的锯齿波生成稀疏后的时钟，并且将由稀疏后的时钟锁定的数据读出到后面的级中，从而从由插值器171和172发送来的信号中去掉被复制的点。 
图11示出了图6所示出的载波恢复环路的主要部分的更多的细节。 
如图11所示，载波恢复电路25包括相位比较器51、积分器52以及环路滤波器，所述相位比较器51用于基于当前时钟时间的信号(即I信道和Q信道中的信号)和接近于当前时钟时间的信号(信号的I分量和Q分量)的理想信号点计算IQ平面上的相位偏离，所述积分器52用于通过将相位比较器51的输出乘以常数(α)以后对其积分来计算偏移值，所述环路滤波器用于将相位比较器的输出乘以常数(β)再加上偏移值得到的值(即偏移值+β×(相位比较器的输出))输出到数位控制振荡器(NCO)26。 
数位控制振荡器(NCO)26包括延迟器件和加法器。经过足够长的时间以后，环路滤波器的输出变得基本恒定。因此，在经历了足够长的时间的情况下，NCO 26输出通过在每个定时处加上或减去近似恒定的值而得到的锯齿波。 
图12示出了图6所示出的定时恢复环路的主要部分的更多的细节。注意图12示出了对应于I信道的信号的电路，并且Q信道的信号单独配 备有相同的电路。 
如图12所示，定时恢复电路31包括相位比较器54、积分器55以及环路滤波器，所述相位比较器54用于计算当前时钟时间的附近区域中的快或慢(即定时误差)，所述积分器55用于通过将相位比较器54的输出乘以常数(α)以后对其积分来计算偏移值，所述环路滤波器用于将相位比较器的输出乘以常数(β)再加上偏移值得到的值(即偏移值+β×(相位比较器的输出))输出到数位控制振荡器。 
数位控制振荡器(NCO)32包括延迟器件和加法器。经过足够长的时间以后，环路滤波器的输出变得基本恒定。因此，在经历了足够长的时间的情况下，NCO 32输出通过在每个定时处加上或减去近似恒定的值而得到的锯齿波。图13(a)示出了从NCO 32输出的锯齿波。这个示例示出的锯齿波的形状向右倾斜，因为相位比较器54的输出是负值。 
NCO 32的输出被送往抽头表33或稀疏单元181。 
如上所述，抽头表33将输入锯齿波的幅度映射到相位角的一个周期(-π到π)中，并且计算与输入锯齿波的幅度相对应的相位角Δθ的(多个)抽头系数。图14示出了设置的抽头系数和脉冲响应，因此在相位差为零的情况下插值器包括全带通滤波器。 
从抽头表33中输出的抽头系数a0、a1、a2、a3和a4被输入到用于执行符号插值的插值器171中。 
稀疏单元181内的稀疏控制单元57基于来自NCO 32的锯齿波和来自时钟发生单元(这里未示出)的第一时钟(即采样时钟)产生与第一时钟相对应的稀疏后的时钟(即第二时钟)，并且将其输出到延迟器件58。延迟器件58锁定插值器171的输出并且利用第二时钟读出上述输出，从而从插值器171的输出中去掉被复制的点。 
图13(b)示出了第一时钟CLK1，且图13(c)示出了第二时钟CLK2。例如，图6所示出的A/D转换器12、AGC电路13、信道选择滤波器151和152、插值器171和172、NCO 32、抽头表33都是利用第一时钟进行操作，而稀疏单元181和182、Root Nyquist滤波器211和212、前端自动均衡器22、载波恢复转子23、后端自动均衡器24、载波恢复电路25、 NCO 26、Sin/Cos表27和定时恢复电路31利用第二时钟进行操作。 
自动均衡器单元可以配置为除图9所示的以外的形式。 
图15示出了自动均衡器单元的主要部分的更多的细节(第2部分)。I信道和Q信道分别配备有前端自动均衡器和后端自动均衡器，如图15所示。注意利用ZF(迫零)法构成图15所示出的自动均衡器单元。 
图15所示出的自动均衡器单元是具有抽头系数操作功能的FIR滤波器。延迟器件362到365表示用于FIR滤波器的延迟器件。鉴频器81、延迟器件821、822、824和825、混频器421到425、积分器431到435以及误差信号计算单元45构成了抽头系数操作单元。 
图15所示出的自动均衡器单元是具有能够设置五个抽头系数的五级配置的自动均衡器单元。这五个抽头系数分别为混频器351、352、353、354和355设置。混频器353是为其设置了当前时钟时间(即时钟时间t)的数据的抽头系数的抽头(中心抽头)。混频器351是为其设置了相比当前时钟时间的第二新的时钟时间(即时钟时间t-2)的数据的抽头系数的抽头。混频器352是为其设置了相比当前时钟时间的第一新的时钟时间(即时钟时间t-1)的数据的抽头系数的抽头。混频器354是为其设置了相比当前时钟时间的第一旧的时钟时间(即时钟时间t+1)的数据的抽头系数的抽头。混频器355是为其设置了相比当前时钟时间的第二旧的时钟时间 
(即时钟时间t+2)的数据的抽头系数的抽头。 
鉴频器81的输入为加法器34的输出EQOUT，并且鉴频器81根据输入的EQOUT(即I信道或Q信道的相加后的数据值)的符号(即正或负)计算并输出用于与从误差信号计算单元45输出的误差信号相乘的因子。 
从鉴频器81输出的因子在混频器421到425中与来自误差信号计算单元45的误差信号相乘。就是说，从混频器421到425中输出考虑了相应的各个时钟时间的数据的符号的误差信号。延迟器件821和822延迟误差信号。因此，在当前时钟时间从鉴频器81输出的因子和第二旧的时钟时间 
(即时钟时间t+2)的误差信号在混频器421中相乘。并且在当前时钟时间从鉴频器81输出的因子和第一旧的时钟时间(即时钟时间t+1)的误差信号在混频器422中相乘。 
延迟器件824和825延迟鉴频器81的输出。因此，在第一旧的时钟时间(即时钟时间t+1)从鉴频器81输出的因子和当前时钟时间(即时钟时间t)的误差信号在混频器424中相乘。并且在第二旧的时钟时间(即时钟时间t+2)从鉴频器81输出的因子和当前时钟时间(即时钟时间t)的误差信号在混频器425中相乘。 
分别利用积分器431到435对从混频器421到425中输出的误差信号积分，以得到各个时钟时间的抽头系数。当前时钟时间的抽头系数(即积分器433的输出)被输出到位于自动均衡器单元的输入侧的中心抽头(即混频器)353中。 
积分器433的输出(即由当前时钟时间的数据计算出的抽头系数)是当前时钟时间的数据的幅度。因此，例如将该抽头系数输出到置于插值器171和172的输入侧的中心抽头(即混频器)353中能够形成增益控制(即幅度控制)环路。注意增益控制环路由插值器171和172、稀疏单元181和182、Root Nyquist滤波器211和212和自动均衡器单元构成。 
在各个时钟时间的抽头(即混频器)351、352、354和355中，除当前时钟时间以外的时钟时间的抽头系数(即积分器431、432、434和435的输出)被分别与各个相应的时钟时间的信号相乘，然后被输出到加法器34。 
加法器34输出信号EQOUT，该信号是混频器(即抽头)351、352、354和355的输出相加的结果。误差信号计算单元45获得信号EQOUT与目标信号(即当前时钟的数据附近的理想信号点的I分量和Q分量；例如在16QAM的情况下，+2，+1，-1，和-2作为目标信号)之间的差异，并且将该差异作为误差信号输出到混频器421到425。注意被置于自动均衡器单元的输入侧的抽头是用于执行对当前时钟时间的数据的幅度控制的抽头。用于输出固定值的中心抽头可以存在于自动均衡器单元内。 
[0134] 注意也可以通过反馈定时恢复电路31的输出来利用A/D转换器85转换数据采样定时，如图16所示。在这种情况下，用于将定时恢复电路31的输出从数字信号转换成模拟信号的D/A转换器83和用于将与定时恢复电路31的输出(其已被转换成模拟信号)相对应的频率输出到A/D转换器85的压控振荡器(VCO)84被插在定时恢复电路31和A/D转换器85 之间，如图16所示。 
在所有的调制系统中，一般都需要维护用于执行解调的输入电平(即幅度)的平均值。因此，本发明可以应用于所有的调制系统(例如QAM调制系统、QPSK(正交相移键控调制)系统等)。 

Claims (10)

1.一种用于解调信号的解调电路，包括：
信道选择滤波器；
混频器；
插值器单元；
包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，用于执行对信号的均衡处理，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间；以及
载波恢复电路，其用于从经所述自动均衡器单元均衡的信号执行载波恢复控制，其中
所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
被输入到所述混频器的所述信道选择滤波器的输出与被输入到所述混频器的、用于控制当前时钟时间的数据幅度的所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
2.一种用于解调信号的解调电路，包括：
信号处理单元，其用于执行对信号的信号处理；
信道选择滤波器；
混频器；
插值器单元；
包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，其用于均衡由所述信号处理单元进行信号处理后的信号，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间；以及
载波恢复电路，其用于从经所述自动均衡器单元均衡的信号执行载波恢复控制，其中
所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
被输入到所述混频器的所述信道选择滤波器的输出与被输入到所述混频器的、用于控制当前时钟时间的数据幅度的所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
3.一种用于解调信号的解调电路，包括：
信道选择滤波器；
混频器；
A/D转换器，其用于在预定的定时处执行对信号的信号点识别；
插值器单元，其用于校正与由所述A/D转换器进行信号点识别的信号相关的识别定时；以及
包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，其用于均衡识别定时被所述插值器单元校正的信号，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间，其中
所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
被输入到所述混频器的所述信道选择滤波器的输出与被输入到所述混频器的、用于控制当前时钟时间的数据幅度的所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
4.一种用于对接收到的信号进行解调的解调电路，包括：
接收单元，其用于接收经调制的信号；
信道选择滤波器；
混频器；
插值器单元；以及
包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，其用于从接收到的调制信号中去除干扰波，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间，其中
为幅度控制的混频器提供的、用于控制当前时钟时间的数据幅度的抽头系数从所述自动均衡器单元中输出，
所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
所述信道选择滤波器的输出被输入到所述混频器并与所述前端自动均衡器的、用于控制当前时钟时间的数据幅度的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
5.根据权利要求4所述的解调电路，其中
所述载波恢复电路计算所述前端自动均衡器或所述后端自动均衡器的输出与IQ相位平面上的理想信号点之间的偏离，并且通过旋转所述前端自动均衡器或所述后端自动均衡器的输出来恢复载波从而消除上述偏离。
6.一种用于对接收到的信号进行解调的解调电路，包括：
接收单元，其用于接收经调制的信号；
信道选择滤波器；
混频器；
插值器单元，其用于基于所设置的相位角和所述从经调制的信号中采样出的数据，通过插值来产生从采样所述数据的时钟时间开始偏移了所述所设置的相位角的时长的时钟时间处的数据值；
包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，其用于从所述经插值的数据中去除干扰波，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间；以及
定时恢复单元，其用于计算所述自动均衡器单元的输出在时间上的快或慢并且设置所述相位角以消除所述时间上的快或慢，其中
为用于幅度控制的混频器提供的、用于控制当前时钟时间的数据幅度的抽头系数从所述自动均衡器单元中输出，
所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
所述信道选择滤波器的输出被输入到所述混频器并与所述前端自动均衡器的、用于控制当前时钟时间的数据幅度的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
7.一种用于处理信号的信号处理电路，包括：
信道选择滤波器；
混频器；
插值器单元；以及
包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元，用于从所述信号中去除干扰波，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间，其中
所述混频器被设置在所述插值器单元之前和所述信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
所述信道选择滤波器的输出被输入到所述混频器并与所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元，以及
幅度控制环路，其用于从所述自动均衡器单元向用于控制所述自动均衡器单元中的幅度的所述混频器输出为所述混频器提供的抽头系数。
8.一种由用于解调接收到的信号的解调电路执行的解调方法，包括以下步骤：
信号均衡步骤，用于利用包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元从接收到的调制信号中去除干扰波，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间，以及
幅度控制步骤，用于从所述自动均衡器单元向混频器输出抽头系数，所述混频器用于执行对所述自动均衡器单元中的当前时钟时间的数据的幅度控制，其中
所述混频器被设置在插值器单元之前和信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
所述信道选择滤波器的输出被输入到所述混频器并与所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
9.一种由用于解调接收到的信号的解调电路执行的解调方法，包括以下步骤：
插值步骤，用于利用插值器单元，基于所设置的相位角和从经调制的波中采样出的数据来进行插值，从而产生从采样所述数据的时钟时间开始偏移了与所述所设置的相位角等价的时长的时钟时间处的数据值；
信号均衡步骤，用于使用包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元从所述被插值的数据中去除干扰波，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间；
计算所述自动均衡器单元的输出的时间增减并且设置所述相位角以消除所述时间增减的步骤；以及
幅度控制步骤，用于从所述自动均衡器单元向混频器输出抽头系数，所述混频器用于执行对所述自动均衡器单元中的当前时钟时间的数据的幅度控制，其中
所述混频器被设置在所述插值器单元之前和信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
所述信道选择滤波器的输出被输入到所述混频器并与所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
10.一种由处理信号的信号处理电路执行的信号处理方法，包括以下步骤：
信号均衡步骤，用于使用包括前端自动均衡器、载波恢复转子和后端自动均衡器的自动均衡器单元从所述信号中去除干扰波，其中所述载波恢复转子位于所述前端自动均衡器和所述后端自动均衡器之间，以及
幅度控制步骤，用于从所述自动均衡器单元向混频器输出抽头系数，所述混频器用于执行对所述自动均衡器单元中的当前时钟时间的数据的幅度控制，其中
所述混频器被设置在插值器单元之前和信道选择滤波器之后，
所述插值器单元被设置在所述前端自动均衡器之前，
所述混频器执行对所述自动均衡器单元的幅度控制，并且
所述信道选择滤波器的输出被输入到所述混频器并与所述前端自动均衡器的输出相乘以便输出相乘结果，所述相乘结果被输入到所述插值器单元。
CN2006100784616A 2006-01-20 2006-05-26 解调电路和解调方法 Expired - Fee Related CN101005480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006013212A JP2007195075A (ja) 2006-01-20 2006-01-20 復調回路および復調方法
JP2006-013212 2006-01-20
JP2006013212 2006-01-20

Publications (2)

Publication Number Publication Date
CN101005480A CN101005480A (zh) 2007-07-25
CN101005480B true CN101005480B (zh) 2013-01-02

Family

ID=38285550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100784616A Expired - Fee Related CN101005480B (zh) 2006-01-20 2006-05-26 解调电路和解调方法

Country Status (4)

Country Link
US (1) US20070172001A1 (zh)
JP (1) JP2007195075A (zh)
KR (1) KR100769868B1 (zh)
CN (1) CN101005480B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045649B2 (en) * 2008-02-25 2011-10-25 Himax Technologies Limited Carrier recovery system and carrier recovery method
US8510589B2 (en) * 2008-08-29 2013-08-13 Intel Mobile Communications GmbH Apparatus and method using first and second clocks
KR101259576B1 (ko) * 2009-06-25 2013-04-30 창원대학교 산학협력단 Ｂｐｓ 수신장치
JP5492699B2 (ja) * 2010-08-04 2014-05-14 日本放送協会 デジタル伝送方式の復号器及び受信装置
JP5720373B2 (ja) 2011-03-30 2015-05-20 ソニー株式会社 受信装置、受信方法、およびプログラム
EP2754249A4 (en) * 2011-09-09 2015-07-01 Entropic Communications Inc SYSTEMS AND METHOD FOR PERFORMING A PHASE RECORDING IN AN ADC TUNER
CN102891825B (zh) * 2012-10-08 2015-02-04 安徽省菲特科技股份有限公司 高阶qam系统载波恢复方法及装置
CN105393487B (zh) * 2013-06-05 2019-06-18 华为技术有限公司 相干光接收器
CN103841067B (zh) * 2014-03-19 2017-01-18 淮南联合大学 一种水声信道通信信号的均衡方法
US9106503B1 (en) * 2014-06-18 2015-08-11 Futurewei Technologies, Inc. Method and apparatus for recovering time-domain hybrid modulated QAM signals
RU2591032C1 (ru) * 2015-01-12 2016-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Цифровое квадратурное устройство фазовой синхронизации и демодуляции
KR102022377B1 (ko) * 2017-12-18 2019-09-18 주식회사 포인투테크놀로지 위상 동기화 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974449A (en) * 1975-03-21 1976-08-10 Bell Telephone Laboratories, Incorporated Joint decision feedback equalization and carrier recovery adaptation in data transmission systems
US5509030A (en) * 1992-03-04 1996-04-16 Alcatel Network Systems, Inc. RF receiver AGC incorporating time domain equalizer circuity
US6175591B1 (en) * 1997-08-29 2001-01-16 Fujitsu Limited Radio receiving apparatus
CN1316861A (zh) * 2000-03-27 2001-10-10 株式会社Ntt杜可莫 空间的和时间的均衡器以及均衡方法
CN1462115A (zh) * 2002-06-01 2003-12-17 三星电子株式会社 稳定接收电话线上分组数据的突发模式接收机及其方法
CN1722714A (zh) * 2003-07-09 2006-01-18 诚致科技股份有限公司 均衡装置和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838962B2 (ja) * 1993-08-26 1998-12-16 日本電気株式会社 搬送波再生方式
JP3116883B2 (ja) 1997-11-07 2000-12-11 日本電気株式会社 Ｑａｍ信号の受信装置
JP2000232491A (ja) * 1999-02-09 2000-08-22 Ricoh Co Ltd 受信器、タイミング再生方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2000269865A (ja) * 1999-03-17 2000-09-29 Pioneer Electronic Corp ディジタル信号受信システムにおける信号処理回路
US7289556B2 (en) * 2002-04-08 2007-10-30 Faraday Technology Corp. Apparatus and method for compensating signal attenuation based on an equalizer
KR100640591B1 (ko) * 2004-10-23 2006-11-01 삼성전자주식회사 감소된 면적을 가지는 부분 탭 적응 등화기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974449A (en) * 1975-03-21 1976-08-10 Bell Telephone Laboratories, Incorporated Joint decision feedback equalization and carrier recovery adaptation in data transmission systems
US5509030A (en) * 1992-03-04 1996-04-16 Alcatel Network Systems, Inc. RF receiver AGC incorporating time domain equalizer circuity
US6175591B1 (en) * 1997-08-29 2001-01-16 Fujitsu Limited Radio receiving apparatus
CN1316861A (zh) * 2000-03-27 2001-10-10 株式会社Ntt杜可莫 空间的和时间的均衡器以及均衡方法
CN1462115A (zh) * 2002-06-01 2003-12-17 三星电子株式会社 稳定接收电话线上分组数据的突发模式接收机及其方法
CN1722714A (zh) * 2003-07-09 2006-01-18 诚致科技股份有限公司 均衡装置和方法

Also Published As

Publication number Publication date
CN101005480A (zh) 2007-07-25
JP2007195075A (ja) 2007-08-02
KR20070077014A (ko) 2007-07-25
US20070172001A1 (en) 2007-07-26
KR100769868B1 (ko) 2007-10-25

Similar Documents

Publication Publication Date Title
CN101005480B (zh) 解调电路和解调方法
US6144708A (en) Phase-locked loop circuit with equalizer and phase locking method
EP0772330A2 (en) Receiver and method for receiving OFDM signals
JPH05504458A (ja) 適応性位相同期ループ
JP4366808B2 (ja) タイミングエラー検出回路および復調回路とその方法
JPH07321862A (ja) ディジタル変調波復調装置
JPH11331300A (ja) 復調装置
US6947504B1 (en) Frequency synchronizer
EP1976214A1 (en) Communication signal symbol timing error detection and recovery
WO2007043124A9 (ja) オーバーサンプリング・トランスバーサル等化器
JP2934800B2 (ja) 多値直交振幅変調方式を用いたディジタル無線通信システム
US6249554B1 (en) Power based digital automatic gain control circuit
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
US20060023826A1 (en) Carrier phase detector
JP3342967B2 (ja) Ｏｆｄｍ同期復調回路
JP4292667B2 (ja) 受信装置およびその方法
US8457189B2 (en) Receiving apparatus having equalizer, and receiving method
JP5213769B2 (ja) 受信機
JPH08317012A (ja) ディジタル復調器
JP3444938B2 (ja) 準同期検波復調回路
JP4438581B2 (ja) 復調装置及び復調方法
JP4467397B2 (ja) 周波数制御装置、無線通信装置及び周波数制御方法
JP2001257733A (ja) キャリア再生装置およびその方法と受信装置
JP3436303B2 (ja) 準同期検波方式による復調器
CN116073979A (zh) 一种多进制差分相移键控系统的符号同步方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20200526

CF01 Termination of patent right due to non-payment of annual fee