JP4438581B2 - 復調装置及び復調方法 - Google Patents

復調装置及び復調方法 Download PDF

Info

Publication number
JP4438581B2
JP4438581B2 JP2004267650A JP2004267650A JP4438581B2 JP 4438581 B2 JP4438581 B2 JP 4438581B2 JP 2004267650 A JP2004267650 A JP 2004267650A JP 2004267650 A JP2004267650 A JP 2004267650A JP 4438581 B2 JP4438581 B2 JP 4438581B2
Authority
JP
Japan
Prior art keywords
signal
phase
output
frequency
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004267650A
Other languages
English (en)
Other versions
JP2006086666A (ja
Inventor
隆也 家村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004267650A priority Critical patent/JP4438581B2/ja
Publication of JP2006086666A publication Critical patent/JP2006086666A/ja
Application granted granted Critical
Publication of JP4438581B2 publication Critical patent/JP4438581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は復調装置及び復調方法に関し、特にデジタル無線通信システムにおける多値直交変調信号を復調する復調方式に関するものである。
従来のこの種の復調装置の例として、図14や図16に示すものがある。先ず、図14を参照すると、ローカル発振器1と、直交復調器2と、A/D(アナログ/デジタル)変換器3と、複素乗算器5と、等化器(EQL)6と、判定器(Decision)7と、位相検出器(PD)8と、LPF9と、数値制御発振器(NCO:Numerical Controlled Oscillator )10とからなっている。
図14において、直交変調されたIF信号は直交変調器2へ入力されて、このIF信号の搬送波とほぼ同一の周波数を有するローカル発振器1の出力である互いに直交する周波数信号により、直交復調されて復調出力S1(Ich1,Qch1)として導出される。なお、図においては簡単化のために、直交成分であるIch,Qchを1本の信号線として示しており、以下全て同一とする。
この復調出力S1はA/D(アナログ/デジタル)変換器3によりデジタル化されて複素乗算器5の一入力S2となる。この複素乗算器5の出力S4は等化器(EQL)6を介して判定器(Decision)7の入力S5となる。この判定器7において、搬送波周波数とローカル周波数とのずれを補正するための誤差信号Eと極性信号Dとが生成され、誤差信号Eに基づいて等化器6の等化制御が行われると共に、誤差信号Eと極性信号Dとは、位相検出器(PD)8へ入力される。
この位相検出器8により位相誤差信号OP が生成され、これがLPF9により平滑化された信号OL となる。この信号OL は数値制御発振器(Numerical Controlled Oscillator )10により積分されて位相回転情報ON に変換されて、複素乗算器5の他入力となる。この複素乗算器5において、IF信号周波数とローカル周波数との差分の周波数成分が取り除かれて、搬送周波数同期が取られてベースバンド信号S4となり、等化器6及び判定器7を介して復調出力S6が得られるようになっている。
なお、この様な復調装置については、例えば特許文献1及び2などに開示されており、周知技術である。
特開2000−216839号公報 特開2000−244592号公報
図15は、図14の従来の復調装置において、本発明が解決しようとしている、IchとQchとの間の位相差が発生する場所を示すための図である。図15においては、送信側の変調器(MOD)から本復調器(DEM)に至るまでの区間を、「MOD BB(Baseband) Digital」、「MOD BB Analog」、「IF Analog」、「DEM Quasi−BB Analog」、「DEM Quasi−BB Digital」、「DEM BB Digital」の各区間で示している。復調装置においては、直交復調器2と複素乗算器5との間の信号は完全なベースバンドではなく、わずかな周波数オフセット成分が残留している、いわゆるベースバンドに準じた状態(Quasi:擬似または準)であるために、「Quasi−BB」という表現を用いている。
図15に示した各区間のなかで、IchとQchとの間の位相差、つまり、それぞれの経路における遅延差が生じる可能性のあるのは、アンダーラインを施したように、「MOD BB Analog」及び「DEM Quasi−BB Analog」区間である。この遅延差は短時間的には各部において固定的に与えられるために、BB区間で与えられた位相差は、Quasi−BB区間では、Ich,Qchが互いに完全に分離されておらず、位相回転を生じることになる。
なお、図14の従来の構成では、「 DEM BB Digital」 区間に等化器6が設けられており、これにより、「MOD BB Analog」区間で生じた遅延差を補償することは可能であるが、「DEM Quasi−BB Analog」区間で生じた遅延差を補償することはできないという問題がある。
ここで、図16を参照すると、従来の他の復調装置の例が示されており、図14と同等部分には同一符号により示している。図16の例では、図14の等化器6の代りに、等化器11を、A/D変換器3と複素乗算器5との間、すなわち図15に示した「DEM Quasi−BB Analog」区間に設けて、誤差信号Eの他に、数値制御発振器10の出力ON とは逆相信号ON ’を用いて、信号S2を等化制御するものである。しかしながら、この例では、「MOD BB Analog」区間で生じた遅延差を補償することはできないという問題がある。
昨今においては、デジタル処理化が進んだ結果、アナログ的な精度が問題になる箇所は減少してきてはいるものの、上述したIchとQchとの間の位相差(遅延差)は、ベースバンドのアナログ処理がなくならない限り解決しなければならない問題として残ることになる。また、特に、QAM(Quadrature Amplitude Modulation )等の多値化とシンボルレートの高速化が進むに従って、当該位相差は深刻な問題となり、アナログ的な手動調整に頼るにも限界がある。
本発明の目的は、送信側及び受信側の、主にアナログ回路によって生じるIchとQchとの間のクロック位相差(遅延差)を補償可能な復調装置及び復調方法を提供することである。
本発明による復調装置は、直交変調信号を受信して直交成分を出力する検波手段と、前記検波手段の出力をデジタル信号に変換するA/D変換手段と、このA/D変換手段の出力の周波数及び位相オフセットを補正して復調出力を導出する復調手段と、この復調出力を入力とする等化手段と、この等化手段の出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成する手段とを含み、前記位相回転信号に基づいて、前記復調手段において前記周波数及び位相オフセット補正をなすようにした復調装置であって、前記A/D変換手段の出力の極性信号と、前記誤差信号の前記位相回転信号の逆相信号に基づく位相回転処理後の信号との相関に基づいて前記A/D変換手段の出力の位相補償をなす位相補償手段を含むことを特徴とする。
本発明による他の復調装置は、直交変調信号を受信して直交成分を出力する検波手段と、前記検波手段の出力をデジタル信号に変換するA/D変換手段と、このA/D変換手段の出力を入力とする等化手段と、この等化手段の周波数及び位相オフセットを補正して復調出力を導出する復調手段と、この復調出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成する手段とを含み、前記位相回転信号に基づいて、前記復調手段において前記周波数及び位相オフセット補正をなすようにした復調装置であって、前記復調出力の極性信号と前記誤差信号との相関に基づいて前記復調出力の位相補償をなす位相補償手段を含むことを特徴とする。
本発明による復調方法は、直交変調信号を受信して直交成分を出力する検波ステップと、前記検波ステップの出力をデジタル信号に変換するA/D変換ステップと、このA/D変換ステップの出力を等化する等化ステップと、この等化出力の周波数及び位相オフセットを補正して復調出力を導出する復調ステップと、この復調出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成するステップとを含み、前記位相回転信号に基づいて、前記復調ステップにおいて前記周波数及び位相オフセット補正をなすようにした復調方法であって、前記A/D変換ステップの出力の極性信号と、前記誤差信号の前記位相回転信号の逆相信号に基づく位相回転処理後の信号との相関に基づいて前記A/D変換ステップの出力の位相補償をなす位相補償ステップを含むことを特徴とする。
本発明による他の復調方法は、直交変調信号を受信して直交成分を出力する検波ステップと、前記検波ステップの出力をデジタル信号に変換するA/D変換ステップと、このA/D変換ステップの出力を入力とする等化ステップと、この等化出力の周波数及び位相オフセットを補正して復調出力を導出する復調ステップと、この復調出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成するステップとを含み、前記位相回転信号に基づいて、前記復調ステップにおいて前記周波数及び位相オフセット補正をなすようにした復調方法であって、前記復調出力の極性信号と前記誤差信号との相関に基づいて前記復調出力の位相補償をなす位相補償ステップを含むことを特徴とする。
本発明によれば、手動による調整を必要とすることなく、またアナログ的要素のない最小限の回路追加によって、全てデジタル的にかつ自動的に、IchとQchとの間の位相差(遅延差)を取り除くことができるという効果がある。また、全デジタル化されていることによって、LSI化が容易であるという効果もある。
以下に、図面を参照しつつ詳細に説明する。図1は本発明の一実施の形態を説明するブロック図であり、図14と同等部分は同一符号により示している。本実施の形態においては、図14のディジタル無線通信システムにおける復調器に加えて、IchとQchとの間の位相差(遅延差)を補償する機能を有するものである。
図1に示すように、ローカル発振器1、直交復調器2、A/D変換器3、複素乗算器5、等化器6、判定器7、PD8、LPF9、NCO(数値制御発振器)10からなる通常の復調器の構成に加えて、クロック位相補償器4を備えている。このクロック位相補償器4によって、送信器及び受信器の、主にアナログ回路によって生じるIchとQchとの間のクロック位相差(遅延差)を補償する機能を有することを特徴としている。
以下の説明においては、復調器の検波方式は準同期検波、入力される変調信号はQPSK(Quadrature Phase Shift Keying )、QAM等の直交変調を仮定しており、それぞれの直交成分(チャネル)に関して、一般的な表記である、Ich、Qchという表記を用いる。また、準同期検波故に、直交復調器及びA/D変換器の出力信号は、正確にはベースバンド信号ではなく、IF周波数とローカル周波数の差分の周波数成分が残っているため、IchとQchの成分が完全に分離されている状態ではない。
直交復調器2に入力された変調信号(IF IN)は、搬送波とほぼ同一の周波数を持つローカル発振器1の出力を用いて、信号S1(Ich1,Qch1)に変換される。この信号S1はA/D変換器3によってディジタル信号S2(Ich2,Qch2)に変換される。信号S1及びS2は、完全なベースバンド信号になっていない。
しかしながら、信号S4以降については、誤差信号E、極性信号Dを出力する判定器(Decision)7と、E信号とD信号から位相誤差信号OP を出力する位相検出器(PD:Phase Detector) 8と、位相誤差信号OP を平滑化した結果OL を出力するLPF9と、OL を積分して位相回転情報に変換した結果ON 及びその逆相情報ON ’を出力するNCO10、及びNCOの出力ON を制御信号としてIF周波数とローカル周波数の差分の周波数成分を取り除く複素乗算器5とによって、搬送波周波数同期が取られることにより、完全なベースバンド信号S4が得られる。
なお、複素乗算器5、判定器7、PD8、LPF9、NCO10による搬送波周波数同期は、準同期検波時におけるPLL(Phase Locked Loop )による搬送波同期回路の一般的な構成である。
以上は、一般的な準同期検波型復調器の一構成例であり、その詳細な構成は、本発明とは関係なく、且つ周知の技術であるために、その説明を省略するものとする。等化器6は、搬送波周波数同期とは別に、符号間干渉、フェージング等の伝搬路の不完全生による周波数及び遅延特性の劣化を補償するものであるが、これも、特別なものではなく従来通りの構成の等化器である。
判定器7及びNCO10は、クロック位相補償器4の動作に関係するので、もう少し説明を加える。図2は、判定器7の入出力信号の関係を示したものである。Eは信号S5とS6との差分を示しており、Dは信号S6の単位ベクトルとなる。図2においては、簡単のため、QPSKの第一象限のみを示したが、これは他の象限及び他の変調方式であっても同様である。
図3はNCO10の構成例を示したものである。図3に示すように、NCO10は、積分器101、位相変換器102、位相反転器103で構成される。NCO10に入力された、平滑化された位相誤差信号OL は、積分器101によって位相信号OL ’に変換される。但し、この積分器101は上限及び加減にリミッターを持っておらず、上限値と下限値が互いに繋がったように演算を行う。例えば、表現としての上限値が+1、下限値が−1であれば、+1の値を保持しているときに、少しでも正の値が入力されれば、積分値の値は−1より小さな値に変化し、逆の場合も同様である。
信号OL ’は、複素乗算器5によってOL ’の位相回転を与えるために、位相変換器102によって、位相回転信号ON(cosOL ’,sinOL ’)に変換される。また、位相反転器103によって、クロック位相補償器4に渡すための、ON とは逆位相の信号ON ’(cosON ’,−sinON ’)も生成される。
以下、本発明の中心となるクロック位相補償器4について説明する。図4はクロック位相補償器4の構成例を示したものである。図4に示すように、クロック位相補償器4は、遅延器(T)401,402、複素乗算器403〜405、加算器(Σ)406、相関器(Correlator)407、複素乗算器408、遅延調整器(DL)409により構成される。
複素乗算器408,DL409を除いた構成は、通常のトランスバーサル型等化器と同等の構成である。後述するように、相関器407において、極性信号Dと誤差信号Eとの相関を取ることによって、補償係数C-1,C0 ,C+1を求めるのであるが、誤差信号Eは複素乗算器5で位相回転が施されて周波数同期が取れた後の信号から得られた情報であり、極性信号Dは位相回転を施す前の情報であるため、そのままでは相関が取れない。そのために、誤差信号Eを複素乗算器408によって位相回転前の情報に戻す必要がある。また、E信号とON ’との間には、それぞれの回路の遅延差があるため、DL409によってタイミングを合わせている。
図5は相関器407の構成例を示したものである。図5に示すように、相関器407は、極性判定器4701、遅延調整器(DL)4702、遅延器(T)4703,4704、複素乗算器4705〜4707、積分器4708〜4710、タップ係数リーケージ回路4711〜4713で構成されている。
DL4701は、入力される信号Eとセンタータップ(C0 )の極性信号D0 の遅延を一致させるためのものである。信号Dと信号Eの複素乗算結果を積分することによって、クロック位相補償係数が生成されるが、この積分結果は、リーケッジ回路4711〜4713によって、常に絶対値が小さくなるように制御される。
以下、本実施例の動作につき、本発明の特徴であるクロック位相補償器4を中心に説明する。先に、図15を参照して説明したように、IchとQchとの間の位相差(遅延差)が生じる可能性のあるのは、アンダーラインを施した「MOD BB Analog」及び「DEM Quasi−BB Analo」区間である。遅延差は、短時間的には各部において固定的に与えられるために、BB区間で与えられた位相差は、「Quasi−BB」区間では、IchとQchとが互いに完全に分離されておらず、位相回転を起こしているため、クロック位相補償係数も同様の位相回転をしなければ、遅延差を補償することが出来ない。同様に、「Quasi−BB」区間で与えられた遅延差をBB区間で補償する場合も同様である。
ここで、「クロック位相補償」の「クロック位相」とは、Ich,Qch各々の時間軸上の正規の信号点位置、つまりサンプリングクロックの位置(位相)を意味する。
これを解決するために、本発明では、等化器と同様の構成のクロック位相補償器4を、「DEM Quasi−BB Digital」区間に追加したものである。構成は等化器と同様であるが、クロック位相補償器4は、IchとQchとの間の遅延差のみを補償するためのものであり、通常、この遅延差は微少であるため(微少であっても、特性劣化には十分寄与するのであるが)、センタータップ±1タップという、最小のタップ数で問題ないと思われる。
なお、「Quasi−BB」区間の周波数オフセットがほぼ0に等しい場合には、クロック位相補償器4は、後段のEQL6と同じ働きをしてしまうために、両者の動作が競合し、動作が不安定になってしまう。EQL6の動作を比較的強くして動作の競合を防止するために、クロック位相補償器4にはリーケッジ回路4711〜4713によるタップ係数成長防止を施す必要がある。なお、このリーケッジ回路については、周知であるので、ここではこれ以上述べない。
ここで、相関器407で、信号EとDとの相関を取って位相補償係数を求めている理由について簡単に説明する。サンプリング位相が正しい位置からずれている場合は、前後のサンプリング位置のデータが符号間干渉として見える。つまり、前後のサンプリング位置のデータの成分を含むことになり、サンプリング位置の誤差成分(信号E)は、前後のサンプリング位置の信号と相関を有しており、よってこの相関が減少するように制御すれば良いことになる。信号Dは前後の極性のみを示しているが、同様に、相関を有している。
次に、本発明の他の実施の形態について、図6を参照しつつ説明する。図16に示した従来例においては、等化器11が「Quasi−BB」区間にあるため、「MOD BB Analog」区間で生じた遅延差を補償することは難しい。これに対して、図6に示す本発明の他の実施の形態が有効である。本例では、図1の例に対して、クロック位相補償器と等化器との位置関係が入れ替わったものである。すなわち、複素乗算器5の前段に等化器11を設け、複素乗算器5の後段にクロック位相補償器12を設けいてる。
図7はクロック位相補償器の第二の構成例であり、図6におけるクロック位相補償器12に使用可能な場合の構成例を示す図であり、図4と同等部分は同一符号により示している。図4の例では、信号Eを位相回転するための複素乗算器408とDL409とが必要であったが、本例では、クロック位相補償器12が複素乗算器5の後段にあることから、信号Eに対する位相回転処理が不要であるために、判定器7からの信号Eをそのまま相関器407の入力として使用している。他の構成は図4の例と同等である。
図8にクロック位相補償器の第三の構成例を示しており、図4と同等部分は同一符号により示す。先の第一及び第二の構成例では、クロック位相補償器が複素数型、すなわち、I,Qの両チャネルの信号に対して動作するものであったが、本構成例では、Qch側のみの処理としており、Ich側は、遅延器411により、Qch側のセンタータップと同じ遅延を与えるのみとなっている。
本発明で行いたいのは、IchとQchとの間の遅延差であるから、Ich側を固定して、Qch側の位相をその前後に調整できる本構成で十分な効果が得られる。これによって、クロック位相補償器の回路規模は大幅に削減することが出来る。また、逆に、Qch側を固定してIch側の位相を調整するようにしても良いことは明白である。
図9にクロック位相補償器の第四の構成例を示す。本構成例は、図6の実施の形態に対して、クロック位相補償器を適用するためのものであり、図7の例と同様に、信号Eを位相回転するための複素乗算器と位相調整器が必要なくなっている。
図10にクロック位相補償器の第五の構成例を示す。IchとQchとの間の遅延差がそれほど大きくなければ、本構成のように、Qch側のセンタータップを補正しなくても十分な効果が得られる。これによって、クロック位相補償器の回路規模は更に削減可能となる。
図11にクロック位相補償器の第六の構成例を示す。本構成例は、図10に示した第五のクロック位相補償器の構成例を、図6の本発明の他の実施の形態に適用するための構成例であり、図7の第二の構成例と同様に信号Eを位相回転するための複素乗算器とDLとが必要なくなっている。
図12にクロック位相補償器の第七の構成例を示す。本構成例は、図11に示した第六のクロック位相補償器の構成例のFIRフィルタ部(乗算器、遅延器T、加算器で構成されている部分)の構成を転置型と呼ばれる構成に変更したものである。これによって、第六の構成例に比べて、FIRフィルタ部を高速に動作させることが出来る。なお、同様の転置型FIRフィルタ部は、第一〜第六の構成例全ての構成に適用できることは明白である。
図13に相関器の第二の構成例を示す。本構成は、図4に示した相関器の第一の構成例おいてに、信号E’をマスク回路422を介して入力するようになっている。このマスク回路422の他の入力信号として、ON ’を用いたものである。マスク回路422は、信号ON ’で与える位相回転速度がある程度より小さい場合には、信号E’の値を0に固定することで、位相回転速度が遅い場合のクロック位相補償器と等化器との動作の競合を、更に確実に防止するためのものである。
なお、上記実施の形態においては、復調器の検波方式は準同期検波、入力される変調信号はQPSK、QAM等の直交変調としているが、周波数及び位相オフセット補正後の誤差信号及び周波数及び位相オフセット補正時の位相回転信号が得られる構成であれば、必ずしも準同期検波である必要はない。また、変調方式は、QPSK、QAM以外、例えば、QPSK以外のPSKあるいは、APSK等でも良い。
本発明の一実施の形態を示すブロック図である。 図1における判定器7の出力である誤差信号Eと極性信号Dを説明する図である。 図1における数値制御発振器(NCO)の構成例を示す図である。 図1におけるクロック位相補償器の第一の構成例を示す図である。 図4における相関器の構成例を示す図である。 本発明の他の実施の形態を示すブロック図である。 クロック位相補償器の第二の構成例を示す図である。 クロック位相補償器の第三の構成例を示す図である。 クロック位相補償器の第四の構成例を示す図である。 クロック位相補償器の第五の構成例を示す図である。 クロック位相補償器の第六の構成例を示す図である。 クロック位相補償器の第七の構成例を示す図である。 相関器の他の構成例を示す図である。 従来の復調装置の一例を示すブロック図である。 直交変復調過程において、IchとQchとの間の位相差発生区間を説明するための図である。 従来の復調装置の他の例を示すブロック図である。
符号の説明
1 ローカル発振器
2 直交復調器
3 A/D変換器
4,12 クロック位相補償器
5 複素乗算器
6,11 等化器(EQ)
7 判定器(Decision)
8 位相検出器(PD)
9 LPF
10 数値制御発振器(NCO)

Claims (8)

  1. 直交変調信号を受信して直交成分を出力する検波手段と、前記検波手段の出力をデジタル信号に変換するA/D変換手段と、このA/D変換手段の出力の周波数及び位相オフセットを補正して復調出力を導出する復調手段と、この復調出力を入力とする等化手段と、この等化手段の出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成する手段とを含み、前記位相回転信号に基づいて、前記復調手段において前記周波数及び位相オフセット補正をなすようにした復調装置であって、
    前記A/D変換手段の出力の極性信号と、前記誤差信号の前記位相回転信号の逆相信号に基づく位相回転処理後の信号との相関に基づいて前記A/D変換手段の出力の位相補償をなす位相補償手段を含むことを特徴とする復調装置。
  2. 直交変調信号を受信して直交成分を出力する検波手段と、前記検波手段の出力をデジタル信号に変換するA/D変換手段と、このA/D変換手段の出力を入力とする等化手段と、この等化手段の出力の周波数及び位相オフセットを補正して復調出力を導出する復調手段と、この復調出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成する手段とを含み、前記位相回転信号に基づいて、前記復調手段において前記周波数及び位相オフセット補正をなすようにした復調装置であって、
    前記復調出力の極性信号と前記誤差信号との相関に基づいて前記復調出力の位相補償をなす位相補償手段を含むことを特徴とする復調装置。
  3. 前記位相補償手段は、トランスバーサル型等化器であって、前記相関に基づいてこの等化器の補償係数を算出する手段を有することを特徴とする請求項1または2記載の復調装置。
  4. 前記位相補償手段は、前記補償係数の成長防止をなす手段を更に含むことを特徴とする請求項3記載の復調装置。
  5. 前記トランスバーサル型等化器は、FIRフィルタ構成であり、このFIRフィルタを転置型としたことを特徴とする請求項3または4記載の復調装置。
  6. 前記位相補償手段は、前記直交成分のうち一つの成分に対してのみ、位相補償をなすよう構成されていることを特徴とする請求項1〜5いずれか記載の復調装置。
  7. 直交変調信号を受信して直交成分を出力する検波ステップと、前記検波ステップの出力をデジタル信号に変換するA/D変換ステップと、このA/D変換ステップの出力を等化する等化ステップと、この等化出力の周波数及び位相オフセットを補正して復調出力を導出する復調ステップと、この復調出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成するステップとを含み、前記位相回転信号に基づいて、前記復調ステップにおいて前記周波数及び位相オフセット補正をなすようにした復調方法であって、
    前記A/D変換ステップの出力の極性信号と、前記誤差信号の前記位相回転信号の逆相信号に基づく位相回転処理後の信号との相関に基づいて前記A/D変換ステップの出力の位相補償をなす位相補償ステップを含むことを特徴とする復調方法。
  8. 直交変調信号を受信して直交成分を出力する検波ステップと、前記検波ステップの出力をデジタル信号に変換するA/D変換ステップと、このA/D変換ステップの出力を入力とする等化ステップと、この等化出力の周波数及び位相オフセットを補正して復調出力を導出する復調ステップと、この復調出力から検出される各成分毎の誤差信号及び極性信号に基づいて位相回転信号を生成するステップとを含み、前記位相回転信号に基づいて、前記復調ステップにおいて前記周波数及び位相オフセット補正をなすようにした復調方法であって、
    前記復調出力の極性信号と前記誤差信号との相関に基づいて前記復調出力の位相補償をなす位相補償ステップを含むことを特徴とする復調方法。
JP2004267650A 2004-09-15 2004-09-15 復調装置及び復調方法 Expired - Fee Related JP4438581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004267650A JP4438581B2 (ja) 2004-09-15 2004-09-15 復調装置及び復調方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004267650A JP4438581B2 (ja) 2004-09-15 2004-09-15 復調装置及び復調方法

Publications (2)

Publication Number Publication Date
JP2006086666A JP2006086666A (ja) 2006-03-30
JP4438581B2 true JP4438581B2 (ja) 2010-03-24

Family

ID=36164829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004267650A Expired - Fee Related JP4438581B2 (ja) 2004-09-15 2004-09-15 復調装置及び復調方法

Country Status (1)

Country Link
JP (1) JP4438581B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5478410B2 (ja) * 2010-07-30 2014-04-23 三菱電機株式会社 光通信システムのためのスキュー検出装置、光通信システム
EP2445138B1 (fr) * 2010-10-22 2015-07-15 The Swatch Group Research and Development Ltd. Unité de traitement de données, et récepteur de signaux comprenant l'unité de traitement de données
JP2018196007A (ja) * 2017-05-18 2018-12-06 日本電気株式会社 ディジタル変調される信号の復調回路および変調回路

Also Published As

Publication number Publication date
JP2006086666A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
JP3616706B2 (ja) 交差偏波間干渉補償機能を備えた復調器
JP3201768B2 (ja) 適応性位相同期ループ
US6654432B1 (en) Joint maximum likelihood frame and timing estimation for a digital receiver
US6535549B1 (en) Method and apparatus for carrier phase tracking
AU629502B2 (en) Carrier recovery system
KR100769868B1 (ko) 복조 회로 및 복조 방법
US20050207519A1 (en) Digital radio receiver
CN104272692B (zh) 载波再生装置和载波再生方法
JP2006304374A (ja) 通信前前置位相回転を用いるcdma通信
JPH07321862A (ja) ディジタル変調波復調装置
JP3575883B2 (ja) ディジタル復調器
US6175591B1 (en) Radio receiving apparatus
US7660377B2 (en) Device for estimating a timing correction loop error for a digital demodulator
JP4438581B2 (ja) 復調装置及び復調方法
JP3742257B2 (ja) 復調装置
JP2007201729A (ja) 適応等化器および受信装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP4435005B2 (ja) 等化器
WO2013174304A1 (en) Method with improved phase robustness in coherent detected optical system
JP4139814B2 (ja) 周波数誤差検出方法、受信方法、及び送受信方法
US5189684A (en) Line signal deterioration removing systems
US5825818A (en) Apparatus and method of recovering a timing signal in a transmission apparatus by adjusting tap coefficients
JP4967977B2 (ja) 受信装置及び受信方法
EP1340348B1 (en) Method and apparatus for increasing the quality of the receiver synchronization of qam or cap modulated modem connection
JPH11103326A (ja) 復調器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees