JP3201768B2 - 適応性位相同期ループ - Google Patents
適応性位相同期ループInfo
- Publication number
- JP3201768B2 JP3201768B2 JP50441192A JP50441192A JP3201768B2 JP 3201768 B2 JP3201768 B2 JP 3201768B2 JP 50441192 A JP50441192 A JP 50441192A JP 50441192 A JP50441192 A JP 50441192A JP 3201768 B2 JP3201768 B2 JP 3201768B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- phase
- coupled
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003044 adaptive effect Effects 0.000 title description 11
- 238000000034 method Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims 4
- 238000001914 filtration Methods 0.000 claims 4
- 238000013139 quantization Methods 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 description 9
- 230000010363 phase shift Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
- H04L27/3827—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［発明の分野］ 本発明は、ライン信号の位相ジッタと周波数偏差を探
知するための位相同期ループの分野に関するものであ
る。
知するための位相同期ループの分野に関するものであ
る。
［背景技術］ 一定の帯域幅で送信することのできる情報量を最大に
するため、多くの送信方法が用いられている。一般に用
いられている変調法は２つあり、直交位相シフトキー
（QPSK:Quadrature Phase Shift Key）及び直交振幅変
調（QAM:Quadrature Amplitude Modulation）（この場
合、変調された正弦波キャリア信号の位相と振幅が情報
伝達に利用される）として知られている。QPSK送信方法
の例が第１図に示されている。QPSK信号は、π/2ラジア
ンにより搬送波の位相をシフトすることによって生じ
る。QPSK信号は４つ位相のうちの一つを有し、各位相は
４組の２進数（00,01,10,11）の一つを示す。QPSK波は
次の式によって定義される： Si（ｔ）＝cos（ωct＋θｉ） この種の送信は多くの場合、直交位相送信と呼ばれ、
互いに対して直交位相内にある２つのキャリア（cosωc
tとsinωct）を同一チャンネル上で同時に送信するもの
である。
するため、多くの送信方法が用いられている。一般に用
いられている変調法は２つあり、直交位相シフトキー
（QPSK:Quadrature Phase Shift Key）及び直交振幅変
調（QAM:Quadrature Amplitude Modulation）（この場
合、変調された正弦波キャリア信号の位相と振幅が情報
伝達に利用される）として知られている。QPSK送信方法
の例が第１図に示されている。QPSK信号は、π/2ラジア
ンにより搬送波の位相をシフトすることによって生じ
る。QPSK信号は４つ位相のうちの一つを有し、各位相は
４組の２進数（00,01,10,11）の一つを示す。QPSK波は
次の式によって定義される： Si（ｔ）＝cos（ωct＋θｉ） この種の送信は多くの場合、直交位相送信と呼ばれ、
互いに対して直交位相内にある２つのキャリア（cosωc
tとsinωct）を同一チャンネル上で同時に送信するもの
である。
第１図の、aiと記された水平軸は、「同相」軸と呼ば
れている。biと記された垂直の軸は、「直交位相」軸と
呼ばれている。第２図の４の象限内の信号点は、信号の
「配列」を示している。
れている。biと記された垂直の軸は、「直交位相」軸と
呼ばれている。第２図の４の象限内の信号点は、信号の
「配列」を示している。
ai及びbiに倍数を当てはめると、直交振幅変調（QA
M）として知られる多レベル信号が発生する。QAM法に
は、各直交位相キャリアに別個に適用される多レベル振
幅変調が含まれている。従って、第２図に示したよう
に、16の配列ができる。第１図のQPSK変調法の各点はQA
M法の４つの点に当たることになり、16個の点はすべてQ
AM配列に定義される。一般的なQAM信号は、次の式によ
って与えられる： Si（ｔ）＝ricos（ωct＋θｉ） 振幅riは、（ai,bi）の適当な組合せによって得られ
る。次に、位相検知器と振幅レベル検知器の組合せがデ
ィジタル情報を求めるために用いられる。
M）として知られる多レベル信号が発生する。QAM法に
は、各直交位相キャリアに別個に適用される多レベル振
幅変調が含まれている。従って、第２図に示したよう
に、16の配列ができる。第１図のQPSK変調法の各点はQA
M法の４つの点に当たることになり、16個の点はすべてQ
AM配列に定義される。一般的なQAM信号は、次の式によ
って与えられる： Si（ｔ）＝ricos（ωct＋θｉ） 振幅riは、（ai,bi）の適当な組合せによって得られ
る。次に、位相検知器と振幅レベル検知器の組合せがデ
ィジタル情報を求めるために用いられる。
QPSK法とQAM法では両方とも、信号の復調が行えるよ
う位相情報を求める必要がある。別の言い方をすれば、
情報信号を正確に解読するためには、入力信号の周波数
と位相の両方が復調器によって合わせられなければなら
ない。
う位相情報を求める必要がある。別の言い方をすれば、
情報信号を正確に解読するためには、入力信号の周波数
と位相の両方が復調器によって合わせられなければなら
ない。
送信された複素数信号にエラーが生じることがあり、
それによって信号の振幅と位相に影響が及び、送信エラ
ーが起こることがある。振幅エラーは、自動利得制御
（AGC）回路を用いることによって最小限に抑えること
ができる。位相エラーは、「ジッター」としても知られ
ているが、符号の大きさを変えない送信符号の回転であ
る。これによって受信信号が送信した信号と異なるもの
になることがあり、その結果リカバリエラーとなる。
それによって信号の振幅と位相に影響が及び、送信エラ
ーが起こることがある。振幅エラーは、自動利得制御
（AGC）回路を用いることによって最小限に抑えること
ができる。位相エラーは、「ジッター」としても知られ
ているが、符号の大きさを変えない送信符号の回転であ
る。これによって受信信号が送信した信号と異なるもの
になることがあり、その結果リカバリエラーとなる。
第３図は、複素数入力信号に起こる可能性のあるジッ
ターエラーを示している。第３図では、水平軸は複素数
項の実数部分の変化を、垂直軸は複素数信号の虚数部分
の変化を示している。第３図では、配列点ＡとＤが、そ
れぞれ第一象限と第二象限に記されている。これらの配
列点Ａ及びＤは、その原点が座標系の原点と一致するベ
クトルの終点を表している。移相のエラーによって、移
相の方向に角度θだけベクトル変換が起こり、実際の配
列点がＡとＤから、それぞれＡ′とＤ′に移動する。Ａ
とＡ′での振幅は等しい。しかし、水平軸に対する角度
は、θだけ変化している。この移相偏差エラー、すなわ
ちジッターエラーは、多くの場合、先行技術では移相同
期ループを用いることによって補正される。
ターエラーを示している。第３図では、水平軸は複素数
項の実数部分の変化を、垂直軸は複素数信号の虚数部分
の変化を示している。第３図では、配列点ＡとＤが、そ
れぞれ第一象限と第二象限に記されている。これらの配
列点Ａ及びＤは、その原点が座標系の原点と一致するベ
クトルの終点を表している。移相のエラーによって、移
相の方向に角度θだけベクトル変換が起こり、実際の配
列点がＡとＤから、それぞれＡ′とＤ′に移動する。Ａ
とＡ′での振幅は等しい。しかし、水平軸に対する角度
は、θだけ変化している。この移相偏差エラー、すなわ
ちジッターエラーは、多くの場合、先行技術では移相同
期ループを用いることによって補正される。
位相エンコード信号からジッターを除去しようと試み
る一つの先行技術が、1990年８月28日付けの米国特許N
o.4,953,186に述べられており、これは、本出願の譲渡
人Silicon Systems社に譲渡されている。この先行技術
は、決定方向エラー信号をフィードバックループへの入
力として用いている。エラー信号は濾過され、ジッター
追跡周波数範囲（たとえば、55Hz）の中央に位置調節し
た位相同期ループに結合される。ジッタートラッカーは
一定の周波数範囲に制限されるため、追跡能力が限られ
る。
る一つの先行技術が、1990年８月28日付けの米国特許N
o.4,953,186に述べられており、これは、本出願の譲渡
人Silicon Systems社に譲渡されている。この先行技術
は、決定方向エラー信号をフィードバックループへの入
力として用いている。エラー信号は濾過され、ジッター
追跡周波数範囲（たとえば、55Hz）の中央に位置調節し
た位相同期ループに結合される。ジッタートラッカーは
一定の周波数範囲に制限されるため、追跡能力が限られ
る。
ジッタートラッカーに対する動的補足範囲調整を行う
先行技術が、米国特許第4,689,804号に述べられてい
る。この特許'804では、トレーニングシーケンス中、位
相同期ループの捕捉範囲が動的に変化し、広い範囲のジ
ッター周波数を捕捉することができる。トレーニングシ
ーケンス中、ループの減衰率は徐々に変化し、一度ジッ
ターを取得するとループの捕捉範囲と反応時間がかなり
低下する。この結果、雑音性能が高まる。
先行技術が、米国特許第4,689,804号に述べられてい
る。この特許'804では、トレーニングシーケンス中、位
相同期ループの捕捉範囲が動的に変化し、広い範囲のジ
ッター周波数を捕捉することができる。トレーニングシ
ーケンス中、ループの減衰率は徐々に変化し、一度ジッ
ターを取得するとループの捕捉範囲と反応時間がかなり
低下する。この結果、雑音性能が高まる。
トレーニングシーケンスが開始されるときは、捕捉範
囲は約300Hzとされる。トレーニングシーケンス中、捕
捉範囲は約20Hzまで徐々に低下するため、雑音帯域幅は
非常に狭い。ジッターが20Hzの範囲を越えて増大する場
合は、多数のエラーが起きるため、再度トレーニングシ
ーケンスが開始されて捕捉範囲を広くする。
囲は約300Hzとされる。トレーニングシーケンス中、捕
捉範囲は約20Hzまで徐々に低下するため、雑音帯域幅は
非常に狭い。ジッターが20Hzの範囲を越えて増大する場
合は、多数のエラーが起きるため、再度トレーニングシ
ーケンスが開始されて捕捉範囲を広くする。
概要 本発明の位相ジッタートラッカーは、高速データ送信
装置のためのライン信号の位相ジッターと周波数偏差を
追跡することができるような効率のよい位相同期ループ
を用いている。適応性PLLのフィルターは、エラー信号
を最小限に抑えるよう自動的に調整される係数を有して
いる。適応性PLLの第一ブロックは、入力信号の周波数
偏差と位相偏差を除去するために用いる移相器である。
移相器の出力は、補正信号を推定するスライサーによっ
て受信される。次に、スライサーの入力と出力の差をス
ライサーの出力値に乗算する。その結果の虚数部分が、
位相エラーの推定値として用いられる。振幅制限器を通
ったあと、適応性係数を有する有限インパルス応答（FI
R）フィルターにその信号が送られる。傾斜法を用いて
平均２乗位相エラーを最小限に抑えるようFIR係数が調
整される。これらの係数は、各ボーごとに更新される。
ライン信号にある周波数偏差を追跡するため二次ループ
が加えられる。その信号はsin/cos表を通り移相器に戻
る。
装置のためのライン信号の位相ジッターと周波数偏差を
追跡することができるような効率のよい位相同期ループ
を用いている。適応性PLLのフィルターは、エラー信号
を最小限に抑えるよう自動的に調整される係数を有して
いる。適応性PLLの第一ブロックは、入力信号の周波数
偏差と位相偏差を除去するために用いる移相器である。
移相器の出力は、補正信号を推定するスライサーによっ
て受信される。次に、スライサーの入力と出力の差をス
ライサーの出力値に乗算する。その結果の虚数部分が、
位相エラーの推定値として用いられる。振幅制限器を通
ったあと、適応性係数を有する有限インパルス応答（FI
R）フィルターにその信号が送られる。傾斜法を用いて
平均２乗位相エラーを最小限に抑えるようFIR係数が調
整される。これらの係数は、各ボーごとに更新される。
ライン信号にある周波数偏差を追跡するため二次ループ
が加えられる。その信号はsin/cos表を通り移相器に戻
る。
図面の簡単な説明 第１図 QPSKの４点配列を表す図。
第２図 QAMの16点配列を表す図。
第３図 配列点に対するジッターの影響を表す図。
第４図 本発明の適応性位相同期ループの好ましい実施
例を示す構成図。
例を示す構成図。
第５図 本発明の適応性位相同期ループのFIRフィルタ
ー係数を更新する制御ブロックを示す構成図。
ー係数を更新する制御ブロックを示す構成図。
発明の詳細な説明 入信データ信号からジッターを除去するための改良型
位相同期ループについて説明する。周波数範囲、改正の
数などの多くの特定事項の詳細について、本発明を完全
に記述するため、以下に詳しく説明する。しかし、技術
精通者には、これらの特定事項の詳細がなくても本発明
を実施できることは明白である。その他の点では、不必
要に本発明がわかりにくくならないよう、公知の特徴に
ついては詳しく説明しない。
位相同期ループについて説明する。周波数範囲、改正の
数などの多くの特定事項の詳細について、本発明を完全
に記述するため、以下に詳しく説明する。しかし、技術
精通者には、これらの特定事項の詳細がなくても本発明
を実施できることは明白である。その他の点では、不必
要に本発明がわかりにくくならないよう、公知の特徴に
ついては詳しく説明しない。
本発明では、適応性PLLはライン信号の位相ジッター
の特性を追跡するよう、自分自身で構成することができ
る。結果として、従来のPLLに比べて残留位相エラーが
大きく削減される。本発明はQPSKまたはQAM信号送信方
法を用いる送信系での位相ジッターの影響を除去または
削減するために使用される。
の特性を追跡するよう、自分自身で構成することができ
る。結果として、従来のPLLに比べて残留位相エラーが
大きく削減される。本発明はQPSKまたはQAM信号送信方
法を用いる送信系での位相ジッターの影響を除去または
削減するために使用される。
本発明は、送信された信号に受信し、その信号を実数
及び虚数成分を有する複素数に変換する。受信信号は理
想値と比較されて、差分信号を発する。次に、この差分
信号をスライサー出力の共役値と相関させる。この演算
結果の虚数成分は位相エラーにほぼ等しい。
及び虚数成分を有する複素数に変換する。受信信号は理
想値と比較されて、差分信号を発する。次に、この差分
信号をスライサー出力の共役値と相関させる。この演算
結果の虚数成分は位相エラーにほぼ等しい。
この予測位相エラーを、FIRフィルターに入力する。
FIRフィルターには複数の係数が含まれており、その
係数は傾斜法によって平均２乗位相エラーを最小限にす
るよう調整される。FIRフィルターの出力は、sin/cos表
に入力される。sin/cos表の出力は、位相エラー補正を
行うために入力信号へのフィードバックループに結合さ
れたエラー補正値である。好ましい実施例では、本発明
はモデムの受信チャンネルに使用される。本発明の好ま
しい実施例を第４図に示した。第４図は、適応性位相同
期ループの構成図である。この例では、入力信号は直交
振幅変調（QAM）信号となっているが、本発明はQPSK信
号にも適用できる。
係数は傾斜法によって平均２乗位相エラーを最小限にす
るよう調整される。FIRフィルターの出力は、sin/cos表
に入力される。sin/cos表の出力は、位相エラー補正を
行うために入力信号へのフィードバックループに結合さ
れたエラー補正値である。好ましい実施例では、本発明
はモデムの受信チャンネルに使用される。本発明の好ま
しい実施例を第４図に示した。第４図は、適応性位相同
期ループの構成図である。この例では、入力信号は直交
振幅変調（QAM）信号となっているが、本発明はQPSK信
号にも適用できる。
ライン信号10が復調器11に入力される。復調器（DE
M）11の出力が移相器13に結合されたイコライザ（EQ）1
2に送られる。移相器13の出力がスライサー14及び加算
器16の正入力端子に入力される。スライサー14の出力が
加算器16の負入力端子に入力され、また共役器（CONJ）
15にも入力される。共役器15と加算器16の出力の両方が
乗算器17に入力され、乗算器17の出力が虚数処理部（IM
AG）18の入力に結合され、その複素積の虚数部分が求め
られる。IMAG18からの出力は位相エラーの予測値であ
り、これが振幅制限器（LIM）19に入力される。制限器1
9の出力がFIRフィルター20に入力される。FIRフィルタ
ー20は予測位相エラーに適応するよう可変係数を備えて
いる。ノード30でのFIRフィルター20の出力が２個の個
別の乗算器21と22に入力される。乗算器21にはゲインG1
31も入力される。乗算器22にはゲインG232も入力され
る。乗算器22の出力が加算器24に入力される。加算器24
の出力が加算器25に結合され、またフィードバック法で
遅延ブロック23に結合される。乗算器21の出力も加算器
25の入力に結合される。加算器25の出力がsin/cos表27
に結合され、フィードバック法で遅延ブロック26に結合
される。sin/cos表27の出力が移相器13に入力される。
M）11の出力が移相器13に結合されたイコライザ（EQ）1
2に送られる。移相器13の出力がスライサー14及び加算
器16の正入力端子に入力される。スライサー14の出力が
加算器16の負入力端子に入力され、また共役器（CONJ）
15にも入力される。共役器15と加算器16の出力の両方が
乗算器17に入力され、乗算器17の出力が虚数処理部（IM
AG）18の入力に結合され、その複素積の虚数部分が求め
られる。IMAG18からの出力は位相エラーの予測値であ
り、これが振幅制限器（LIM）19に入力される。制限器1
9の出力がFIRフィルター20に入力される。FIRフィルタ
ー20は予測位相エラーに適応するよう可変係数を備えて
いる。ノード30でのFIRフィルター20の出力が２個の個
別の乗算器21と22に入力される。乗算器21にはゲインG1
31も入力される。乗算器22にはゲインG232も入力され
る。乗算器22の出力が加算器24に入力される。加算器24
の出力が加算器25に結合され、またフィードバック法で
遅延ブロック23に結合される。乗算器21の出力も加算器
25の入力に結合される。加算器25の出力がsin/cos表27
に結合され、フィードバック法で遅延ブロック26に結合
される。sin/cos表27の出力が移相器13に入力される。
操作中、第４図の回路はライン信号10を受信し、復調
器11がそれを虚数及び実数成分内の２次元複素数符号に
変換する。復調器の出力が符号間干渉のために信号を補
正するイコライザに結合される。等化され、復調された
イコライザ12の出力部が移相補正を行う移相器に結合さ
れる。移相器13は位相エラー補償信号34を入力として受
信する。
器11がそれを虚数及び実数成分内の２次元複素数符号に
変換する。復調器の出力が符号間干渉のために信号を補
正するイコライザに結合される。等化され、復調された
イコライザ12の出力部が移相補正を行う移相器に結合さ
れる。移相器13は位相エラー補償信号34を入力として受
信する。
移相器13の出力36をスライサー（量子化器）14に入力
する。スライサー14は、受信した複素数信号36から最も
理想的と思われる配列点を予測し、この理想配列を出力
38として送信する。この理想信号38は加算器16で受信信
号36から差引かれて、エラー信号40を発する。
する。スライサー14は、受信した複素数信号36から最も
理想的と思われる配列点を予測し、この理想配列を出力
38として送信する。この理想信号38は加算器16で受信信
号36から差引かれて、エラー信号40を発する。
スライサー14の理想出力38は共役ブロック15に供給さ
れる。共役ブロック15は理想信号38の共役値を決定し、
この値をエラー信号40とともに乗算器17に供給する。乗
算器17の出力42がIMAGブロック18に入力され、虚数部分
が出力44として準備される。出力44は、入力信号の予測
移相エラーである。移相エラー予測値44は制限ブロック
19で振幅を制限され、制限ブロック19の出力e0がタップ
遅延回路20に入力される。
れる。共役ブロック15は理想信号38の共役値を決定し、
この値をエラー信号40とともに乗算器17に供給する。乗
算器17の出力42がIMAGブロック18に入力され、虚数部分
が出力44として準備される。出力44は、入力信号の予測
移相エラーである。移相エラー予測値44は制限ブロック
19で振幅を制限され、制限ブロック19の出力e0がタップ
遅延回路20に入力される。
位相エラーは、PLLにより、スライサー14の入力と出
力の差にスライサー14の出力の共役値を乗算することに
よって定まる。この結果値が乗算器17の出力である。こ
の結果値の虚数部分はライン信号の予測位相エラーであ
る。ループが不安定になるのを防止するためこの予測位
相エラーが振幅制限器に入力される。制限器19を通した
あと、過去の位相エラーe1,e2,e3,e4,e5,e6を保存して
いる有限インパルス応答（FIR）フィルター20（タップ
遅延回路として実行）に、この位相エラーe0が供給され
る。各タップを、それ自体の重み係数R1,R2,R3,R4,R5,R
6を通してノード30に結合する。平均２乗位相エラーを
最小限に抑えるため、傾斜法によりFIR係数を調整す
る。FIR係数は、下の式に従って各ボーごとに更新され
る： Ri (n)＝Ri (n-1)＋Ke0ei ここで、Ri (n)は更新されたｉ番目の係数であり、 Ri (n-1)は、ｉ番目の係数の前の値であり、 Ｋは、定数である。
力の差にスライサー14の出力の共役値を乗算することに
よって定まる。この結果値が乗算器17の出力である。こ
の結果値の虚数部分はライン信号の予測位相エラーであ
る。ループが不安定になるのを防止するためこの予測位
相エラーが振幅制限器に入力される。制限器19を通した
あと、過去の位相エラーe1,e2,e3,e4,e5,e6を保存して
いる有限インパルス応答（FIR）フィルター20（タップ
遅延回路として実行）に、この位相エラーe0が供給され
る。各タップを、それ自体の重み係数R1,R2,R3,R4,R5,R
6を通してノード30に結合する。平均２乗位相エラーを
最小限に抑えるため、傾斜法によりFIR係数を調整す
る。FIR係数は、下の式に従って各ボーごとに更新され
る： Ri (n)＝Ri (n-1)＋Ke0ei ここで、Ri (n)は更新されたｉ番目の係数であり、 Ri (n-1)は、ｉ番目の係数の前の値であり、 Ｋは、定数である。
第５図は、本発明の好ましい実施例でのフィルター20
のFIR係数のための、第４図に表されていない、更新過
程を示している。第５図の構成図、入力位相エラーe0と
保存されている過去の位相エラーeiはともに乗算器50に
入力される。乗算器50からの出力信号51は、定数Ｋとと
もに乗算器52に入力される。乗算器52からの出力信号53
は、加算器54に入力される。加算器54の出力は、ｉ番目
の係数の前の値Ri (n-1)をフィードバックする遅延ブロ
ック56からフィードバック法により結合される。加算器
54はｉ番目の係数の前の値に信号53を加え、その結果ｉ
番目の係数Ri(n)を更新する。従って、第５図は、本発
明の適応性位相同期ループで、第４図のフィルター20が
どのようにしてFIR係数を更新するかについて詳細に示
したものである。
のFIR係数のための、第４図に表されていない、更新過
程を示している。第５図の構成図、入力位相エラーe0と
保存されている過去の位相エラーeiはともに乗算器50に
入力される。乗算器50からの出力信号51は、定数Ｋとと
もに乗算器52に入力される。乗算器52からの出力信号53
は、加算器54に入力される。加算器54の出力は、ｉ番目
の係数の前の値Ri (n-1)をフィードバックする遅延ブロ
ック56からフィードバック法により結合される。加算器
54はｉ番目の係数の前の値に信号53を加え、その結果ｉ
番目の係数Ri(n)を更新する。従って、第５図は、本発
明の適応性位相同期ループで、第４図のフィルター20が
どのようにしてFIR係数を更新するかについて詳細に示
したものである。
第４図を見てわかるように、FIRフィルター20の出力
によって、遅延され重みを加えられた入力信号の重畳
（和）からなる出力信号が得られる。この和は、ノード
30でのΣeiRiである。この出力信号は増幅する必要があ
り、従って、ゲインG131とG232によって、それぞれ乗算
器21と22で乗算される。ゲインG131は次の式に従って適
応性にすることもできる： G1 (n)＝G1 (n-1)＋K1e0ΣeiRi 乗算器21の出力46は位相補正信号であり、またこれは加
算器25への入力となる。
によって、遅延され重みを加えられた入力信号の重畳
（和）からなる出力信号が得られる。この和は、ノード
30でのΣeiRiである。この出力信号は増幅する必要があ
り、従って、ゲインG131とG232によって、それぞれ乗算
器21と22で乗算される。ゲインG131は次の式に従って適
応性にすることもできる： G1 (n)＝G1 (n-1)＋K1e0ΣeiRi 乗算器21の出力46は位相補正信号であり、またこれは加
算器25への入力となる。
ノード30でのFIRの出力も、乗算器22の二次ループに
結合される。ノード35での二次ループの出力は、加算器
25の入力の一つとなる。乗算器21の出力36も、加算器25
に結合される。ノード33での出力は、遅延ブロック26を
通してフィードバックループで加算器25の入力部に結合
される。ノード33での加算器25の出力は、位相エラー信
号である。
結合される。ノード35での二次ループの出力は、加算器
25の入力の一つとなる。乗算器21の出力36も、加算器25
に結合される。ノード33での出力は、遅延ブロック26を
通してフィードバックループで加算器25の入力部に結合
される。ノード33での加算器25の出力は、位相エラー信
号である。
ノード33で得られる加算器25からの位相エラー信号
は、sin/cos見取表27に送られ、位相エラー信号33のsin
及びcosとして出力される。sin/cos表27から移相器13に
送られ、移相器13に角度が入力される。イコライザ12の
出力値にこの角度を乗算し、位相ジッターエラーに関し
て入力信号を補正する。
は、sin/cos見取表27に送られ、位相エラー信号33のsin
及びcosとして出力される。sin/cos表27から移相器13に
送られ、移相器13に角度が入力される。イコライザ12の
出力値にこの角度を乗算し、位相ジッターエラーに関し
て入力信号を補正する。
瞬間エラーe0は、信号内にある実際の位相ひずみと第
４図の乗算器の出力46との間の差、あるいは、位相ひず
みＰの導関数とFIRフィルターの出力G1eiRiとの間の差
である。非常に小さなゲインG232を有する二次ループを
無視すれば、瞬間エラーe0を求める式は次のようにな
る： e0＝Ｐ−G1ΣeiRi 次に、e0を２乗すると、 e0 2＝（Ｐ−G1ΣeiRi）２ エラーe0は正の振幅のエラーにするために２乗される。
位相ひずみＰの実際の導関数は初めはわからないが、適
応性位相同期ループを通して数回循環させた後にはＰの
値を断定することができる。ループを通して循環するご
とにe0が発生し、続いてG1ΣeiRiの新しい値が得られ
る。従って、エラー信号e0は徐々に低下して最小にな
り、G1ΣeiRiの値は最終的にＰに近い値となるため、Ｐ
の値を予測することができる。このようにして、Ｐはエ
ラー信号の過去の値に基づいて予測することができる。
４図の乗算器の出力46との間の差、あるいは、位相ひず
みＰの導関数とFIRフィルターの出力G1eiRiとの間の差
である。非常に小さなゲインG232を有する二次ループを
無視すれば、瞬間エラーe0を求める式は次のようにな
る： e0＝Ｐ−G1ΣeiRi 次に、e0を２乗すると、 e0 2＝（Ｐ−G1ΣeiRi）２ エラーe0は正の振幅のエラーにするために２乗される。
位相ひずみＰの実際の導関数は初めはわからないが、適
応性位相同期ループを通して数回循環させた後にはＰの
値を断定することができる。ループを通して循環するご
とにe0が発生し、続いてG1ΣeiRiの新しい値が得られ
る。従って、エラー信号e0は徐々に低下して最小にな
り、G1ΣeiRiの値は最終的にＰに近い値となるため、Ｐ
の値を予測することができる。このようにして、Ｐはエ
ラー信号の過去の値に基づいて予測することができる。
e0 2の勾配をRiに関して求め、e0 2の値を最小にする。
導関数を求めることによって、新しい値は次のようにな
る： 信号対雑音比が固定されている場合、G1は比較的一定で
ある。可変係数をごくわずかな増加で調整することが望
ましいため、振幅値−2G1をさらに小さな定数に置き換
える。従ってRiは次のように調整される： Ri (n)＝Ri (n-1)＋Ke0ei ここで、Ｋは、およそ0.001の定数である。ライン信号
の雑音障害による発散を防止するようゆっくりと調整す
るために、比較的一定の値G1はさらに小さな定数Ｋで置
き換えられる。前の可変係数に勾配の端数だけ加えるこ
とによって可変係数は調整される。
導関数を求めることによって、新しい値は次のようにな
る： 信号対雑音比が固定されている場合、G1は比較的一定で
ある。可変係数をごくわずかな増加で調整することが望
ましいため、振幅値−2G1をさらに小さな定数に置き換
える。従ってRiは次のように調整される： Ri (n)＝Ri (n-1)＋Ke0ei ここで、Ｋは、およそ0.001の定数である。ライン信号
の雑音障害による発散を防止するようゆっくりと調整す
るために、比較的一定の値G1はさらに小さな定数Ｋで置
き換えられる。前の可変係数に勾配の端数だけ加えるこ
とによって可変係数は調整される。
このように発散を避けながらゆっくりと収束するのと
同様の考え方を、ゲインG1を更新するときに用いる。ま
たG1に関して２乗エラー信号の部分導関数を求める： 上に述べたのと同様の規則に従い： G1 (n)＝G1 (n-1)＋K1e0ΣeiRi ここで、K1はおよそ0.01の定数である。従ってエラーe0
が最小になるとき、G1とRiの最新の値はその前の値に等
しくなる。
同様の考え方を、ゲインG1を更新するときに用いる。ま
たG1に関して２乗エラー信号の部分導関数を求める： 上に述べたのと同様の規則に従い： G1 (n)＝G1 (n-1)＋K1e0ΣeiRi ここで、K1はおよそ0.01の定数である。従ってエラーe0
が最小になるとき、G1とRiの最新の値はその前の値に等
しくなる。
本発明の、この適応性位相同期ループは、広範囲の周
波数に対応することができ、先行技術の場合のように特
定周波数に対して最適となるものではない。従って、本
発明を高速でのデータモデム送信に用いても、性能は低
下しない。
波数に対応することができ、先行技術の場合のように特
定周波数に対して最適となるものではない。従って、本
発明を高速でのデータモデム送信に用いても、性能は低
下しない。
以上、ジッターを追跡し、除去するための新しい方法
について述べた。
について述べた。
フロントページの続き (56)参考文献 特開 昭52−83155（ＪＰ，Ａ) 特開 平２−41014（ＪＰ，Ａ) 特開 昭52−95908（ＪＰ，Ａ) 特開 昭60−121828（ＪＰ，Ａ) 特開 平１−93951（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/22
Claims (17)
- 【請求項１】入力信号の周波数偏差と位相ジッターを検
出し、除去するための回路であって： 前記入力信号を受信し、理想信号を発生させるための受
信手段と； 差分信号を発生させるために前記入力信号と前記理想信
号に結合される差分発生手段と； 第一位相エラー信号を発生させるために、前記差分信号
と前記理想信号の共役値に結合される第一位相エラー発
生手段と； 前記第一位相エラー信号の虚数成分に結合されるフィル
ター手段であって、前記フィルター手段が、入力される
前記第一位相エラー信号の前記虚数成分を保存し、前記
フィルター手段が、前記第一位相エラー信号の現虚数成
分と、前回に発生させた位相エラー信号の、前回に保存
された虚数成分に基づいて、第二位相エラー信号を発生
させるフィルター手段と； フィルター手段と前記入力信号に結合される位相補正手
段であって、前記位相補正手段が、前記第一エラー信号
に基づきエラー補正信号を発生させるための、また前記
エラー補正信号を前記入力信号と合わせるための手段、 とによって構成される入力信号の周波数偏差と位相ジッ
ターを検出し、除去するための回路。 - 【請求項２】前記受信手段が量子化器を含むことを特徴
とする、請求の範囲１記載の回路。 - 【請求項３】前記位相エラーの振幅を制限するために前
記差分発生手段および前記フィルター手段に結合される
制限手段を含むことを特徴とする、請求の範囲１記載の
回路。 - 【請求項４】前記差分発生手段が、前記入力信号と前記
理想信号を受信し、第一出力信号を発信するための減算
手段を含み、また前記位相エラー信号を発生させるため
前記理想信号の共役値を前記第一出力信号に掛合せるた
め、前記減算手段に結合される乗算手段を含むことを特
徴とする、請求の範囲１記載の回路。 - 【請求項５】前記第一エラー信号を第一スケーリングフ
ァクタに乗算するため前記フィルター手段に結合される
第一スケーリング手段を含むことを特徴とする、請求の
範囲１記載の回路。 - 【請求項６】第二出力信号を発生させるため第二スケー
リングファクタを前記第一エラー信号に掛合せるため前
記フィルター手段に結合される第二スケーリング手段を
含むことを特徴とする、請求の範囲５記載の回路。 - 【請求項７】前記第二出力信号に結合される二次ループ
で、前記二次ループが前記入力信号の周波数偏差を補償
することを特徴とする、請求の範囲６記載の回路。 - 【請求項８】前記フィルター手段がタップ遅延回路を含
むことを特徴とする、請求の範囲１記載の回路。 - 【請求項９】前記タップ遅延回路が前記入力信号の発生
ごとに更新されるR1、R2、R3、R4、R5、R6、などの多数
の係数を有することを特徴とする、請求の範囲８記載の
回路。 - 【請求項１０】前記係数が次の式に従って更新されるこ
とを特徴とする、請求の範囲９記載の回路： Ri (n)＝Ri (n-1)＋Ke0ei ここで、Ri (n)は、更新されたｉ番目の係数であり、 Ri (n-1)は、ｉ番目の係数の前の値であり、 Ｋは定数である。 - 【請求項１１】前記第一エラー信号を第一スケーリング
ファクタに乗算するため前記フィルター手段に結合され
る第一スケーリング手段が、次の式に従って調整された
スケーリング値を得るために可変係数を供給することを
特徴とする、請求の範囲10記載の回路： G1 (n)＝G1 (n-1)＋K1e0ΣeiRi ここで、 G1 (n)は、更新されたｉ番目の第一スケーリング手段の
値であり、 G1 (n-1)は第一スケーリング手段の前の値であり、 K1は、定数である。 - 【請求項１２】入力信号の位相ジッターと周波数偏差を
検出し、除去するためのフィードバックループ回路であ
って： 前記入力信号を受信し、第一出力信号を発生させる量子
化手段で、前記第一出力信号が無ジッター入力信号の推
定値である量子化手段と； 前記量子化手段と前記入力信号に結合され、前記ライン
信号と前記第一出力信号と間の位相差分を定めるため第
二出力信号を発生させる第一加算手段と； 前記第一出力信号の共役値を発生させるために前記量子
化手段に結合される第三出力信号を発生させるための第
一変換手段と； 積算のために前記第二出力信号と第三出力信号を受信
し、第四出力信号を発生させる積算手段と； 前記第四出力信号の虚数成分を定めるため前記第四出力
信号に結合され、第五出力信号を発生させる第二変換手
段と； ループの不安定性を防止するために前記第五出力信号に
結合され、第六出力信号を発生させる振幅制限手段と； 前記第六出力信号の位相エラーを最小限に抑えるために
前記第六出力信号に結合され、第七出力信号を発生させ
る可変係数を有するフィルタリング手段と； 所定の第一スケーリングファクタを前記第七出力信号に
掛合せるために前記第七出力信号に結合され、第八出力
信号を発生させるための第一スケーリング手段と； 所定の第二スケーリングファクタを前記第七出力信号に
掛合せるために前記第七出力信号に結合され、第九出力
信号を発生させるための第二スケーリング手段と； 前記第九出力信号に存在する周波数偏差を補正するため
に前記第九出力信号に結合され、第十出力信号を発生さ
せる二次ループと； 前記第八出力信号と第十出力信号を加算するために前記
第八出力信号と第十出力信号に結合され、第十一出力信
号を発生させる第二加算手段と； 補正のため前記入力信号に掛合せる位相角度を定めるた
めに前記第十一出力信号に結合され、第十二出力信号を
発生させる第三変換手段と； 前記入力信号の位相偏差を除去するため前記入力信号と
前記第十二出力信号に結合され、前記量子化手段に結合
される第十三出力信号を発生させる位相変換手段、 とによって構成されるフィードバックループ回路。 - 【請求項１３】前記第三変換手段がサイン／コサイン見
取表であることを特徴とする、請求の範囲12記載の回
路。 - 【請求項１４】前記フィルタリング手段が前記第六出力
信号によってボーごとに連続的に更新される、R1、R2、
R3、R4、R5、R6、などの多数の係数を有することを特徴
とする、請求の範囲13記載の回路。 - 【請求項１５】前記フィルタリング手段の出力が各可変
係数の積とその記憶エラー信号の和に等しいことを特徴
とする、請求の範囲14記載の回路。 - 【請求項１６】前記フィルタリング手段の可変係数が、
傾斜法により平均二乗エラーを最小限に抑えるよう調整
されることを特徴とする、請求の範囲15記載の回路。 - 【請求項１７】前記第一スケーリング手段がまた、次の
式に従って、調整されたスケーリング値を得るよう可変
係数を供給することを特徴とする、請求の範囲16記載の
回路。 G1 (n)＝G1 (n-1)＋K1e0ΣeiRi ここで、 G1(n)は、更新されたｉ番目の第一スケーリング手段の
値であり、 G1(n-1)は第一スケーリング手段の前の値であり、 K1は、定数である。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/633,477 US5093847A (en) | 1990-12-21 | 1990-12-21 | Adaptive phase lock loop |
| US633,477 | 1990-12-21 | ||
| PCT/US1991/009799 WO1992011719A1 (en) | 1990-12-21 | 1991-12-20 | Adaptive phase lock loop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05504458A JPH05504458A (ja) | 1993-07-08 |
| JP3201768B2 true JP3201768B2 (ja) | 2001-08-27 |
Family
ID=24539783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50441192A Expired - Fee Related JP3201768B2 (ja) | 1990-12-21 | 1991-12-20 | 適応性位相同期ループ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5093847A (ja) |
| JP (1) | JP3201768B2 (ja) |
| AU (1) | AU9176691A (ja) |
| GB (1) | GB2265282B (ja) |
| WO (1) | WO1992011719A1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131055B2 (ja) * | 1992-12-15 | 2001-01-31 | 富士通株式会社 | データ通信用モデムのタイミング位相判定装置及び方法 |
| US5425060A (en) * | 1993-01-25 | 1995-06-13 | Harris Corporation | Mechanism for reducing timing jitter in clock recovery scheme for blind acquisition of full duplex signals |
| FR2709623B1 (fr) * | 1993-08-31 | 1995-11-17 | Sgs Thomson Microelectronics | Filtre de boucle à verrouillage de phase numérique. |
| KR100323788B1 (ko) * | 1994-01-12 | 2002-07-12 | 락스 죠셉 제이. | 루프필터및위상동기루프 |
| CN1123182C (zh) * | 1994-01-12 | 2003-10-01 | Rca·汤姆森许可公司 | 高阶数字相位环路滤波器 |
| GB2320864B (en) * | 1996-12-31 | 2001-07-11 | Nokia Mobile Phones Ltd | Signal Offset Elimination |
| EP0895386B1 (de) * | 1997-07-31 | 2003-01-29 | Micronas Semiconductor Holding AG | Trägerregelkreis für einen Empfänger von digital übertragenen Signalen |
| US6631103B1 (en) * | 1998-04-09 | 2003-10-07 | Texas Instruments Incorporated | Jitter feedback slicer |
| US6504887B1 (en) | 1999-08-17 | 2003-01-07 | Peter G. Khoury | Apparatus and method for an error minimizing phase locked loop |
| US6732286B1 (en) * | 2000-11-30 | 2004-05-04 | Marvell International, Ltd. | High latency timing circuit |
| US7304545B1 (en) | 2000-11-30 | 2007-12-04 | Marvell International Ltd. | High latency timing circuit |
| US7602847B1 (en) | 2001-03-27 | 2009-10-13 | Vixs Systems, Inc. | Device and method for compression of a video stream |
| US8107524B2 (en) * | 2001-03-30 | 2012-01-31 | Vixs Systems, Inc. | Adaptive bandwidth footprint matching for multiple compressed video streams in a fixed bandwidth network |
| US20070053428A1 (en) * | 2001-03-30 | 2007-03-08 | Vixs Systems, Inc. | Managed degradation of a video stream |
| US7675972B1 (en) | 2001-07-30 | 2010-03-09 | Vixs Systems, Inc. | System and method for multiple channel video transcoding |
| US6959348B1 (en) * | 2001-07-30 | 2005-10-25 | Vixs Systems, Inc. | Method and system for accessing data |
| US20030039226A1 (en) * | 2001-08-24 | 2003-02-27 | Kwak Joseph A. | Physical layer automatic repeat request (ARQ) |
| US7596127B1 (en) | 2001-10-31 | 2009-09-29 | Vixs Systems, Inc. | System for allocating data in a communications system and method thereof |
| US7139330B1 (en) | 2001-10-31 | 2006-11-21 | Vixs Systems, Inc. | System for signal mixing and method thereof |
| US7106715B1 (en) | 2001-11-16 | 2006-09-12 | Vixs Systems, Inc. | System for providing data to multiple devices and method thereof |
| US7403564B2 (en) * | 2001-11-21 | 2008-07-22 | Vixs Systems, Inc. | System and method for multiple channel video transcoding |
| US7356079B2 (en) * | 2001-11-21 | 2008-04-08 | Vixs Systems Inc. | Method and system for rate control during video transcoding |
| US7165180B1 (en) | 2001-11-27 | 2007-01-16 | Vixs Systems, Inc. | Monolithic semiconductor device for preventing external access to an encryption key |
| US20070074269A1 (en) * | 2002-02-22 | 2007-03-29 | Hai Hua | Video processing device, video recorder/playback module, and methods for use therewith |
| US7310679B1 (en) | 2002-04-29 | 2007-12-18 | Vixs Systems Inc. | Method and system for transmitting video content while preventing other transmissions in a contention-based network |
| US7120253B2 (en) * | 2002-05-02 | 2006-10-10 | Vixs Systems, Inc. | Method and system for protecting video data |
| US7408989B2 (en) * | 2003-01-16 | 2008-08-05 | Vix5 Systems Inc | Method of video encoding using windows and system thereof |
| US20040141555A1 (en) * | 2003-01-16 | 2004-07-22 | Rault Patrick M. | Method of motion vector prediction and system thereof |
| US7133452B1 (en) | 2003-02-24 | 2006-11-07 | Vixs Systems, Inc. | Method and system for transcoding video data |
| US7606305B1 (en) | 2003-02-24 | 2009-10-20 | Vixs Systems, Inc. | Method and system for transcoding video data |
| US7327784B2 (en) * | 2003-02-24 | 2008-02-05 | Vixs Systems, Inc. | Method and system for transcoding video data |
| US7130350B1 (en) | 2003-02-28 | 2006-10-31 | Vixs Systems, Inc. | Method and system for encoding and decoding data in a video stream |
| US7739105B2 (en) * | 2003-06-13 | 2010-06-15 | Vixs Systems, Inc. | System and method for processing audio frames |
| US7233632B1 (en) | 2003-08-21 | 2007-06-19 | L-3 Communications Corporation | Symbol timing correction for a phase modulated signal with mutually interfering symbols |
| US7263139B1 (en) | 2003-08-22 | 2007-08-28 | L-3 Communications Corporation | Phase correction for a phase modulated signal with mutually interfering symbols |
| US7049869B2 (en) * | 2003-09-02 | 2006-05-23 | Gennum Corporation | Adaptive lock position circuit |
| US7277101B2 (en) | 2003-09-29 | 2007-10-02 | Vixs Systems Inc | Method and system for scaling images |
| US7668396B2 (en) * | 2003-09-29 | 2010-02-23 | Vixs Systems, Inc. | Method and system for noise reduction in an image |
| US7406598B2 (en) * | 2004-02-17 | 2008-07-29 | Vixs Systems Inc. | Method and system for secure content distribution |
| US7421048B2 (en) * | 2005-01-20 | 2008-09-02 | Vixs Systems, Inc. | System and method for multimedia delivery in a wireless environment |
| US7609766B2 (en) * | 2005-02-08 | 2009-10-27 | Vixs Systems, Inc. | System of intra-picture complexity preprocessing |
| US8949920B2 (en) * | 2005-03-17 | 2015-02-03 | Vixs Systems Inc. | System and method for storage device emulation in a multimedia processing system |
| US7400869B2 (en) * | 2005-03-22 | 2008-07-15 | Vixs Systems Inc. | System and method for adaptive DC offset compensation in wireless transmissions |
| US7873133B2 (en) * | 2005-06-30 | 2011-01-18 | Infinera Corporation | Recovery of client clock without jitter |
| US7707485B2 (en) | 2005-09-28 | 2010-04-27 | Vixs Systems, Inc. | System and method for dynamic transrating based on content |
| US20070112826A1 (en) * | 2005-11-10 | 2007-05-17 | Vixs Systems, Inc. | Multimedia transcoding based on remaining storage capacity |
| US7769121B2 (en) * | 2005-12-22 | 2010-08-03 | Realtek Semiconductor Corporation | Phase detector for data communications |
| US8131995B2 (en) * | 2006-01-24 | 2012-03-06 | Vixs Systems, Inc. | Processing feature revocation and reinvocation |
| CN108011851B (zh) * | 2017-12-19 | 2021-05-07 | 普联技术有限公司 | 频率同步方法、装置、终端设备及存储介质 |
| CN110557118B (zh) * | 2018-05-31 | 2022-12-27 | 华为技术有限公司 | 一种锁相装置及锁相方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1202702A (en) * | 1982-09-03 | 1986-04-01 | Gordon R. Lang | Means and method for reduction of phase jitter |
| US4777640A (en) * | 1986-06-09 | 1988-10-11 | Motorola, Inc. | Frequency adaptive phase jitter canceler |
| DE3784717T2 (de) * | 1987-09-03 | 1993-08-26 | Philips Nv | Phasen- und verstaerkungsregelung fuer einen empfaenger mit zwei zweigen. |
| FR2621188B1 (fr) * | 1987-09-25 | 1989-12-29 | Labo Electronique Physique | Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques |
-
1990
- 1990-12-21 US US07/633,477 patent/US5093847A/en not_active Expired - Lifetime
-
1991
- 1991-12-20 JP JP50441192A patent/JP3201768B2/ja not_active Expired - Fee Related
- 1991-12-20 AU AU91766/91A patent/AU9176691A/en not_active Abandoned
- 1991-12-20 WO PCT/US1991/009799 patent/WO1992011719A1/en not_active Ceased
-
1992
- 1992-05-01 GB GB9209530A patent/GB2265282B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5093847A (en) | 1992-03-03 |
| WO1992011719A1 (en) | 1992-07-09 |
| AU9176691A (en) | 1992-07-22 |
| GB9209530D0 (en) | 1993-05-05 |
| GB2265282A (en) | 1993-09-22 |
| JPH05504458A (ja) | 1993-07-08 |
| GB2265282B (en) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201768B2 (ja) | 適応性位相同期ループ | |
| US6067319A (en) | Method for equalization of a quadrature amplitude modulated signal | |
| US5142552A (en) | Method and apparatus for analog D.C. offset cancellation | |
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| US6895045B2 (en) | Balancing amplitude and phase | |
| US5311545A (en) | Modem for fading digital channels affected by multipath | |
| US5796786A (en) | Phase error detecting method and phase tracking loop circuit | |
| US5353306A (en) | Tap-weight controller for adaptive matched filter receiver | |
| JP2909509B2 (ja) | 自動利得制御回路 | |
| US5115454A (en) | Method and apparatus for carrier synchronization and data detection | |
| US7016406B1 (en) | Adaptation structure and methods for analog continuous time equalizers | |
| JPH05244040A (ja) | 適応等化器のための搬送波位相再生 | |
| US4091331A (en) | Arrangement for compensating carrier phase errors in a receiver for discrete data values | |
| WO1996012361A1 (en) | Symbol synchronizer using modified early/punctual/late gate technique | |
| WO1996012367A1 (en) | Carrier tracking loop for qpsk demodulator | |
| US4953186A (en) | Phase jitter tracker | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| KR100609941B1 (ko) | 결정 지향 위상 검출기 | |
| US5226060A (en) | Modem receiver with nonlinear equalization | |
| US7142618B2 (en) | Receiver having decisional feedback equalizer with remodulation and related methods | |
| JPH0131821B2 (ja) | ||
| JP3206550B2 (ja) | 位相同期ループ付き信号推定器 | |
| WO1996012223A1 (en) | Numerically controlled oscillator with complex exponential outputs using recursion technique | |
| US4530104A (en) | Circuit for reducing errors in a data receiver | |
| US20070172001A1 (en) | Demodulation circuit and demodulation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |