CN1123182C - 高阶数字相位环路滤波器 - Google Patents
高阶数字相位环路滤波器 Download PDFInfo
- Publication number
- CN1123182C CN1123182C CN94194823A CN94194823A CN1123182C CN 1123182 C CN1123182 C CN 1123182C CN 94194823 A CN94194823 A CN 94194823A CN 94194823 A CN94194823 A CN 94194823A CN 1123182 C CN1123182 C CN 1123182C
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- output
- circuit
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种高阶相位环路滤波器包括由加法器(25)和安排在这个加法器的输出端口与其一个输入端口之间的反馈环中的延迟部件(31)组成的一个积分器。待滤波的信号被送到该加法器的第二输入端。一个检测器(30)被耦合到该加法器的输出端,检测限制值,当检测到该限制值时,使该检测器将积分器的延迟部件中的当前值复位到诸如零的一个固定值。复位该延迟部件暂时降低了滤波器的阶次并且在噪声情况下加速系统的响应时间。
Description
本发明涉及用于恢复脉冲幅度调制PAM信号的电路,特别是用于这种系统的环路滤波器。
PAM信号例如出现在诸如正交幅度调制(QAM)、相移键控(PSK)、和正交相移键控(QPSK)若干种形式之中,PAM信号的信息是以代表固定数目的离散幅值的星座为特征的。所发送的信息的恢复要求恢复具有适当相位控制的信号调制的载波,以保证正确的星座取向。典型的PAM信号系统在BostonMa.的Kluwer Academic Pub.出版公司1992年出版的,作者为Lee和Messerschmitt的文章“DIGITAL COMMUNICATION”第14章中进行了描述,这种系统的一个例子表示在本说明书的图1中。
图1的设备包括一个施加到混频器11的PAM信号源(未示出)。混频器11可以是具有用于接收PAM信号的第一输入端口和用于施加被恢复的载波信号的第二输入端口的一个复数乘法器。混频器11提供一个基带信号到包括限幅器12和判决电路13的一个相位电路。判决电路13确定接收信号的幅度与最可能的星座值的幅度之间的差,并作为误差e输出这个差。部件11、12和13的组合形成了多个交替的相位检测器10之一。该相位检测器的输出被施加到环路滤波器14,该环路滤波器被组合以提供抗噪声性的测量和建立系统定时截获参数。环路滤波器的输出是被耦合用于控制受控振荡器15的一个控制信号C。如果混频器11是由模拟形式实现的,振荡器15可以是一个被安排为提供具有90度相位关系的两个信号的模拟电压控制的振荡器。在另外一种情况下,如果该混频器是以数字形式实现的(即,处理数字PAM信号),该振荡器可以是一个受控的离散时间振荡器DTO。
图2表示可以被实现用于图1的滤波器14的一种已知的二阶环路滤波器电路。这个滤波器被表示为利用数字部件实现的并且假设以取样的数据方式操作。在图2中,来自相位检测器的误差信号e被加到分别利用加权系数K1和K2加权误差信号的第一和第二标定电路23和24。在部件23中被加权的误差信号样值在延迟部件22中延迟一个样值周期和送到加法器20。在部件24中被标定的误差信号样值被加到一个积分器,它包括信号求和电路或加法器25和耦合在加法器25的输出端口和它的输入端口之一之间的一个样值周期延迟部件26。来自积分器的输出信号经限制器电路27施加到加法器20的第二输入端口。
滤波器设计专业的技术人员应当认识到,在下电路通道提供一个较长期限信号趋势响应的同时,上电路通道提供一个瞬态信号变化的响应。在稳态下,相位误差为零或非常小,图2电路的转移函数(Z)可以由下列方程表示:
H(Z)=K1(Z-1)+K2/(1-Z-1) (1)
其中K1和K2是固定加权系数。方程(1)假设积分器的输出足够小不至于导致信号限幅。但中,如果在接收的信号中存在明显的噪声,这个噪声将影响到误差信号,和积分器的输出可能被限幅。假设该限幅值是K3。当出现限幅时,该环路滤波器的转移函数变为:
H(Z)=K1(Z-1)+K3 (2)
限幅作用降低了由于信号噪声引起的不希望的影响,诸如假锁定。但是当系统在限幅模式操作时,项K3将正常支配着,导致不希望的慢响应时间。
本发明试图包含包括环路滤波器中限幅器的影响的一些有益的方面,而不招致所不希望的一些方面。
本发明是一种高阶相位环路滤波器,该滤波器包括一信号求和电路或加法器以及安排在这个加法器的输出端和一个输入端口之间的反馈环路中的延迟部件组成的积分器。待滤波的信号被馈送到加法器的第二输入端口。一个检测器被耦合到该加法器的输出端,检测限幅值,当该值被检测的时候,规定该检测器复位在积分器的延迟部件中当前值为诸如零的一个固定值。复位该延迟部件瞬间地降低滤波器的阶次和加速在噪声的情况下系统的响应时间。
参照各附图本发明将更为容易理解,其中:
图1是现有技术的锁相系统的方框图;
图2是可以实施用于图2的环路滤波器14的一种已知的环路滤波器的方框图;
图3和5是实施本发明的环路滤波器的方框图;和
图4是实施本发明的载波恢复相位校正系统的方框图。
参照说明本发明的一个示例性实施例的图3。在该图中,来自例如图1的相位检测器10的一个误差信号被施加到分别利用值K1和K2标定误差信号的第一和第二标定电路23和24。K1和K2的示例性的值为1/4和1/32。来自标定电路23的由系数1/4加权的信号被耦合到延迟部件22。该误差信号被假定为是一个取样的数据信号并且延迟部件22延迟该信号一个取样周期。经延迟部件22延迟的信号被耦合到加法器20的第一输入端口。
来自标定电路24的由标定系数K2加权的信号被施加到包括信号求和电路或加法器25和延迟或信号存储部件31的一个积分电路。延迟部件31将从加法器25输出的信号延迟一个样值周期,和施加该延迟的和到加法器25的一个输入端口。来自加法器25的输出和被耦合到加法器20的第二输入口。来自加法器25的输出和还被施加到检测器30,每当由加法器25提供的和超过一个预定的限制值时,该检测器提供一个复位信号。(对于16位加法器,该限制值可以六进制)由检测器30提供的复位信号被耦合,将延迟部件31中的值复位到诸如零的一个预定复位值。
对于小值的误差信号,图3的环路滤波器的转移函数是由方程1来描述的。当信号噪声使积分器产生一个超过该极限值的输出值时,转移函数由下式给出:
H(Z)=K1(Z-1)+K2 (3)
但是,应当注意,系数K1显著地大于系数K2,因此该环路滤波器有效地、暂时恢复到一个第一阶环路。也就是说,方程(3)的右侧的第二项可以被忽略。当该环路滤波器恢复到第一阶环路时,在存在噪声的情况下,它将固有地具有一个较快的锁定时间。此外,复位该积分器到一个小的值,减小由于信号噪声引起的积累效应。
在图3中,检测器30被表示为一个限制器和事实上可以利用限制器电路的适当的一部分来实现。但是,检测器30最好是以一个窗口比较器为特征的,该比较器对于出现在指定的极限和例如逻辑/状态的第二输出状态之间的所有被施加的输入值提供一个具有例如零的第一状态的输出信号。
图1的系统是要校正频率和相位误差两者的那种类型的系统。图4表示仅用于校正相位误差的系统。在图4中以与图1-3中相同的部件标号表示是类似的和执行类似作用的。相位检测器10A可以是类似于图1的相位检测器或可以采取任何其他已知的相位检测器的形式。在混频器11的输出端的已相位校正的信号是可以利用的。环路滤波器类似于图3所示的环路滤波器,除了第二标定电路244与第一标定电路23是级联连接的,而不是如图2和3所示的是并联的。第二标定电路244的加权系数K7被安排为K1乘K7等于K2。
考虑到施加到混频器11的输入端的QAM信号和假设混频器11是一个复数乘法器。QAM信号具有同相位I和正交相位Q分量。按照下面给出的关系可以得到经校正的各分量信号IC和QC:
IC=I COS(θ)+Q SIN(θ) (4)
QC=Q COS(θ)-I SIN(θ) (5)
如果代表COS(θ)和SIN(θ)的复数乘法器的各值从环路滤波器施加到混频器,则复数乘法器11将固有地产生相位校正的分量信号。值COS(θ)和SIN(θ)是已滤波的误差信号ε的正交表示。
来自环路滤波器即来自加法器20的信号被耦合到减法器50的一个输入端口。减法器的输出经一个样值周期延迟部件51耦合到它的另一个输入端口。减法器50和延迟部件51的组合形成一个差分器,该差分器实际上是一个带通滤波器,仅可以通过相位误差的变化。该已带通滤波(差分)的相位误差被耦合到可由只读存储器或ROM实现的查找表52。该ROM提供了对应于COS(θ)和SIN(θ)值的值对,其中θ是由下式给出的:
θ={1/(1+Z-1)}{K1(Z-1)+K2/(1-Z-1)}{ε} (6)
图5是使用相对图3和4所说明和描述的相同的限制概念的较高阶环路滤波器的例子。限制器/检测器301和延迟部件312之间的虚线箭头是要表示这种连接是任选的。
Claims (4)
1.一种用于锁相环的环路滤波器,其特征在于所述环路滤波器包括:
一个误差信号源(10);
一个加法器(20),具有第一和第二输入端,和一个输出端,用于提供一个经滤波的误差信号;
第一电路通道(22、23),耦合在所述第一输入端与所述误差信号源(10)之间,并包括一个串联连接的第一信号标定电路和延迟部件;
第二电路通道(24、25、31),耦合在所述第二输入端和所述误差信号源之间,包括一个串联连接的第二信号标定电路和一个信号积分器,所述积分器包括:
一个信号求和电路(25),具有耦合在其输入端口和输出端口之间的另外一个信号延迟部件(31);
一个检测器(30),耦合在信号求和电路(25)和所述另外一个信号延迟部件(31)的一个控制输入端之间,用于检测何时由所述信号求和电路提供的和超过预定值,和当所述和超过这个预定的值时用于复位所述另外一个延迟部件(31)到一个预定的值。
2.按照权利要求1的设备,其特征在于所述检测器(30)将所述另外一个延迟部件(31)复位到零值。
3.锁相环,其特征在于它包括一个按照权利要求1或2的环路滤波器,所述锁相环还包括:
一个包括载波分量的信号源;
一个具有耦合到所述载波分量源的第一输入端的乘法器(11),具有第二输入端和输出端;
相位计算装置(12,13),耦合到所述乘法器的输出端,用于在其输出端上提供一个指示所述载波分量与一个期望的载波相位的相位差的相位误差信号;而且其中
所述第一电路通道(22,23)和第二电路通道(24,25,31)的输入端耦合到所述相位计算装置的所述输出端;且一个可控频率源(15,52)耦合到所述乘法器的第二输入端并接收所述滤波的误差信号。
4.按照权利要求3的设备,该设备还包括一个耦合在所述加法器(20)的输出端和所述可控频率源(15,52)的输入端之间的差分器装置(50,51)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN94194823A CN1123182C (zh) | 1994-01-12 | 1994-01-12 | 高阶数字相位环路滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN94194823A CN1123182C (zh) | 1994-01-12 | 1994-01-12 | 高阶数字相位环路滤波器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1141703A CN1141703A (zh) | 1997-01-29 |
CN1123182C true CN1123182C (zh) | 2003-10-01 |
Family
ID=5039582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN94194823A Expired - Fee Related CN1123182C (zh) | 1994-01-12 | 1994-01-12 | 高阶数字相位环路滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1123182C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100428629C (zh) * | 2003-12-29 | 2008-10-22 | 华为技术有限公司 | 一种cic滤波器及其实现方法 |
JP4585455B2 (ja) * | 2006-01-20 | 2010-11-24 | 富士通セミコンダクター株式会社 | 復調回路および復調方法 |
CN102684643B (zh) * | 2011-03-09 | 2014-12-10 | 上海海尔集成电路有限公司 | 相移键控解调电路的环路滤波器以及相移键控解调电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4594556A (en) * | 1983-07-22 | 1986-06-10 | Sharp Kabushiki Kaisha | Demodulation circuit from FM signals and demodulation system therefor |
US5093847A (en) * | 1990-12-21 | 1992-03-03 | Silicon Systems, Inc. | Adaptive phase lock loop |
-
1994
- 1994-01-12 CN CN94194823A patent/CN1123182C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4594556A (en) * | 1983-07-22 | 1986-06-10 | Sharp Kabushiki Kaisha | Demodulation circuit from FM signals and demodulation system therefor |
US5093847A (en) * | 1990-12-21 | 1992-03-03 | Silicon Systems, Inc. | Adaptive phase lock loop |
Also Published As
Publication number | Publication date |
---|---|
CN1141703A (zh) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0769364B1 (en) | Phase compensation, particularly for HDTV receivers | |
US4887280A (en) | System for detecting the presence of a signal of a particular data rate | |
Alberty et al. | A new pattern jitter free frequency error detector | |
US6282248B1 (en) | Variable baud rate demodulator | |
EP0989707A2 (en) | Phase estimatiom in carrier recovery for QAM signals | |
JPH05504458A (ja) | 適応性位相同期ループ | |
JPH03236652A (ja) | 適応位相検出同期方法 | |
JPS6359147A (ja) | 信号処理システム | |
EP0170225B1 (en) | Radio receiver | |
US5062123A (en) | Kalman predictor for providing a relatively noise free indication of the phase of a carrier laden with noise | |
US5524126A (en) | Symbol timing recovery using fir data interpolators | |
EP0258584A2 (en) | Handshake sequence detector and method for detecting a handshake sequence | |
US4862098A (en) | Continuous-wave-modulation detectors using prediction methods | |
JP3908791B2 (ja) | キャリヤレス振幅位相(cap)信号のためのシンボルタイミング復元回路網 | |
US6175591B1 (en) | Radio receiving apparatus | |
EP0739563B1 (en) | Higher order digital phase loop filter | |
CN1123182C (zh) | 高阶数字相位环路滤波器 | |
CA2003774C (en) | Carrier phase synchronizing circuit capable of recovering carrier phase synchronization at a short time | |
EP0108358B1 (en) | Phase demodulator | |
CA1256171A (en) | Four phase psk demodulator | |
EP1051006A2 (en) | Method and system for carrier recovery of a suppressed carrier modulated signal | |
US4747114A (en) | Modem clock with automatic gain control | |
Jankovic et al. | Extraction of in-phase and quadrature components by IF-sampling | |
Bramwell | DSP techniques for use in low bit rate satellite modems | |
Sarkar et al. | Symmetric lock-range multilevel quantized digital phase locked FM demodulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031001 Termination date: 20120112 |