JPH06350660A - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPH06350660A JPH06350660A JP5164069A JP16406993A JPH06350660A JP H06350660 A JPH06350660 A JP H06350660A JP 5164069 A JP5164069 A JP 5164069A JP 16406993 A JP16406993 A JP 16406993A JP H06350660 A JPH06350660 A JP H06350660A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- apc
- burst
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 帯域制限されたアイパターンからクロックを
検出するアイ検出型クロック同期回路を使用し、ＥＰＳ
としてバースト信号を出力するディジタル信号処理回路
を用いて、その信号処理を容易かつ確実に行う。 【構成】 ＥＰＳ１５からバースト信号Ｓ１の送出部に
相当する復調データが出力された場合は、ＡＰＣ信号Ｓ
３をリアルタイムで出力し、バースト信号Ｓ１の休止部
に相当する部分が出力された場合に、ＡＰＣ信号Ｓ３を
保持するＡＰＣ信号保持回路４０を設け、Ａ／Ｄ変換器
１０ｐ，１０ｑにタイミングを与えるサンプリングクロ
ック信号Ｓ５の制御を行う。
検出するアイ検出型クロック同期回路を使用し、ＥＰＳ
としてバースト信号を出力するディジタル信号処理回路
を用いて、その信号処理を容易かつ確実に行う。 【構成】 ＥＰＳ１５からバースト信号Ｓ１の送出部に
相当する復調データが出力された場合は、ＡＰＣ信号Ｓ
３をリアルタイムで出力し、バースト信号Ｓ１の休止部
に相当する部分が出力された場合に、ＡＰＣ信号Ｓ３を
保持するＡＰＣ信号保持回路４０を設け、Ａ／Ｄ変換器
１０ｐ，１０ｑにタイミングを与えるサンプリングクロ
ック信号Ｓ５の制御を行う。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯衛星通信
装置などに利用し、アイ検出によるクロック同期によっ
て準同期検波を行う復調装置に関する。
装置などに利用し、アイ検出によるクロック同期によっ
て準同期検波を行う復調装置に関する。
【０００２】
【従来の技術】従来、準同期検波を行う復調装置では帯
域制限されたアイパターンからクロックを検出するアイ
検出型クロック同期回路が用いられている。
域制限されたアイパターンからクロックを検出するアイ
検出型クロック同期回路が用いられている。
【０００３】図３は、従来のアイ検出型クロック同期回
路の一例を示すブロック図である。図３において、直交
検波器２への入力変調信号は復調ベースバンド信号とし
て出力され、Ａ／Ｄ変換器１０ｐ，１０ｑを通じて多値
ビットに変換される。多値ビットに変換された復調ベー
スバンド信号は無限移相器（ＥＰＳ：Endless PhaseShi
fter)１５で処理され、復調データとして各処理系に出
力される。この場合、Ａ／Ｄ変換器１０ｐ，１０ｑのサ
ンプリングクロックＳ５の位相の補正は、復調データを
用いてアイ検出論理回路２０によりＡＰＣ（Automatic
Phase Contorol）信号Ｓ３を発生させ、その後ＡＰＣ信
号Ｓ３をローパスフィルタ（ＬＰＦ）３０及び電圧制御
発振器（ＶＣＯ：Volutag Controlled Oscillator)５０
に入力して行う。
路の一例を示すブロック図である。図３において、直交
検波器２への入力変調信号は復調ベースバンド信号とし
て出力され、Ａ／Ｄ変換器１０ｐ，１０ｑを通じて多値
ビットに変換される。多値ビットに変換された復調ベー
スバンド信号は無限移相器（ＥＰＳ：Endless PhaseShi
fter)１５で処理され、復調データとして各処理系に出
力される。この場合、Ａ／Ｄ変換器１０ｐ，１０ｑのサ
ンプリングクロックＳ５の位相の補正は、復調データを
用いてアイ検出論理回路２０によりＡＰＣ（Automatic
Phase Contorol）信号Ｓ３を発生させ、その後ＡＰＣ信
号Ｓ３をローパスフィルタ（ＬＰＦ）３０及び電圧制御
発振器（ＶＣＯ：Volutag Controlled Oscillator)５０
に入力して行う。
【０００４】次に、アイ検出によるクロック同期に用い
られるアイ検出論理回路について説明する。図４は、復
調ベースバンド信号のアイパターンの信号波形図を示し
たものである。このようなアイ検出によるクロック同期
では、Ａ／Ｄ変換器にタイミングを与えるサンプリング
クロックＳ５の位相補正用のＡＰＣ信号をＡ／Ｄ変換後
の復調ベースバンド信号から得る論理回路で構成されて
おり、このアイ検出論理回路では連続した複数の復調信
号点が必要である。
られるアイ検出論理回路について説明する。図４は、復
調ベースバンド信号のアイパターンの信号波形図を示し
たものである。このようなアイ検出によるクロック同期
では、Ａ／Ｄ変換器にタイミングを与えるサンプリング
クロックＳ５の位相補正用のＡＰＣ信号をＡ／Ｄ変換後
の復調ベースバンド信号から得る論理回路で構成されて
おり、このアイ検出論理回路では連続した複数の復調信
号点が必要である。
【０００５】図４おいて、このアイ検出クロック論理回
路では、ＱＰＳＫ(Quadrature Phase Shift Keying) を
用いて説明する。この場合、ＶＣＯを制御するＡＰＣ信
号を復調データ信号のあるサンプリング点（図４中のＡ
点）における上位２ビットの連続した３個の点（図４中
のＡ点の１タイムスロット前後の点）のデータ信号から
得るものである。ＡＰＣ信号の生成条件としては図４中
のＢ点と図４中のＣ点の最上位ビットが逆極性であるこ
とや、図４中のＡ点での上位から２番目のビット（以
下、Ｅとする）極性とＢ点での最上位ビット（以下、Ｄ
１とする）極性との関係が挙げられる。
路では、ＱＰＳＫ(Quadrature Phase Shift Keying) を
用いて説明する。この場合、ＶＣＯを制御するＡＰＣ信
号を復調データ信号のあるサンプリング点（図４中のＡ
点）における上位２ビットの連続した３個の点（図４中
のＡ点の１タイムスロット前後の点）のデータ信号から
得るものである。ＡＰＣ信号の生成条件としては図４中
のＢ点と図４中のＣ点の最上位ビットが逆極性であるこ
とや、図４中のＡ点での上位から２番目のビット（以
下、Ｅとする）極性とＢ点での最上位ビット（以下、Ｄ
１とする）極性との関係が挙げられる。
【０００６】このように最上位ビットが逆極性は図４の
波形図から明らかであり２番目のビット極性とＢ点での
最上位ビット極性とについて説明する。図４において、
最適なサンプリングクロックのタイミングは１点である
が、例えば、２点のようにサンプリングクロックのタイ
ミングが遅れている場合はＥ極性とＤ１極性が逆にな
り、同様に３点のようにサンプリングクロックのタイミ
ングが進んでいる場合はＥ極性とＤ１極性が同一にな
る。したがって、Ｅ極性とＤ１極性の関係からサンプリ
ングクロックの位相誤差を知ることが出来る。
波形図から明らかであり２番目のビット極性とＢ点での
最上位ビット極性とについて説明する。図４において、
最適なサンプリングクロックのタイミングは１点である
が、例えば、２点のようにサンプリングクロックのタイ
ミングが遅れている場合はＥ極性とＤ１極性が逆にな
り、同様に３点のようにサンプリングクロックのタイミ
ングが進んでいる場合はＥ極性とＤ１極性が同一にな
る。したがって、Ｅ極性とＤ１極性の関係からサンプリ
ングクロックの位相誤差を知ることが出来る。
【０００７】ところで、準同期検波ではキャリアの位相
回転という問題があり、ＥＰＳで補正する必要がある。
ＥＰＳから出力される復調ベースバンド信号がアイ検出
論理回路の入力となり、この入力されたデータ信号、誤
差信号、クロック信号を用いてＡ／Ｄ変換器の入力にお
ける最適タイミングを与えるＡＰＣ信号をアイ検出論理
回路から出力し、ＡＰＣ信号の状態によってＶＣＯから
発生するサンプリングクロックの位相と周波数の制御が
行われる。
回転という問題があり、ＥＰＳで補正する必要がある。
ＥＰＳから出力される復調ベースバンド信号がアイ検出
論理回路の入力となり、この入力されたデータ信号、誤
差信号、クロック信号を用いてＡ／Ｄ変換器の入力にお
ける最適タイミングを与えるＡＰＣ信号をアイ検出論理
回路から出力し、ＡＰＣ信号の状態によってＶＣＯから
発生するサンプリングクロックの位相と周波数の制御が
行われる。
【０００８】このようにクロック同期回路を用いて準同
期検波を行う復調装置は、アイ検出論理回路で連続した
複数の復調信号点が必要なる。アイ検出論理回路の前に
バースト信号のようなデータの送出を断続的に行うディ
ジタル信号処理回路（ＤＳＰ：Digital Signal Process
or) がＥＰＳである場合、必ずしも連続した複数の復調
データ信号点が得られない。
期検波を行う復調装置は、アイ検出論理回路で連続した
複数の復調信号点が必要なる。アイ検出論理回路の前に
バースト信号のようなデータの送出を断続的に行うディ
ジタル信号処理回路（ＤＳＰ：Digital Signal Process
or) がＥＰＳである場合、必ずしも連続した複数の復調
データ信号点が得られない。
【０００９】この種の改善提案として、特開平２ー１３
１０３１号公報に開示された「復調装置」、特開昭６２
ー１５９９３２号公報に開示された「水中音響バースト
通信方式」、特開昭６１ー２４２１２５号公報に開示さ
れた「位相誤差吸収装置」を挙げることが出来る。
１０３１号公報に開示された「復調装置」、特開昭６２
ー１５９９３２号公報に開示された「水中音響バースト
通信方式」、特開昭６１ー２４２１２５号公報に開示さ
れた「位相誤差吸収装置」を挙げることが出来る。
【００１０】特開平２ー１３１０３１号公報の例は、デ
ィジタル型トランスバーサル等化器の実軸部の部分的に
等化されたデータ信号を理論操作して、アイ検出型クロ
ック同期回路の制御信号を得ることにより、両者の制御
系の相互干渉を阻止し、ジッタの低減を図っている。特
開昭６２ー１５９９３２号公報の例は、復調信号からタ
イムスロット同期信号を生成し、このタイムスロット同
期信号により、タイムスロット同期のための同期コード
の送信を不要にし、時間効率を良くしている。特開昭６
１ー２４２１２５号公報の例は、等化状態を表すアイパ
ターンを形状に基づいて位相誤差を判別し、位相誤差を
除去する方向に位相変化を制御して、データ伝送の確立
の向上を図っている。
ィジタル型トランスバーサル等化器の実軸部の部分的に
等化されたデータ信号を理論操作して、アイ検出型クロ
ック同期回路の制御信号を得ることにより、両者の制御
系の相互干渉を阻止し、ジッタの低減を図っている。特
開昭６２ー１５９９３２号公報の例は、復調信号からタ
イムスロット同期信号を生成し、このタイムスロット同
期信号により、タイムスロット同期のための同期コード
の送信を不要にし、時間効率を良くしている。特開昭６
１ー２４２１２５号公報の例は、等化状態を表すアイパ
ターンを形状に基づいて位相誤差を判別し、位相誤差を
除去する方向に位相変化を制御して、データ伝送の確立
の向上を図っている。
【００１１】
【発明が解決しようとする課題】このような上述した従
来のアイ検出によるクロック同期回路を用いて準同期検
波を行う復調装置及び公報の例はいずれも、アイ検出論
理回路の前にバースト信号のようなデータの送出を断続
的に行うディジタル信号処理回路（ＤＳＰ）がＥＰＳで
ある場合、必ずしも連続した複数の復調データ信号点が
得られない。したがって、Ａ／Ｄ変換器にタイミングを
与えるサンプリングクロックの制御が出来ない欠点があ
る。
来のアイ検出によるクロック同期回路を用いて準同期検
波を行う復調装置及び公報の例はいずれも、アイ検出論
理回路の前にバースト信号のようなデータの送出を断続
的に行うディジタル信号処理回路（ＤＳＰ）がＥＰＳで
ある場合、必ずしも連続した複数の復調データ信号点が
得られない。したがって、Ａ／Ｄ変換器にタイミングを
与えるサンプリングクロックの制御が出来ない欠点があ
る。
【００１２】本発明は、上述した事情にかんがみてなさ
れたものであり、帯域制限されたアイパターンからクロ
ックを検出するアイ検出型クロック同期回路を使用し、
ＥＰＳとしてバースト信号を出力するディジタル信号処
理回路（ＤＳＰ）を用いて、その信号処理を容易かつ確
実にできる復調装置の提供を目的とする。
れたものであり、帯域制限されたアイパターンからクロ
ックを検出するアイ検出型クロック同期回路を使用し、
ＥＰＳとしてバースト信号を出力するディジタル信号処
理回路（ＤＳＰ）を用いて、その信号処理を容易かつ確
実にできる復調装置の提供を目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の復調装置は、変調信号を準同期検波によっ
て復調ベースバンド信号に変換する直交検波手段と、Ａ
ＰＣ信号によって復調ベースバンド信号をサンプリング
するクロック信号を発生させる電圧制御発振手段と、ク
ロック信号により復調ベースバンド信号をサンプリング
して多ビットデータ信号を出力するＡ／Ｄ変換手段と、
多ビットデータ信号を取り込んでバースト信号とバース
ト信号のデータの送出部と休止部とを識別するバースト
制御信号を出力し、復調信号の位相回転を補正するため
の無限移相手段と、帯域制限されたアイパターンからク
ロックとデータとの位相関係を検出してクロックの位相
補正するＡＰＣ信号を出力するアイ検出論理手段と、バ
ースト制御信号によってバースト信号に含まれるデータ
の有無を識別し、データのない識別によって、ＡＰＣ信
号を保持しておきデータを識別した場合に、入力された
ＡＰＣ信号をリアルタイムで電圧制御発振手段へ制御信
号として出力するＡＰＣ信号保持手段とを備える構成と
してある。
に、本発明の復調装置は、変調信号を準同期検波によっ
て復調ベースバンド信号に変換する直交検波手段と、Ａ
ＰＣ信号によって復調ベースバンド信号をサンプリング
するクロック信号を発生させる電圧制御発振手段と、ク
ロック信号により復調ベースバンド信号をサンプリング
して多ビットデータ信号を出力するＡ／Ｄ変換手段と、
多ビットデータ信号を取り込んでバースト信号とバース
ト信号のデータの送出部と休止部とを識別するバースト
制御信号を出力し、復調信号の位相回転を補正するため
の無限移相手段と、帯域制限されたアイパターンからク
ロックとデータとの位相関係を検出してクロックの位相
補正するＡＰＣ信号を出力するアイ検出論理手段と、バ
ースト制御信号によってバースト信号に含まれるデータ
の有無を識別し、データのない識別によって、ＡＰＣ信
号を保持しておきデータを識別した場合に、入力された
ＡＰＣ信号をリアルタイムで電圧制御発振手段へ制御信
号として出力するＡＰＣ信号保持手段とを備える構成と
してある。
【００１４】この構成に加え、ＡＰＣ信号の高周波成分
を除去した電圧制御発振手段への制御信号を出力する低
域フィルタを備え、直交検波手段で準同期検波によって
復調ベースバンド信号に変換する際の変調信号を中間周
波数帯変調信号とする構成としてある。
を除去した電圧制御発振手段への制御信号を出力する低
域フィルタを備え、直交検波手段で準同期検波によって
復調ベースバンド信号に変換する際の変調信号を中間周
波数帯変調信号とする構成としてある。
【００１５】
【作用】上記構成からなる、本発明の復調装置は、アイ
検出のクロック同期を使用し、バースト信号の送出部が
入力された場合Ａ／Ｄ変換のタイミングを与えるサンプ
リン１クロックを制御するＡＰＣ信号をそのまま通過さ
せ、バースト信号の休止部が入力された場合、このＡＰ
Ｃ信号を保持するようにしている。したがって、ＥＰＳ
にバースト信号を出力するＤＳＰを用いた場合のサンプ
リングクロックのタイミングの制御が出来るようにな
る。
検出のクロック同期を使用し、バースト信号の送出部が
入力された場合Ａ／Ｄ変換のタイミングを与えるサンプ
リン１クロックを制御するＡＰＣ信号をそのまま通過さ
せ、バースト信号の休止部が入力された場合、このＡＰ
Ｃ信号を保持するようにしている。したがって、ＥＰＳ
にバースト信号を出力するＤＳＰを用いた場合のサンプ
リングクロックのタイミングの制御が出来るようにな
る。
【００１６】次に、本発明の復調装置の実施例について
図面を参照しながら説明する。図１は本発明の復調装置
の実施例の構成を示すブロック図である。なお、以下の
文中及び図中にあって、従前の図２と同一の構成要素に
は同一の符号を付した。図１において、この例は直交振
幅変調をアイ検出型クロック同期回路を用いて準同期検
波で復調するものであり、入力された変調信号を互いに
直交するＰチャネル、Ｑチャネルの２系統の信号に復調
し、高調波成分を除去した復調ベースバンド信号を出力
する直交検波器２と、Ｐチャネル、Ｑチャネルの復調ベ
ースバンド信号を、所定のサンプリングポイントで多値
ビットのディジタルデータ信号に変換するＡ／Ｄ変換器
１０ｐ，１０ｑとを有している。
図面を参照しながら説明する。図１は本発明の復調装置
の実施例の構成を示すブロック図である。なお、以下の
文中及び図中にあって、従前の図２と同一の構成要素に
は同一の符号を付した。図１において、この例は直交振
幅変調をアイ検出型クロック同期回路を用いて準同期検
波で復調するものであり、入力された変調信号を互いに
直交するＰチャネル、Ｑチャネルの２系統の信号に復調
し、高調波成分を除去した復調ベースバンド信号を出力
する直交検波器２と、Ｐチャネル、Ｑチャネルの復調ベ
ースバンド信号を、所定のサンプリングポイントで多値
ビットのディジタルデータ信号に変換するＡ／Ｄ変換器
１０ｐ，１０ｑとを有している。
【００１７】さらに、この復調装置は、データ信号の符
号配置を決定するためのＥＰＳ１５と、このＥＳＰ１５
から出力されるバースト信号Ｓ１によってＡ／Ｄ変換器
１０ｐ，１０ｑにタイミングを与えるクロックの位相を
補正するためのＡＰＣ信号Ｓ３を発生させるアイ検出論
理回路２０と、高周波成分やノイズを取り除き積分回路
として動作するローパスフィルタ（ＬＰＦ）３０とを有
している。
号配置を決定するためのＥＰＳ１５と、このＥＳＰ１５
から出力されるバースト信号Ｓ１によってＡ／Ｄ変換器
１０ｐ，１０ｑにタイミングを与えるクロックの位相を
補正するためのＡＰＣ信号Ｓ３を発生させるアイ検出論
理回路２０と、高周波成分やノイズを取り除き積分回路
として動作するローパスフィルタ（ＬＰＦ）３０とを有
している。
【００１８】また、この復調装置は、ＡＰＣ信号Ｓ３と
ＥＰＳ１５から同時に出力されるバースト信号Ｓ１のデ
ータの送出及び休止を示すバースト制御信号Ｓ２を用い
ることによりアイ検出論理回路２０を使用する復調ベー
スバンド信号がバースト的であっても最適なサンプリン
グクロックを与えるためのＡＰＣ信号保持回路４０と、
ＡＰＣ信号Ｓ３によりサンプリングクロック信号Ｓ５の
位相及び周波数を補正してＡ／Ｄ変換器１０ｐ，１０ｑ
へ出力するＶＣＯ５０とを有している。
ＥＰＳ１５から同時に出力されるバースト信号Ｓ１のデ
ータの送出及び休止を示すバースト制御信号Ｓ２を用い
ることによりアイ検出論理回路２０を使用する復調ベー
スバンド信号がバースト的であっても最適なサンプリン
グクロックを与えるためのＡＰＣ信号保持回路４０と、
ＡＰＣ信号Ｓ３によりサンプリングクロック信号Ｓ５の
位相及び周波数を補正してＡ／Ｄ変換器１０ｐ，１０ｑ
へ出力するＶＣＯ５０とを有している。
【００１９】次に、この実施例の構成における動作につ
いて説明する。図２は、この実施例の動作における処理
波形図である。ここではＥＰＳ１５は復調データをバー
スト的に出力するＤＳＰを用いている。この復調データ
は図２（ａ）に示すようにバースト信号Ｓ１として示さ
れ、図２（ａ）中の斜線で示す送出部と休止部を繰り返
して出力している。この休止部が含まれるバースト信号
をアイ検出論理回路に入力したとしても連続した３個の
復調ベースバンド信号で論理演算できるとは限らない。
いて説明する。図２は、この実施例の動作における処理
波形図である。ここではＥＰＳ１５は復調データをバー
スト的に出力するＤＳＰを用いている。この復調データ
は図２（ａ）に示すようにバースト信号Ｓ１として示さ
れ、図２（ａ）中の斜線で示す送出部と休止部を繰り返
して出力している。この休止部が含まれるバースト信号
をアイ検出論理回路に入力したとしても連続した３個の
復調ベースバンド信号で論理演算できるとは限らない。
【００２０】この場合、図２に示すバースト信号Ｓ１の
送信部と休止部に対応したバースト制御信号Ｓ２を設け
てＥＰＳ１５からバースト信号Ｓ１と同時に出力させる
か、あるいは逆に一定の周期を有した図２（ｂ）に示す
バースト制御信号Ｓ２を発生させておいて、これに同期
したバースト信号Ｓ１を出力させる。いずれにせよＡＰ
Ｃ信号保持回路４０に入力された図２（ｃ）に示すＡＰ
Ｃ信号Ｓ３がバースト信号Ｓ１の送出部であるか、又は
休止部であるかの判別はＡＰＣ信号保持回路４０に入力
されるバースト制御信号Ｓ２によって行うことが出来
る。
送信部と休止部に対応したバースト制御信号Ｓ２を設け
てＥＰＳ１５からバースト信号Ｓ１と同時に出力させる
か、あるいは逆に一定の周期を有した図２（ｂ）に示す
バースト制御信号Ｓ２を発生させておいて、これに同期
したバースト信号Ｓ１を出力させる。いずれにせよＡＰ
Ｃ信号保持回路４０に入力された図２（ｃ）に示すＡＰ
Ｃ信号Ｓ３がバースト信号Ｓ１の送出部であるか、又は
休止部であるかの判別はＡＰＣ信号保持回路４０に入力
されるバースト制御信号Ｓ２によって行うことが出来
る。
【００２１】ＡＰＣ信号保持回路４０に入力されたＡＰ
Ｃ信号Ｓ３が、アイ検出論理回路２０にて送出部のバー
スト信号Ｓ１を受けたと判別された場合にＡＰＣ信号Ｓ
３をリアルタイムに通してＶＣＯ５０を制御する。すな
わち、この場合のＡＰＣ信号保持回路４０は入力したＡ
ＰＣ信号を単にそのまま出力するだけの役目である。
Ｃ信号Ｓ３が、アイ検出論理回路２０にて送出部のバー
スト信号Ｓ１を受けたと判別された場合にＡＰＣ信号Ｓ
３をリアルタイムに通してＶＣＯ５０を制御する。すな
わち、この場合のＡＰＣ信号保持回路４０は入力したＡ
ＰＣ信号を単にそのまま出力するだけの役目である。
【００２２】次に、ＡＰＣ信号保持回路４０に入力され
たＡＰＣ信号Ｓ３が、アイ検出論理回路２０にて休止部
のバースト信号Ｓ１を受けたと判別された場合にＡＰＣ
信号Ｓ３を保持し、図２（ｄ）に示す出力信号Ｓ４を中
断するようにする。この一連の様子を示したのがＡＰＣ
信号保持回路４０への入力であるＡＰＣ信号Ｓ３、ＡＰ
Ｃ信号保持回路４０からの出力信号Ｓ４である。図中の
斜線部がバースト信号における復調データの送出部に対
応する。
たＡＰＣ信号Ｓ３が、アイ検出論理回路２０にて休止部
のバースト信号Ｓ１を受けたと判別された場合にＡＰＣ
信号Ｓ３を保持し、図２（ｄ）に示す出力信号Ｓ４を中
断するようにする。この一連の様子を示したのがＡＰＣ
信号保持回路４０への入力であるＡＰＣ信号Ｓ３、ＡＰ
Ｃ信号保持回路４０からの出力信号Ｓ４である。図中の
斜線部がバースト信号における復調データの送出部に対
応する。
【００２３】
【発明の効果】以上説明したように、本発明の復調装置
は、アイ検出のクロック同期を使用し、バースト信号の
送出部が入力された場合Ａ／Ｄ変換のタイミングを与え
るサンプリングクロックを制御するＡＰＣ信号をそのま
ま通過させ、バースト信号の休止部が入力された場合、
このＡＰＣ信号を保持するようにしているため、ＥＰＳ
にバースト信号を出力するＤＳＰを用いた場合のサンプ
リングクロックのタイミングの制御が容易かつ確実にで
きるという効果を有する。
は、アイ検出のクロック同期を使用し、バースト信号の
送出部が入力された場合Ａ／Ｄ変換のタイミングを与え
るサンプリングクロックを制御するＡＰＣ信号をそのま
ま通過させ、バースト信号の休止部が入力された場合、
このＡＰＣ信号を保持するようにしているため、ＥＰＳ
にバースト信号を出力するＤＳＰを用いた場合のサンプ
リングクロックのタイミングの制御が容易かつ確実にで
きるという効果を有する。
【図１】本発明の復調装置の実施例における構成を示す
ブロック図である。
ブロック図である。
【図２】実施例の動作における処理波形図である。
【図３】従来のアイ検出型クロック同期回路の一例を示
すブロック図である。
すブロック図である。
【図４】従来例における復調ベースバンド信号のアイパ
ターン信号波形図である。
ターン信号波形図である。
２ 直交検波器 １０ｐ，１０ｑ Ａ／Ｄ変換器 １５ ＥＰＳ ２０ アイ検出論理回路 ３０ ローパスフィルタ ４０ ＡＰＣ信号保持回路 ５０ ＶＣＯ Ｓ１ バースト信号 Ｓ２ バースト制御信号 Ｓ３ ＡＰＣ信号 Ｓ４ 出力信号 Ｓ５ サンプリングクロック信号
Claims (2)
- 【請求項１】 変調信号を準同期検波によって復調ベー
スバンド信号に変換する直交検波手段と、 ＡＰＣ信号によって上記復調ベースバンド信号をサンプ
リングするクロック信号を発生させる電圧制御発振手段
と、 上記クロック信号により上記復調ベースバンド信号をサ
ンプリングして多ビットデータ信号を出力するＡ／Ｄ変
換手段と、 上記多ビットデータ信号を取り込んでバースト信号と上
記バースト信号のデータの送出部と休止部とを識別する
バースト制御信号を出力し、復調信号の位相回転を補正
するための無限移相手段と、 帯域制限されたアイパターンからクロックとデータとの
位相関係を検出してクロックの位相補正する上記ＡＰＣ
信号を出力するアイ検出論理手段と、 上記バースト制御信号によって上記バースト信号に含ま
れるデータの有無を識別し、データのない識別によっ
て、上記ＡＰＣ信号を保持しておきデータを識別した場
合に、入力された上記ＡＰＣ信号をリアルタイムで上記
電圧制御発振手段へ制御信号として出力するＡＰＣ信号
保持手段と、 を備える復調装置。 - 【請求項２】 請求項１記載の構成に加え、ＡＰＣ信号
の高周波成分を除去した電圧制御発振手段への制御信号
を出力する低域フィルタを備え、直交検波手段で準同期
検波によって復調ベースバンド信号に変換する際の変調
信号が中間周波数帯変調信号であることを特徴とする復
調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164069A JPH06350660A (ja) | 1993-06-08 | 1993-06-08 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164069A JPH06350660A (ja) | 1993-06-08 | 1993-06-08 | 復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350660A true JPH06350660A (ja) | 1994-12-22 |
Family
ID=15786196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164069A Pending JPH06350660A (ja) | 1993-06-08 | 1993-06-08 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350660A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624691B1 (en) | 1999-10-04 | 2003-09-23 | Nec Corporation | Demodulator for processing digital signal |
| CN107534622A (zh) * | 2014-12-19 | 2018-01-02 | 艾万提可斯公司 | 非合作数字电信中合并信号的联合识别 |
| CN116318155A (zh) * | 2023-05-19 | 2023-06-23 | 武汉普赛斯电子股份有限公司 | 一种精密时基等效采样装置及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107256A (ja) * | 1986-10-24 | 1988-05-12 | Nec Corp | 搬送波同期回路 |
| JPH03179955A (ja) * | 1989-12-08 | 1991-08-05 | Nec Corp | 搬送波再生回路 |
-
1993
- 1993-06-08 JP JP5164069A patent/JPH06350660A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107256A (ja) * | 1986-10-24 | 1988-05-12 | Nec Corp | 搬送波同期回路 |
| JPH03179955A (ja) * | 1989-12-08 | 1991-08-05 | Nec Corp | 搬送波再生回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624691B1 (en) | 1999-10-04 | 2003-09-23 | Nec Corporation | Demodulator for processing digital signal |
| CN107534622A (zh) * | 2014-12-19 | 2018-01-02 | 艾万提可斯公司 | 非合作数字电信中合并信号的联合识别 |
| CN116318155A (zh) * | 2023-05-19 | 2023-06-23 | 武汉普赛斯电子股份有限公司 | 一种精密时基等效采样装置及方法 |
| CN116318155B (zh) * | 2023-05-19 | 2023-08-11 | 武汉普赛斯电子股份有限公司 | 一种精密时基等效采样装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438591A (en) | Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system | |
| EP0369406B1 (en) | Coherent PSK demodulator using bit error rate and S/N ratio to establish synchronization | |
| US5012491A (en) | Preamable detection circuit for digital communications system | |
| US5535252A (en) | Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type | |
| KR960011125B1 (ko) | 시분할 다중 통신 채널용 디지탈 복조 회로 | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| JPH10308784A (ja) | 復調装置 | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| US6778589B1 (en) | Symbol synchronous device and frequency hopping receiver | |
| US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
| JPH08265384A (ja) | 復調装置 | |
| JPH06350660A (ja) | 復調装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| US6697440B1 (en) | Demodulator of receiver | |
| US6700940B1 (en) | Carrier reproduction circuit | |
| US5841815A (en) | Data receiver for correcting a phase of a received phase-modulated signal | |
| JP3359927B2 (ja) | 直交振幅変調方式ディジタル無線装置の復調装置 | |
| JP2000244591A (ja) | 復調及び変調回路並びに復調及び変調方法 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3865893B2 (ja) | 復調回路 | |
| JPH11196148A (ja) | ディジタル復調器 | |
| JP4375032B2 (ja) | Ｑａｍ送信システムおよびｑａｍ受信装置 | |
| JP3134442B2 (ja) | 復調装置 | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| JPS60189354A (ja) | 通信方式 |