JP3427408B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3427408B2 JP3427408B2 JP01588493A JP1588493A JP3427408B2 JP 3427408 B2 JP3427408 B2 JP 3427408B2 JP 01588493 A JP01588493 A JP 01588493A JP 1588493 A JP1588493 A JP 1588493A JP 3427408 B2 JP3427408 B2 JP 3427408B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- frequency
- phase error
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ（フェイズロック
ドループ）を用いたクロック再生回路に関するものであ
り、例えばＱＰＳＫ変調された音声信号をＩ信号とＱ信
号に復調した後、そのデジタルデータ処理に用いるため
のビットクロックを生成するクロック再生回路に用いら
れるものである。
ドループ）を用いたクロック再生回路に関するものであ
り、例えばＱＰＳＫ変調された音声信号をＩ信号とＱ信
号に復調した後、そのデジタルデータ処理に用いるため
のビットクロックを生成するクロック再生回路に用いら
れるものである。
【０００２】
【従来の技術】例えば衛星放送（ＢＳ放送）の音声信号
はＰＳＫ（フェイズシフトキーイング）という変調方式
で伝送される。一般にこのＰＳＫ変調信号をデジタル信
号処理において復調すると、まずＡ／Ｄ変換器で搬送波
周波数のＭ倍（Ｍは整数）のクロックでデジタル信号と
される。従って、復調された信号のアイパターンは搬送
波周波数（又はその整数倍）のデジタル信号となる。そ
して、このアイパターンより、ビットストリーム（１ビ
ットのデータ列）に変換することが必要であるため、ビ
ットクロックを再生することが必要となる。
はＰＳＫ（フェイズシフトキーイング）という変調方式
で伝送される。一般にこのＰＳＫ変調信号をデジタル信
号処理において復調すると、まずＡ／Ｄ変換器で搬送波
周波数のＭ倍（Ｍは整数）のクロックでデジタル信号と
される。従って、復調された信号のアイパターンは搬送
波周波数（又はその整数倍）のデジタル信号となる。そ
して、このアイパターンより、ビットストリーム（１ビ
ットのデータ列）に変換することが必要であるため、ビ
ットクロックを再生することが必要となる。
【０００３】ここで、例えば衛星放送チューナに搭載さ
れるＱＰＳＫ復調部の例を図３に示す。ＱＰＳＫ信号は
バンドパスフィルタ１を介してＡ／Ｄ変換器２に供給さ
れ、デジタルデータとされる。Ａ／Ｄ変換器２の出力は
×４キャリア再生部３に供給されて搬送波周波数（5.72
72MHz)の４倍（Ｍ＝４）の周波数とされたクロックが生
成されている。この生成されたクロックはＡ／Ｄ変換器
２のサンプリングクロックとされるため、Ａ／Ｄ変換器
２では搬送波周波数の４倍のレートでデジタルデータを
出力することになる。
れるＱＰＳＫ復調部の例を図３に示す。ＱＰＳＫ信号は
バンドパスフィルタ１を介してＡ／Ｄ変換器２に供給さ
れ、デジタルデータとされる。Ａ／Ｄ変換器２の出力は
×４キャリア再生部３に供給されて搬送波周波数（5.72
72MHz)の４倍（Ｍ＝４）の周波数とされたクロックが生
成されている。この生成されたクロックはＡ／Ｄ変換器
２のサンプリングクロックとされるため、Ａ／Ｄ変換器
２では搬送波周波数の４倍のレートでデジタルデータを
出力することになる。
【０００４】Ａ／Ｄ変換器２の出力はＤフリップフロッ
プ回路４，５にそれぞれ供給される。Ｄフリップフロッ
プ回路４に対するラッチクロックとしては、×４キャリ
ア再生部３からのクロックが分周器６で１／４分周され
て（搬送波周波数と同じクロックで）供給されている。
またＤフリップフロップ回路５に対するラッチクロック
としては、分周器６の出力をＤフリップフロップ回路７
において１クロックタイミング遅らせて（つまり９０°
移相されて）、供給している。
プ回路４，５にそれぞれ供給される。Ｄフリップフロッ
プ回路４に対するラッチクロックとしては、×４キャリ
ア再生部３からのクロックが分周器６で１／４分周され
て（搬送波周波数と同じクロックで）供給されている。
またＤフリップフロップ回路５に対するラッチクロック
としては、分周器６の出力をＤフリップフロップ回路７
において１クロックタイミング遅らせて（つまり９０°
移相されて）、供給している。
【０００５】従って、ＱＰＳＫ復調出力としてＤフリッ
プフロップ回路４からはＩ信号（同相軸信号）が、Ｄフ
リップフロップ回路５からはＱ信号（直交軸信号）が得
られる。このＩ信号、Ｑ信号は図４のようなアイパター
ンとなる。このアイパターン形状のＩ信号又はＱ信号、
或は両方を用いて×Ｎクロック再生部８ではアイパター
ンに同期したビットクロックＢＣＫを再生する。そし
て、符号復調回路９においては供給されたＩ信号、Ｑ信
号に対してビットクロックＢＣＫを用いて符号復調し、
１ビットのデータ列であるビットストリーム出力を得
る。
プフロップ回路４からはＩ信号（同相軸信号）が、Ｄフ
リップフロップ回路５からはＱ信号（直交軸信号）が得
られる。このＩ信号、Ｑ信号は図４のようなアイパター
ンとなる。このアイパターン形状のＩ信号又はＱ信号、
或は両方を用いて×Ｎクロック再生部８ではアイパター
ンに同期したビットクロックＢＣＫを再生する。そし
て、符号復調回路９においては供給されたＩ信号、Ｑ信
号に対してビットクロックＢＣＫを用いて符号復調し、
１ビットのデータ列であるビットストリーム出力を得
る。
【０００６】Ｑ信号を用いてビットクロックＢＣＫを再
生する×Ｎクロック再生部８の回路例を図５に示す。Ｑ
信号はＤフリップフロップ回路１１及びデータ変換検出
部１２に供給される。データ変化検出部１２はＱ信号の
アイパターンの立上りスロープ、立下りスロープ、又は
その両方を検出して、所定期間ゲート回路１３を開く制
御信号ＳＧを出力し、クロックＣＫR をＤフリップフロ
ップ回路１１に供給するようにしている。
生する×Ｎクロック再生部８の回路例を図５に示す。Ｑ
信号はＤフリップフロップ回路１１及びデータ変換検出
部１２に供給される。データ変化検出部１２はＱ信号の
アイパターンの立上りスロープ、立下りスロープ、又は
その両方を検出して、所定期間ゲート回路１３を開く制
御信号ＳＧを出力し、クロックＣＫR をＤフリップフロ
ップ回路１１に供給するようにしている。
【０００７】Ｄフリップフロップ回路１１はクロックＣ
ＫR に基づくラッチデータを位相誤差信号として出力す
るものであり、その位相誤差信号はＤ／Ａ変換器１４で
アナログ化された後、ループフィルタ１５を介してＶＣ
Ｏ（電圧制御発振器）１６に供給される。また、ＶＣＯ
１６の出力は分周器１７によってクロックＣＫR とされ
る。つまりＰＬＬが構成されている。なお、例えばビッ
トクロックＢＣＫは2.048MHz×Ｎ、クロックＣＫR は1.
024MHzとされる。
ＫR に基づくラッチデータを位相誤差信号として出力す
るものであり、その位相誤差信号はＤ／Ａ変換器１４で
アナログ化された後、ループフィルタ１５を介してＶＣ
Ｏ（電圧制御発振器）１６に供給される。また、ＶＣＯ
１６の出力は分周器１７によってクロックＣＫR とされ
る。つまりＰＬＬが構成されている。なお、例えばビッ
トクロックＢＣＫは2.048MHz×Ｎ、クロックＣＫR は1.
024MHzとされる。
【０００８】
【発明が解決しようとする課題】ところが、このように
アイパターンの形状（立上りスロープ、立下りスロー
プ、又はその両方）を位相誤差信号としてＰＬＬを構成
し、ビットクロックＢＣＫを再生する場合、ビットクロ
ックＢＣＫと搬送波周波数の関係が一律（例えば整数
倍）ではないため、その位相誤差信号は、最大で、デジ
タル信号（この場合Ｑ信号）の±１データ（１クロッ
ク）分のジッター成分が存在してしまうことになるとい
う問題があり、ジッターに対してはループゲイン、ルー
プフィルタの設定で対処するしかなく、ＰＬＬ引き込み
時間、引き込み周波数範囲が犠牲とされることになって
いた。
アイパターンの形状（立上りスロープ、立下りスロー
プ、又はその両方）を位相誤差信号としてＰＬＬを構成
し、ビットクロックＢＣＫを再生する場合、ビットクロ
ックＢＣＫと搬送波周波数の関係が一律（例えば整数
倍）ではないため、その位相誤差信号は、最大で、デジ
タル信号（この場合Ｑ信号）の±１データ（１クロッ
ク）分のジッター成分が存在してしまうことになるとい
う問題があり、ジッターに対してはループゲイン、ルー
プフィルタの設定で対処するしかなく、ＰＬＬ引き込み
時間、引き込み周波数範囲が犠牲とされることになって
いた。
【０００９】位相比較回路手段としてのＤフリップフロ
ップ回路１１の動作を図６で説明する。図６（ｂ）は入
力されるＱ信号（搬送波周波数によるサンプリングデー
タ）を示しており、図６（ａ）はそれをアイパターン形
状で示したものである。今、データ変化検出部１２は図
６（ａ）の立上りスロープを検出して図６（ｃ）のよう
にゲート回路１３を開く信号ＳＧを出力するものとす
る。
ップ回路１１の動作を図６で説明する。図６（ｂ）は入
力されるＱ信号（搬送波周波数によるサンプリングデー
タ）を示しており、図６（ａ）はそれをアイパターン形
状で示したものである。今、データ変化検出部１２は図
６（ａ）の立上りスロープを検出して図６（ｃ）のよう
にゲート回路１３を開く信号ＳＧを出力するものとす
る。
【００１０】Ｄフリップフロップ回路１１にはゲート回
路１３が開かれる期間においてクロックＣＫR が供給さ
れる。クロックＣＫR はアイパターンのゼロクロス点で
ロックして再生されているとすると、図示するようにデ
ータｃがクロックＣＫR によって捕らえられ、Ｄフリッ
プフロップ回路１１からデータｃが位相誤差信号として
出力されることになる。つまりデータｃがそのままジッ
ター成分となってしまう。（離散的な数値であるデジタ
ルデータの場合、ゼロクロス点での値を正確にとること
ができない。）
路１３が開かれる期間においてクロックＣＫR が供給さ
れる。クロックＣＫR はアイパターンのゼロクロス点で
ロックして再生されているとすると、図示するようにデ
ータｃがクロックＣＫR によって捕らえられ、Ｄフリッ
プフロップ回路１１からデータｃが位相誤差信号として
出力されることになる。つまりデータｃがそのままジッ
ター成分となってしまう。（離散的な数値であるデジタ
ルデータの場合、ゼロクロス点での値を正確にとること
ができない。）
【００１１】また、もしクロック位相が進むと、Ｄフリ
ップフロップ回路１１への信号状態は図６（ｅ）〜
（ｈ）のようになり、位相誤差信号としてデータｂが取
り出されてしまう。この場合ＶＣＯ１６に対する制御電
圧が下がりクロックＣＫR の位相を遅らせる方向に動作
する。さらに、図示しないが、逆にクロック位相が遅れ
れば、データｄが位相誤差信号として取り出されること
になり、ＶＣＯ１６への制御電圧が上り、クロックＣＫ
R の位相を進ませる方向に動作する。
ップフロップ回路１１への信号状態は図６（ｅ）〜
（ｈ）のようになり、位相誤差信号としてデータｂが取
り出されてしまう。この場合ＶＣＯ１６に対する制御電
圧が下がりクロックＣＫR の位相を遅らせる方向に動作
する。さらに、図示しないが、逆にクロック位相が遅れ
れば、データｄが位相誤差信号として取り出されること
になり、ＶＣＯ１６への制御電圧が上り、クロックＣＫ
R の位相を進ませる方向に動作する。
【００１２】ここで、アイパターン周期と搬送波周波数
は相関性がないためＱ信号入力は、図６（ａ）や（ｅ）
のような種々の状態を取ることになる。従って、クロッ
クＣＫR はアイパターンのゼロクロス点でロックしよう
とするが、位相誤差信号としてはデータｃ，ｂ，ｄなど
の値をとることになり、最大±１データ分のジッター成
分となってしまう。
は相関性がないためＱ信号入力は、図６（ａ）や（ｅ）
のような種々の状態を取ることになる。従って、クロッ
クＣＫR はアイパターンのゼロクロス点でロックしよう
とするが、位相誤差信号としてはデータｃ，ｂ，ｄなど
の値をとることになり、最大±１データ分のジッター成
分となってしまう。
【００１３】
【課題を解決するための手段】本発明はこのような問題
点に鑑みてなされたもので、ＰＬＬにおける位相誤差信
号のジッター成分を解消もしくは減少させることを目的
とする。
点に鑑みてなされたもので、ＰＬＬにおける位相誤差信
号のジッター成分を解消もしくは減少させることを目的
とする。
【００１４】このために、第１の周波数のデジタル信号
に対して、この第１の周波数と無関係な第２の周波数の
クロックにより信号処理を行なう際に、第１の周波数の
デジタル信号を用いて第２の周波数のクロックを再生す
る、ＰＬＬを用いたクロック再生回路において、第１の
周波数のデジタル信号のデータ変化の立上りスロープ又
は立下りスロープにおけるデータを第２の周波数のクロ
ックでサンプリングして第１の位相誤差算出情報として
得る第１の位相誤差算出情報検出手段と、第１の周波数
のデジタル信号のデータ変化の立上りスロープ又は立下
りスロープにおけるＭＳＢ変化点のデータを第２の位相
誤差算出情報として得る第２の位相誤差算出情報検出手
段と、第２の位相誤差算出情報を第１の位相誤差算出情
報から減算することにより、位相誤差信号を得る位相誤
差信号検出手段とを備えるように構成する。
に対して、この第１の周波数と無関係な第２の周波数の
クロックにより信号処理を行なう際に、第１の周波数の
デジタル信号を用いて第２の周波数のクロックを再生す
る、ＰＬＬを用いたクロック再生回路において、第１の
周波数のデジタル信号のデータ変化の立上りスロープ又
は立下りスロープにおけるデータを第２の周波数のクロ
ックでサンプリングして第１の位相誤差算出情報として
得る第１の位相誤差算出情報検出手段と、第１の周波数
のデジタル信号のデータ変化の立上りスロープ又は立下
りスロープにおけるＭＳＢ変化点のデータを第２の位相
誤差算出情報として得る第２の位相誤差算出情報検出手
段と、第２の位相誤差算出情報を第１の位相誤差算出情
報から減算することにより、位相誤差信号を得る位相誤
差信号検出手段とを備えるように構成する。
【００１５】特に、このクロック再生回路を、第１の周
波数のデジタル信号がＱＰＳＫ信号から復調されたＩ信
号又はＱ信号であり、第２の周波数のクロックがＩ信
号、Ｑ信号をビットストリーム信号に変換処理を行なう
ためのサンプルクロックである、復調回路に採用される
クロック再生回路とする。
波数のデジタル信号がＱＰＳＫ信号から復調されたＩ信
号又はＱ信号であり、第２の周波数のクロックがＩ信
号、Ｑ信号をビットストリーム信号に変換処理を行なう
ためのサンプルクロックである、復調回路に採用される
クロック再生回路とする。
【００１６】また具体的には、第１の位相誤差算出情報
検出手段は、第１の周波数のデジタル信号のアイパター
ンのゼロクロス点でデータのラッチを行なうフリップフ
ロップ回路で構成し、さらに、第２の位相誤差算出情報
検出手段は、第１の周波数のデジタル信号のデータを、
第１の周波数のデジタル信号のＭＳＢ変化検出タイミン
グでラッチを行なうフリップフロップ回路で構成する。
検出手段は、第１の周波数のデジタル信号のアイパター
ンのゼロクロス点でデータのラッチを行なうフリップフ
ロップ回路で構成し、さらに、第２の位相誤差算出情報
検出手段は、第１の周波数のデジタル信号のデータを、
第１の周波数のデジタル信号のＭＳＢ変化検出タイミン
グでラッチを行なうフリップフロップ回路で構成する。
【００１７】
【作用】入力信号のアイパターンのゼロクロス点でロッ
クするクロックを再生させる場合、そのゼロクロス近辺
で入力データのＭＳＢの変化点が存在する。この変化点
においてラッチした入力データ（つまりゼロクロス直前
のデータ）を、ゼロクロス点でラッチした入力データか
ら減算することで、ジッター成分となるデータ値をゼロ
とすることができる。言換えれば、ゼロクロス点近傍を
不感帯としてジッタ成分を含まない位相誤差信号を得る
ことができる。また、ゼロクロス点以外でロックする場
合でも、上記データ減算により、ジッター成分を低減さ
せることができることになる。
クするクロックを再生させる場合、そのゼロクロス近辺
で入力データのＭＳＢの変化点が存在する。この変化点
においてラッチした入力データ（つまりゼロクロス直前
のデータ）を、ゼロクロス点でラッチした入力データか
ら減算することで、ジッター成分となるデータ値をゼロ
とすることができる。言換えれば、ゼロクロス点近傍を
不感帯としてジッタ成分を含まない位相誤差信号を得る
ことができる。また、ゼロクロス点以外でロックする場
合でも、上記データ減算により、ジッター成分を低減さ
せることができることになる。
【００１８】
【実施例】以下、図１、図２により本発明の実施例を説
明する。なお、図１は前記図３において示したＱＰＳＫ
復調部に含まれる×Ｎクロック再生部８の回路ブロック
を示すものである。
明する。なお、図１は前記図３において示したＱＰＳＫ
復調部に含まれる×Ｎクロック再生部８の回路ブロック
を示すものである。
【００１９】２１は入力されたＱ信号についてＭＳＢの
変化点を検出するＭＳＢ変化検出部であり、ＭＳＢ変化
点に同期して立上り又は立下りとなるラッチクロックを
出力する。２２はシステムクロックＳＣＫ（5.7272MHz)
により動作するＤフリップフロップ回路、２３は入力さ
れたＱ信号のアイパターン形状のスロープ（例えば立上
りスロープ）を検出してゲート制御信号ＳＧを出力する
データ変化検出部である。２４はゲート回路であり、制
御信号ＳＧによりクロックＣＫR の供給を断接する。
変化点を検出するＭＳＢ変化検出部であり、ＭＳＢ変化
点に同期して立上り又は立下りとなるラッチクロックを
出力する。２２はシステムクロックＳＣＫ（5.7272MHz)
により動作するＤフリップフロップ回路、２３は入力さ
れたＱ信号のアイパターン形状のスロープ（例えば立上
りスロープ）を検出してゲート制御信号ＳＧを出力する
データ変化検出部である。２４はゲート回路であり、制
御信号ＳＧによりクロックＣＫR の供給を断接する。
【００２０】２５はＭＳＢ変化検出部からのラッチクロ
ックによりＤフリップフロップ回路２２の出力をラッチ
するＤフリップフロップ回路、２６はゲート回路２４を
介して供給されたクロックＣＫR によりＤフリップフロ
ップ回路２２の出力をラッチするＤフリップフロップ回
路である。また、２７はＤフリップフロップ回路２５，
２６の出力から位相誤差信号を得るための減算回路であ
る。
ックによりＤフリップフロップ回路２２の出力をラッチ
するＤフリップフロップ回路、２６はゲート回路２４を
介して供給されたクロックＣＫR によりＤフリップフロ
ップ回路２２の出力をラッチするＤフリップフロップ回
路である。また、２７はＤフリップフロップ回路２５，
２６の出力から位相誤差信号を得るための減算回路であ
る。
【００２１】減算回路２７から得られた位相誤差信号は
Ｄ／Ａ変換器２８でアナログ化された後、ループフィル
タ２９を介してＶＣＯ（電圧制御発振器）３０に供給さ
れ、また、ＶＣＯ３０の出力は分周器３１によってクロ
ックＣＫR とされる。つまり前記図５と同様にＰＬＬに
よるクロック再生回路が構成されている。
Ｄ／Ａ変換器２８でアナログ化された後、ループフィル
タ２９を介してＶＣＯ（電圧制御発振器）３０に供給さ
れ、また、ＶＣＯ３０の出力は分周器３１によってクロ
ックＣＫR とされる。つまり前記図５と同様にＰＬＬに
よるクロック再生回路が構成されている。
【００２２】この×Ｎクロック再生部８における位相誤
差検出動作を図２により説明する。図２（ａ）（ｂ）は
前記図６（ａ）（ｂ）と同様に入力されるＱ信号のアイ
パターン及びデータを示したものである。
差検出動作を図２により説明する。図２（ａ）（ｂ）は
前記図６（ａ）（ｂ）と同様に入力されるＱ信号のアイ
パターン及びデータを示したものである。
【００２３】図２（ｂ）のＱ信号が入力されるＭＳＢ変
化検出部２１では、その入力データのＭＳＢ変化点を示
す情報として図２（ｃ）の信号を出力する。一方、Ｄフ
リップフロップ回路２２は図２（ｂ）のＱ信号に対して
システムクロックＳＣＫでのラッチ出力を行ない、１ク
ロック分遅れた図２（ｄ）の出力データを得、このデー
タがＤフリップフロップ回路２５，２６に供給されるこ
とになる。なお、この図２（ｄ）の信号をアイパターン
形状として示したものが図２（ｆ）である。
化検出部２１では、その入力データのＭＳＢ変化点を示
す情報として図２（ｃ）の信号を出力する。一方、Ｄフ
リップフロップ回路２２は図２（ｂ）のＱ信号に対して
システムクロックＳＣＫでのラッチ出力を行ない、１ク
ロック分遅れた図２（ｄ）の出力データを得、このデー
タがＤフリップフロップ回路２５，２６に供給されるこ
とになる。なお、この図２（ｄ）の信号をアイパターン
形状として示したものが図２（ｆ）である。
【００２４】ここで、制御信号ＳＧによって開かれるゲ
ート回路２４を介して、アイパターンゼロクロス点でロ
ックしようとする図２（ｈ）のクロックＣＫR がＤフリ
ップフロップ回路２６に供給されるため、Ｄフリップフ
ロップ回路２６では入力された図２（ｄ）の信号からデ
ータｃをラッチ出力することになる。このとき、Ｄフリ
ップフロップ回路２５ではＭＳＢ変化点検出信号の立上
りをラッチクロックとするため、同じく入力された図２
（ｄ）の信号からデータｃをラッチ出力する。
ート回路２４を介して、アイパターンゼロクロス点でロ
ックしようとする図２（ｈ）のクロックＣＫR がＤフリ
ップフロップ回路２６に供給されるため、Ｄフリップフ
ロップ回路２６では入力された図２（ｄ）の信号からデ
ータｃをラッチ出力することになる。このとき、Ｄフリ
ップフロップ回路２５ではＭＳＢ変化点検出信号の立上
りをラッチクロックとするため、同じく入力された図２
（ｄ）の信号からデータｃをラッチ出力する。
【００２５】減算回路２７はＤフリップフロップ回路２
６の出力からＤフリップフロップ回路２５の出力を減算
して出力するものとして構成されており、従って、この
場合ｃ−ｃ＝０というデータが位相誤差信号として得ら
れることになる。つまり、ゼロクロス点でロックしてい
るクロックＣＫR に対して、ジッター成分を含まない位
相誤差信号が得られることになる。なお、前記図６
（ｅ）〜（ｈ）に示した場合については、本実施例の動
作によると、位相誤差信号としてはｂ−ｂの値が得られ
ることになる。
６の出力からＤフリップフロップ回路２５の出力を減算
して出力するものとして構成されており、従って、この
場合ｃ−ｃ＝０というデータが位相誤差信号として得ら
れることになる。つまり、ゼロクロス点でロックしてい
るクロックＣＫR に対して、ジッター成分を含まない位
相誤差信号が得られることになる。なお、前記図６
（ｅ）〜（ｈ）に示した場合については、本実施例の動
作によると、位相誤差信号としてはｂ−ｂの値が得られ
ることになる。
【００２６】ところで図２（ｉ）のように、クロックＣ
ＫR の位相が進んでいる場合は、Ｄフリップフロップ２
５の出力としてはＭＳＢ変化点のラッチデータｃが得ら
れ、またＤフリップフロップ２６の出力としてはデータ
ｂが得られるため、位相誤差信号はｂ−ｃとなる。従っ
て、ＰＬＬ動作により位相が遅らせられてゼロクロス点
でロックされるように制御されるが、この際のジッター
も低減されていることになる。もちろんクロックＣＫR
の位相が遅れた場合には位相誤差信号がｄ−ｃとなり、
同様にジッター成分が低減された位相誤差信号によりゼ
ロクロス点でロックされるように制御される。
ＫR の位相が進んでいる場合は、Ｄフリップフロップ２
５の出力としてはＭＳＢ変化点のラッチデータｃが得ら
れ、またＤフリップフロップ２６の出力としてはデータ
ｂが得られるため、位相誤差信号はｂ−ｃとなる。従っ
て、ＰＬＬ動作により位相が遅らせられてゼロクロス点
でロックされるように制御されるが、この際のジッター
も低減されていることになる。もちろんクロックＣＫR
の位相が遅れた場合には位相誤差信号がｄ−ｃとなり、
同様にジッター成分が低減された位相誤差信号によりゼ
ロクロス点でロックされるように制御される。
【００２７】
【発明の効果】以上説明したように本発明のクロック再
生回路は、ゼロクロス点でロックしようとするクロック
を生成するＰＬＬにおいて、ＭＳＢの変化点においてラ
ッチした入力データを、ゼロクロス点でラッチした入力
データから減算することで、ジッター成分を解消又は減
少することができるという効果がある。これにより、ビ
ットクロックを再生するためのＰＬＬのループゲイン、
ループフィルタの最適化を実現でき、ＰＬＬ引き込み時
間、引き込み周波数範囲を良好に設定できる。また、ル
ープゲインを大きくすることもできるため、ループ無調
整化も促すことができる。そして、このようなクロック
再生回路をＱＰＳＫ音声データの復調系に採用すること
により、音声の歪率改善も実現される。
生回路は、ゼロクロス点でロックしようとするクロック
を生成するＰＬＬにおいて、ＭＳＢの変化点においてラ
ッチした入力データを、ゼロクロス点でラッチした入力
データから減算することで、ジッター成分を解消又は減
少することができるという効果がある。これにより、ビ
ットクロックを再生するためのＰＬＬのループゲイン、
ループフィルタの最適化を実現でき、ＰＬＬ引き込み時
間、引き込み周波数範囲を良好に設定できる。また、ル
ープゲインを大きくすることもできるため、ループ無調
整化も促すことができる。そして、このようなクロック
再生回路をＱＰＳＫ音声データの復調系に採用すること
により、音声の歪率改善も実現される。
【図１】本発明のクロック再生回路の実施例のブロック
図である。
図である。
【図２】実施例のクロック再生回路の位相誤差信号検出
動作の説明図である。
動作の説明図である。
【図３】ＱＰＳＫ復調部のブロック図である。
【図４】Ｉ信号、Ｑ信号のアイパターンの説明図であ
る。
る。
【図５】従来のクロック再生回路のブロック図である。
【図６】従来のクロック再生回路の位相誤差信号検出動
作の説明図である。
作の説明図である。
８ ×Ｎクロック再生部
２１ ＭＳＢ変化検出部
２２，２５，２６ Ｄフリップフロップ回路
２３ データ変化検出部
２４ ゲート回路
２７ 減算回路
２８ Ｄ／Ａ変換器
２９ ループフィルタ
３０ ＶＣＯ
３１ 分周器
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
H03L 7/00
Claims (4)
- 【請求項１】 第１の周波数のデジタル信号に対して、
この第１の周波数と無関係な第２の周波数のクロックに
より信号処理を行なう際に、前記第１の周波数のデジタ
ル信号を用いて前記第２の周波数のクロックを再生す
る、ＰＬＬを用いたクロック再生回路において、 前記第１の周波数のデジタル信号のデータ変化の立上り
スロープ又は立下りスロープにおけるデータを前記第２
の周波数のクロックでサンプリングして第１の位相誤差
算出情報として得る第１の位相誤差算出情報検出手段
と、 前記第１の周波数のデジタル信号のデータ変化の立上り
スロープ又は立下りスロープにおけるＭＳＢ変化点のデ
ータを第２の位相誤差算出情報として得る第２の位相誤
差算出情報検出手段と、 前記第２の位相誤差算出情報を前記第１の位相誤差算出
情報から減算することにより、位相誤差信号を得る位相
誤差信号検出手段と、 を備えたことを特徴とするクロック再生回路。 - 【請求項２】 第１の周波数のデジタル信号はＱＰＳＫ
信号から復調されたＩ信号又はＱ信号であり、前記第２
の周波数のクロックはＩ信号、Ｑ信号をビットストリー
ム信号に変換処理を行なうためのサンプルクロックであ
ることを特徴とする請求項１に記載のクロック再生回
路。 - 【請求項３】 前記第１の位相誤差算出情報検出手段
は、前記第１の周波数のデジタル信号のアイパターンの
ゼロクロス点でデータのラッチを行なうフリップフロッ
プ回路で構成されることを特徴とする請求項１に記載の
クロック再生回路。 - 【請求項４】 前記第２の位相誤差算出情報検出手段
は、前記第１の周波数のデジタル信号のデータを、第１
の周波数のデジタル信号のＭＳＢ変化検出タイミングで
ラッチを行なうフリップフロップ回路で構成されること
を特徴とする請求項１に記載のクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01588493A JP3427408B2 (ja) | 1993-01-06 | 1993-01-06 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01588493A JP3427408B2 (ja) | 1993-01-06 | 1993-01-06 | クロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06205061A JPH06205061A (ja) | 1994-07-22 |
| JP3427408B2 true JP3427408B2 (ja) | 2003-07-14 |
Family
ID=11901223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01588493A Expired - Fee Related JP3427408B2 (ja) | 1993-01-06 | 1993-01-06 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3427408B2 (ja) |
-
1993
- 1993-01-06 JP JP01588493A patent/JP3427408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06205061A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| JP2557426B2 (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| JPH0787145A (ja) | Ａｆｃ回路 | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JPH0449822B2 (ja) | ||
| JPS6154302B2 (ja) | ||
| JP3427408B2 (ja) | クロック再生回路 | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JPH08265384A (ja) | 復調装置 | |
| US4870660A (en) | Variable frequency rate receiver | |
| JP4054560B2 (ja) | スーパヘテロダイン位相ロックループによるタイミング信号回復 | |
| JP3484750B2 (ja) | クロック再生回路 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JP3134519B2 (ja) | 復調装置 | |
| JP2582462B2 (ja) | 復調器 | |
| JPH09275396A (ja) | クロック再生回路 | |
| JPH0479183B2 (ja) | ||
| JP3097582B2 (ja) | 周波数掃引回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |