JP4054560B2 - スーパヘテロダイン位相ロックループによるタイミング信号回復 - Google Patents
スーパヘテロダイン位相ロックループによるタイミング信号回復 Download PDFInfo
- Publication number
- JP4054560B2 JP4054560B2 JP2001321765A JP2001321765A JP4054560B2 JP 4054560 B2 JP4054560 B2 JP 4054560B2 JP 2001321765 A JP2001321765 A JP 2001321765A JP 2001321765 A JP2001321765 A JP 2001321765A JP 4054560 B2 JP4054560 B2 JP 4054560B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mixer
- circuit
- phase
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/047—Speed or phase control by synchronisation signals using special codes as synchronising signal using a sine signal or unmodulated carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0274—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit with Costas loop
Description
【０００１】
【発明の属する技術分野】
本技術分野は、書換可能光記憶媒体であり、特に書換可能デジタルビデオディスクである。
【０００２】
【従来の技術】
デジタルビデオディスク等の光記憶装置においてデータの記録および読出を行うためには、タイミング信号回復回路が必要である。光記憶装置は、パイロットトーンまたは基準信号を含む場合がある。かかる基準信号の一例は、光記録用ディスク上のグルーブ（溝）の経路のウォブル（ｗｏｂｂｌｅ）である。
【０００３】
【発明が解決しようとする課題】
光データ記憶装置のトラッキングまたは他の光検出器から抽出される生ウォブル信号は、変調を伴う所望のタイミング基準信号に加えて、メインデータの記録および再生機能からの雑音および干渉と隣接するトラックからの雑音および干渉とを含む。光データ記憶装置が、一定の角速度の望ましいモードで動作している場合、回復されるべきタイミング基準信号の中心周波数範囲は広く、１オクターブより大きく、一般に２．５対１である。ジッタが最小であるタイミング基準信号を分離し、この信号によって搬送されるアドレスまたは他の情報を復調するために、位相ロック搬送波再生を伴うフィルタリングおよび同期検波は、最適な性能に近づくことができる。これら基準を満足することは、所望のフィルタの少なくとも１つの位相線形性にコスト上の制約をもたらす。
【０００４】
【課題を解決するための手段】
タイミング基準信号を回復する回路は、スーパヘテロダイン位相ロックループを含む。回復回路は、帯域幅のパーセンテージが高い位相線形フィルタを不要にし、回復回路の一点に、通過すべき中心周波数が実質的に固定であるフィルタを配置することを可能にする。更に、このように構成された回復回路により、フィルタの帯域幅が、低くなり、かつタイミング回復信号の変調特性に一致するように調整されることが可能になる。更に、これにより、リミッタおよび位相検出器により優れた信号対雑音比がもたらされ、位相ロックループの性能が向上する。
【０００５】
実施の形態において、回復回路は、タイミング回路と共に使用される基準信号を供給する高周波数基準発振器を含む。基準信号は、Ｍ除算（divide by M）段に与えられる。ここで、Ｍはウォブルサイクル毎のデータビットの数に関連する。この実施の形態では、Ｍの値は固定である。このように除算された基準信号は、更に４除算（divide by 4）段に与えられ、スーパヘテロダインミクサ回路で混合されるための同位相および直交位相信号をもたらす。第２のミクサの出力は、タイミング信号１／Ｔを提供する。
【０００６】
代替的な実施の形態では、より柔軟なトラッキングおよび制御を提供し、より低い周波数の局部（基準）発振器を使用する、タイミング回復回路は、２つのループ、すなわちループＡおよびループＢを含む。ループＡは、ウォブル信号のスーパヘテロダイントラッキングを実行し、再生されたウォブル信号をループＢに出力する。ループＢは、メインデータクロック周波数１／Ｔおよび信号４／Ｔを生成するシンセサイザループである。また、ループＢは、回復したウォブル周波数信号１／ＭＴも生成し、それはウォブルタイミング出力として使用されてよい。タイミング回復回路は、あいまいさを生成しそのため同期化を必要とする可能性のある分周器段を除去する。
【０００７】
タイミング回復回路の更なる利点は、ループＡおよびＢがカスケード状であるが相互作用せず、それらの特性を独立して調整することができる、ということである。そして、タイミング回復回路の全転送機能は、ループＡおよびＢのカスケード結合となる。例えば、ループＡは、必要なフィルタリングの大部分を達成するために、狭帯域幅を有するように設定されてよい。そして、ループＢは、ロックの取得を容易にするために広帯域幅が与えられることができる。代替的に、ループＡおよびＢには、最適なフィルタリングに対してカスケードを使用するために同様の帯域幅が与えられてよい。ループＡおよびＢを独立して配置することにより、タイミング回復回路は、異なるＭの値を有する光記憶装置と共に動作することができる。
【０００８】
詳細な説明は以下の図面を参照する。
【０００９】
【発明の実施の形態】
デジタルビデオディスク等の光記憶装置においてデータの記録および読出を行う時、タイミング信号回復回路が使用される。光記憶装置は、その上のグルーブ（溝）の経路に、ウォブル等の基準信号を有している。回復回路は、スーパヘテロダイン位相ロックループを含む。回復回路は、帯域幅のパーセンテージが大きい位相線形フィルタを不要とし、回復回路の一点に、通過すべき中心周波数が実質的に固定であるフィルタを配置することを可能にする。更に、このように構成される回復回路により、フィルタの帯域幅が、タイミング回復信号の変調特性に一致するようにより狭く調整されることが可能になる。更に、これにより、リミッタおよび位相検出器により優れた信号対雑音比がもたらされ、位相ロックループの性能が向上する。
【００１０】
実施の形態において、光記憶装置は、一定の角速度で回転する。その結果、データレートは、光記憶装置の半径に亙って変化する。一般的な光記憶装置では、データレートは、光記憶装置の内側半径から外側半径にかけて約２．５対１の範囲に亙って変化する。変化しているタイミング信号を回復するために、ビットレートが２．５対１の範囲に亙って変化している場合、回復回路において位相ロックループが使用される。回復回路によって要求されるフィルタリングおよび同期化は、フィルタリングおよび同期化が作用しなければならない周波数範囲を狭周波数範囲に制限することができる場合、より効率がよい。狭周波数範囲を可能とするために、回復回路は、スーパヘテロダインループを含む。
【００１１】
図１は、スーパヘテロダイン位相ロックループを含むタイミング信号回復回路１００（以下、単に回復回路１００とする）を示す。回復回路１００は、ウォブル成分を含む、アナログ入力非正規化トラッキングエラー信号１０１（以下、ウォブル信号）から、タイミング信号１／Ｔ１５９を回復するために使用される。ウォブル信号１０１は、例示の目的で、０．８〜２．０ＭＨｚ（２．５対１の変化）で示されている。ウォブル信号１０１の周波数は、入力信号の所望の部分を表し、回復回路１００は、０．８〜２．０ＭＨｚの周波数帯域に限定される信号の処理には制限されない。
【００１２】
ウォブル信号１０１は、回復回路１００の他の成分と混合する周波数を除去する、アンチイメージローパスフィルタ（ＬＰＦ）１０２に与えられる。そして、フィルタリングされたウォブル信号１０１は、ミクサ１０４に与えられる。ミクサ１０４は、例えば８．０〜９．２ＭＨｚの間で変化する、局部信号１４３を混合する。ミクサ１０４は、和および差信号を生成することにより、雑音および変調成分のみが周波数変動をもたらす、本質的に周波数が一定であるアップシフトする１０ＭＨｚ信号１０５を生成する。そして、１０ＭＨｚ信号１０５は、約１０ＭＨｚを中心とするバンドパスフィルタ１０６に与えられる。信号１０５は本質的に一定であるため、バンドパスフィルタ１０６は、非常に狭周波数範囲に亙って動作することにより、雑音を除去し所望の信号情報を通過させることができる。周波数範囲の正確な設定は、雑音、トラッキングおよび情報の条件に基づいて決定することができる。周波数の範囲が狭いほど、より多くの雑音が排除される。周波数の範囲が広いほど、回復回路１００は容易にディスク速度の変動を追跡することができる。最終的に、周波数範囲は、変調がディスクアドレス情報を含むため、ウォブル信号１０１に加わる変調情報を通過させるために十分広くなければならない。
【００１３】
フィルタリングされた信号１０５は、ハードリミッタ１０８に与えられる。ハードリミッタ１０８は、信号１０５から振幅変動を除去し、信号１０５をアナログ信号からデジタルウォブル信号１０９に変換する。デジタルウォブル信号１０９は、ＸＯＲゲートと関連する論理回路１１０および１２０とに与えられる。ＸＯＲゲート１１０および１２０は、アナログミクサと同様のミキシング機能を実行する。特に、ＸＯＲゲート（ミクサ）１１０は、１０ＭＨｚ直交位相信号１２１を受取り、ＸＯＲゲート（ミクサ）１２０は、１０ＭＨｚ同位相信号１２３を受取る。１０ＭＨｚ信号１２１および１２３は、デジタルウォブル信号１０９と「混合され（mixed）」、結果としての出力信号は、それぞれ線形位相ＬＰＦ１１２および１２４に与えられる。同位相信号１２３は、ミクサ１２０においてデジタルウォブル信号１０９に含まれるあらゆる変調を復調する基準を提供する。このように、ウォブル信号１０１の位相が反転された場合、２相位相変調の場合と同様に、かかる位相反転をミクサ１２０の出力で検出することができ、ミクサ１２０の出力の極性が変化する。
【００１４】
線形位相ＬＰＦフィルタ１１２および１２４は、ウォブル信号変調の波形を保存する。ＬＰＦ１１２の出力は、トラッキングループエラー信号を含み、ループ制御回路１１４に与えられる。ループ制御回路１１４は、トラッキングループダイナミクスおよび帯域幅を制御し、出力エラー信号１１５を電圧制御発振器１３０に供給する。出力エラー信号１１５は、電圧制御発振器１３０において、電圧制御発振器１３０からの出力信号１３１の周波数を操作する。
【００１５】
出力信号１３１は、Ｍ除算（divide by M）段１４０に与えられ、出力信号１３１の周波数はＭで除算される。ここで、Ｍは、ウォブルサイクル毎にＭデータビットあるように、ウォブルサイクルの長さとトラック上のデータビットの長さとの間の割合の測定値である。実施の形態では、Ｍの値は特定の光記録装置に対して固定である。そして、除算された出力信号は、４除算（divide by 4）段１４２に与えられ、出力信号の周波数が更に４で除算されることにより、局部信号１４３が生成される。そして、局部信号１４３は、ミクサ１０４に与えられる。このフィードバックにより、バンドパスフィルタ１０６に与えられる信号１０５が所望の１０ＭＨｚに近いことが保証される。
【００１６】
直交位相信号１２１および同位相信号１２３は、１２８０ＭＨｚ出力信号１１７を提供する局部発振器１１６から生成される。信号１１７は、Ｍ除算段１１８に与えられ、４０ＭＨｚ信号１１９が生成される。４０ＭＨｚ信号１１９は、４除算段１２２に与えられ、直交位相信号１２１および同位相信号１２３が生成される。
【００１７】
また、局部発振器１１６からの出力信号１１７は、ミクサ１３２にも与えられる。ミクサ１３２は、電圧制御発振器１３０からの出力信号として第２の入力を受取る。そして、ミクサ１３２は、出力信号をローパスフィルタ１３４に供給する。ＬＰＦ１３４の出力信号は、バッファ／増幅器１３６に与えられ、４／Ｔ信号１３７が生成される。更に、４／Ｔ信号１３７は、４除算段１５８に供給され、所望のタイミング信号１／Ｔ１５９が生成される。
【００１８】
４除算段１２２に戻ると、同位相信号１２３は、ミクサ１２０においてデジタルウォブル信号１０９と混合され、結果としての出力信号は、線形位相ＬＰＦ１２４に与えられ、生Ｉチャネル信号１２５が生成される。また、同位相信号１２３は、ミクサ１５０にも与えられる。ミクサ１５０への第２の入力は、８．０ＭＨｚと９．２ＭＨｚとの間の信号１４３である。ミクサ１５０は、和信号および差信号を生成する。ミクサ１５０の出力は、回復ウォブル信号（アナログ）と呼ばれる。回復ウォブル信号は、ミクサ１５０から差周波数出力のみを選択するために、アンチイメージＬＰＦ１５２に与えられる。そして、ＬＰＦ１５２の出力は、ハードリミッタ１５４に与えられ、デジタル回復ウォブル信号１／ＭＴ１５７が生成される。また、回復ウォブル信号１／ＭＴ１５７は、同期化回路１５６にも与えられる。同期化回路１５６は、タイミング信号１５９を生成するために４除算回路１５８の同期化を制御する。パワーアップ状況では、４除算段１５８が４つの異なる状態、すなわち、０−０、０−１、１−０および１−１のうちの１つである可能性があるため、同期化制御が必要である。４つの状態の１つだけが、回復ウォブル信号１／ＭＴ１５７に対する適当な位相関係を有することになる。同期化回路１５６は、回復ウォブル信号１／ＭＴ１５７を取り、４除算段１５８の位相を回復ウォブル信号１／ＭＴ１５７の位相に対応させる。
【００１９】
図１に示す回復回路１００により、狭帯域幅位相線形バンドパスフィルタ１０６の使用が可能になる。バンドパスフィルタ１０６の帯域幅は、ウォブル信号の比較的狭い変調帯域幅をカバーするのみでよい。しかしながら、回復回路１００は、高周波数局部（基準）発振器を必要とし、非正規化ウォブル信号に対して制限された最大入力周波数を有し、Ｍの値が固定された光記憶装置を必要とする。
【００２０】
図２は、より柔軟なトラッキングおよび制御を提供し、より低い周波数の局部（基準）発振器を使用する、回路２００を示す。回路２００は、２つのループ、すなわちループＡおよびループＢを含む。ループＡは、ウォブル信号２０１のスーパヘテロダイントラッキングを実行し、再生されたウォブル信号２５５をループＢに出力する。ループＢは、メインデータクロック周波数１／Ｔ２７１および信号４／Ｔ２６７を生成するシンセサイザループである。また、ループＢは、ウォブルタイミング出力として使用されてよい、回復ウォブル周波数信号１／ＭＴ２７３も生成する。回路２００は、あいまいさをもたらしそれにより同期化を必要とする可能性のある分周器段を排除する。
【００２１】
回路２００の更なる利点は、ループＡおよびＢがカスケード状であるが相互作用せず、それらの特性を独立して調整することができる、ということである。そして、回路２００の全転送機能は、ループＡおよびＢのカスケード結合となる。例えば、ループＡには、必要なフィルタリングの大部分を達成するために狭帯域幅を与えてよい。そして、ループＢには、ロックの取得を容易にするために広帯域幅を与えることができる。代替的に、ループＡおよびＢに対し、最適なフィルタリングに対してカスケードを使用するために所定の同様の帯域幅を与えてよい。ループＡおよびＢが独立して配置されることにより、回路２００は、異なるＭの値を有する光記憶装置とともに動作することができる。
【００２２】
回路２００で受信される非正規化ウォブル信号２０１は、０．８〜２．０ＭＨｚから３．２〜８．０ＭＨｚ（２．５対１）まで変化する可能性がある。非正規化ウォブル信号２０１は、アンチイメージＬＰＦ２０２に与えられる。ＬＰＦ２０２は、図１に示すＬＰＦ１０２と同様に機能する。ＬＰＦ２０２の出力は、ミクサ２０４に与えられる。また、ミクサ２０４は、１０．８〜１２．０ＭＨｚから１３．２〜１８．０ＭＨｚまでの信号２５３を受取る。ミクサは、２つの信号を混合して、１０ＭＨｚのシフトされたアナログ出力信号２０５を生成する。１０ＭＨｚ信号２０５は、ベース信号とその変調成分を通過させるように選択された帯域幅を有するバンドパスフィルタ２０６に与えられる。このため、バンドパスフィルタ２０６は、比較的狭い帯域幅を有するように設計されてよく、有効なフィルタの実現が広帯域幅フィルタの場合よりもずっと容易になる。バンドパスフィルタ２０６のフィルタリングされた出力は、ハードリミッタ２０８に供給され、デジタル回復ウォブル信号２０９が提供される。
【００２３】
ウォブル信号２０９は、直交位相ミクサ２１０と同位相ミクサ２２０とに供給される。図２に示すように、ミクサ２１０および２２０は、ＸＯＲゲートおよび関連する論理回路として実現されてよい。また、ミクサ２１０および２２０は、バンドパスフィルタ２０６からの入力信号がアナログフォーマットで供給される場合、アナログ復調器として実現されてもよい。ミクサ２１０および２２０は、局部（基準）発振器２４０によって供給される基準信号を混合する。局部発振器は、４除算段２２２に４０ＭＨｚ信号２４１を供給する。４除算段２２２は、１０ＭＨｚの直交位相信号２２１と１０ＭＨｚの同位相信号２２３とを供給する。
【００２４】
ミクサ２１０の出力は、線形位相ＬＰＦ２２４に供給される。ミクサ２１０の出力は、電圧制御発振器２３０を制御し電圧制御発振器２３０をトラッキングの目的で操作するために必要な情報を含む。線形位相ＬＰＦ２２４の出力は、コスタス復調器２２６に供給される。ミクサ２２０の出力は、線形位相ＬＰＦ２３２に供給され、線形位相ＬＰＦ２３２の出力は、ハードリミッタ２３４に供給され、コスタス復調器２２６に対するデジタル入力制御信号が供給される。コスタス復調器２２６に対するこの入力は、スイッチ２３６を通して供給される。また、スイッチ２３６は、コスタス復調器２２６に対するゲートパルス信号２３７を供給するように選択されてもよい。
【００２５】
ループＡは、コスタス復調器モードに切替えられてよく、それは、ウォブル信号２０１に対する変調手段として２相位相変調が使用された場合に必要である。ループＡを２相位相変調タイプの変調を追跡するよう維持するために、デジタル化された生Ｉチャネル情報信号がコスタス復調器２２６に供給される。コスタス復調器２２６は、位相反転器として動作し、ループ制御２２８および電圧制御発振器２３０に供給される前の直行位相ミクサ２１０からのエラー信号の位相を反転させる。２相位相変調が適用された場合にウォブル信号の位相が反転されたという事実は、このウォブル信号の反転による。反転後、ウォブル信号はループ制御２２８に与えられ、そこで電圧制御発振器２３０を操作するために使用される。そして、電圧制御発振器２３０は、局部発振器信号をミクサ２０４に供給する。
【００２６】
ループＡの出力は、シンセサイザループＢにカスケードで供給される。特に、電圧制御発振器２３０の出力および同位相基準信号２２３は、ミクサ２５０において混合される。２つの周波数の差は、ＬＰＦ２５２により回復ウォブル信号としてとられる。回復ウォブル信号は、入力ウォブル信号に現れていた振幅変動をまったく含まないが、コスタス復調器２２６によって追跡されＬＰＦ２５２を通過したものとまったく同じ周波数特性を有する。ＬＰＦ２５２の出力は、ハードリミッタ２５４に供給され、デジタル信号２５５が生成される。シンセサイザループＢは、１／ＭＴ信号２７３、タイミング信号１／Ｔ２７１および４／Ｔ信号２６７を供給する。ＬＰＦ２５８と、ループ制御２６０と、電圧制御発振器Ｂ２６２と、Ｍ除算および４除算段２６８および２６４と、をそれぞれ含むフィードバックループは、ループＢの制御および操作を提供する。特に、ループＢは、周波数１／ＭＴのウォブル信号２０１を追跡することにより、ミクサ２５６に存在するあらゆる位相誤差が、ＬＰＦ２５８からループＢのループ制御２６０に行くようにする。電圧制御発振器Ｂ２６２は、電圧制御発振器Ｂ２６２からの周波数が、４で除算されＭで除算されると同位相入力信号２５５の周波数に一致するように、操作される。
【００２７】
以下に本発明の実施態様の例を列挙する。
〔実施態様１〕 書換可能光記憶装置と共に使用されるタイミング回復回路（１００）であって、
ウォブル成分を含む非正規化トラッキングエラー信号（１０１）を受取る第１のミクサ（１０４）と、
該第１のミクサに結合され、該ウォブル成分の変調成分を含む帯域幅を有するバンドパスフィルタ（１０６）と、
該バンドパスフィルタに結合され、前記第１のミクサ（１０４）に基準入力（１４３）を供給する第２のミクサ回路（１１０、１２０）と、
該第２のミクサ回路に固定周波数入力を供給する固定基準周波数回路（１１６、１１８）と、
を具備するタイミング回復回路。
〔実施態様２〕 前記第２のミクサ回路は、
直交位相ミクサ（１１０）と、
該直交位相ミクサの出力に結合された電圧制御発振器（１３０）と、
同位相ミクサ（１２０）と、
を備え、該同位相ミクサと前記直交位相ミクサとは、前記固定周波数基準入力を受取り、該直交位相ミクサは、前記第１のミクサに該基準入力を供給するよう前記電圧制御発振器を操作する実施態様１記載のタイミング回復回路。
〔実施態様３〕 前記第２のミクサ回路は、
前記直交位相ミクサに結合された線形位相ローパスフィルタ（１１２）と、
該線形位相ローパスフィルタと前記電圧制御発振器（１３０）とに結合されたループ制御（１１４）と、
を更に備える実施態様２記載のタイミング回復回路。
〔実施態様４〕 前記第２のミクサ回路は、
前記直交位相ミクサに結合された線形位相ローパスフィルタ（２２４）と、
該線形位相ローパスフィルタに結合され、前記同位相ミクサから出力を受取るコスタス復調器（２２６）と、
該コスタス復調器と前記電圧制御発振器とに結合されたループ制御（２２８）と、
を更に備える実施態様２記載のタイミング回復回路。
〔実施態様５〕 前記直交位相ミクサ（１１０）および同位相ミクサ（１２０）は、排他的ＯＲ（ＸＯＲ）ゲートである実施態様２記載のタイミング回復回路。
〔実施態様６〕 前記電圧制御発振器（１３０）および前記固定周波数回路（１１６、１１８）に結合され、中間タイミング回復信号を供給する第２のミクサ（１３２）と、
該第２のミクサの出力に結合された４除算（divide by 4）段（１５８）と、
該４除算段に結合され、該４除算段の状態を制御する同期化回路（１５６）と、を更に具備し、該４除算段は、タイミング回復信号１／Ｔ（１５９）を生成する実施態様２記載のタイミング回復回路。
〔実施態様７〕 前記電圧制御発振器および前記固定周波数回路に結合され、タイミング信号１／Ｔ（２７１）を供給するシンセサイザループ（Ｂ）を更に具備する実施態様２記載のタイミング回復回路。
〔実施態様８〕 前記固定周波数回路は、局部４除算段（１２２）を備える実施態様１記載のタイミング回復回路。
〔実施態様９〕 前記固定周波数回路は、Ｍ除算段（１１８）を更に備える実施態様８記載のタイミング回復回路。
〔実施態様１０〕 タイミング回復回路（２００）であって、
ウォブル成分を含むトラッキングエラー信号（２０１）を受信し、変調成分を含む回復ウォブル信号を供給する第１のミクサ（２０４）と、
該第１のミクサ（２０４）への入力を生成するよう電圧制御発振器（２３０）を制御するスーパヘテロダイン位相ロックループ（Ａ）と、
前記第１のミクサから出力を受取り、その帯域幅が、前記回復ウォブル信号と前記変調成分との周波数範囲を含むバンドパスフィルタ（２０６）と、
タイミング信号１／Ｔ（２７１）を生成するタイミング信号回路（Ｂ）と、
を具備するタイミング回復回路。
【図面の簡単な説明】
【図１】タイミング回復回路の実施の形態の図である。
【図２】タイミング回復回路の他の実施の形態の図である。
【符号の説明】
１００、２００…タイミング信号回復回路
１０１、２０１…アナログ入力非正規化トラッキングエラー信号（ウォブル信号）
１０４、２０４…ミクサ
１０６、２０６…バンドパスフィルタ
１１０、１２０…ＸＯＲゲート（ミクサ）
１１４…ループ制御回路
１１６…局部発振器
１１２…線形位相ＬＰＦフィルタ
１１８…Ｍ除算段
１２２…４除算段
１３０、２３０…電圧制御発振器
１３２…ミクサ
１４３…局部信号
１５６…同期化回路
１５８…４除算段
１５９…タイミング信号１／Ｔ
２２４…線形位相ＬＰＦ
２２６…コスタス復調器
２２８…ループ制御
２７１…メインデータクロック周波数１／Ｔ
【発明の属する技術分野】
本技術分野は、書換可能光記憶媒体であり、特に書換可能デジタルビデオディスクである。
【０００２】
【従来の技術】
デジタルビデオディスク等の光記憶装置においてデータの記録および読出を行うためには、タイミング信号回復回路が必要である。光記憶装置は、パイロットトーンまたは基準信号を含む場合がある。かかる基準信号の一例は、光記録用ディスク上のグルーブ（溝）の経路のウォブル（ｗｏｂｂｌｅ）である。
【０００３】
【発明が解決しようとする課題】
光データ記憶装置のトラッキングまたは他の光検出器から抽出される生ウォブル信号は、変調を伴う所望のタイミング基準信号に加えて、メインデータの記録および再生機能からの雑音および干渉と隣接するトラックからの雑音および干渉とを含む。光データ記憶装置が、一定の角速度の望ましいモードで動作している場合、回復されるべきタイミング基準信号の中心周波数範囲は広く、１オクターブより大きく、一般に２．５対１である。ジッタが最小であるタイミング基準信号を分離し、この信号によって搬送されるアドレスまたは他の情報を復調するために、位相ロック搬送波再生を伴うフィルタリングおよび同期検波は、最適な性能に近づくことができる。これら基準を満足することは、所望のフィルタの少なくとも１つの位相線形性にコスト上の制約をもたらす。
【０００４】
【課題を解決するための手段】
タイミング基準信号を回復する回路は、スーパヘテロダイン位相ロックループを含む。回復回路は、帯域幅のパーセンテージが高い位相線形フィルタを不要にし、回復回路の一点に、通過すべき中心周波数が実質的に固定であるフィルタを配置することを可能にする。更に、このように構成された回復回路により、フィルタの帯域幅が、低くなり、かつタイミング回復信号の変調特性に一致するように調整されることが可能になる。更に、これにより、リミッタおよび位相検出器により優れた信号対雑音比がもたらされ、位相ロックループの性能が向上する。
【０００５】
実施の形態において、回復回路は、タイミング回路と共に使用される基準信号を供給する高周波数基準発振器を含む。基準信号は、Ｍ除算（divide by M）段に与えられる。ここで、Ｍはウォブルサイクル毎のデータビットの数に関連する。この実施の形態では、Ｍの値は固定である。このように除算された基準信号は、更に４除算（divide by 4）段に与えられ、スーパヘテロダインミクサ回路で混合されるための同位相および直交位相信号をもたらす。第２のミクサの出力は、タイミング信号１／Ｔを提供する。
【０００６】
代替的な実施の形態では、より柔軟なトラッキングおよび制御を提供し、より低い周波数の局部（基準）発振器を使用する、タイミング回復回路は、２つのループ、すなわちループＡおよびループＢを含む。ループＡは、ウォブル信号のスーパヘテロダイントラッキングを実行し、再生されたウォブル信号をループＢに出力する。ループＢは、メインデータクロック周波数１／Ｔおよび信号４／Ｔを生成するシンセサイザループである。また、ループＢは、回復したウォブル周波数信号１／ＭＴも生成し、それはウォブルタイミング出力として使用されてよい。タイミング回復回路は、あいまいさを生成しそのため同期化を必要とする可能性のある分周器段を除去する。
【０００７】
タイミング回復回路の更なる利点は、ループＡおよびＢがカスケード状であるが相互作用せず、それらの特性を独立して調整することができる、ということである。そして、タイミング回復回路の全転送機能は、ループＡおよびＢのカスケード結合となる。例えば、ループＡは、必要なフィルタリングの大部分を達成するために、狭帯域幅を有するように設定されてよい。そして、ループＢは、ロックの取得を容易にするために広帯域幅が与えられることができる。代替的に、ループＡおよびＢには、最適なフィルタリングに対してカスケードを使用するために同様の帯域幅が与えられてよい。ループＡおよびＢを独立して配置することにより、タイミング回復回路は、異なるＭの値を有する光記憶装置と共に動作することができる。
【０００８】
詳細な説明は以下の図面を参照する。
【０００９】
【発明の実施の形態】
デジタルビデオディスク等の光記憶装置においてデータの記録および読出を行う時、タイミング信号回復回路が使用される。光記憶装置は、その上のグルーブ（溝）の経路に、ウォブル等の基準信号を有している。回復回路は、スーパヘテロダイン位相ロックループを含む。回復回路は、帯域幅のパーセンテージが大きい位相線形フィルタを不要とし、回復回路の一点に、通過すべき中心周波数が実質的に固定であるフィルタを配置することを可能にする。更に、このように構成される回復回路により、フィルタの帯域幅が、タイミング回復信号の変調特性に一致するようにより狭く調整されることが可能になる。更に、これにより、リミッタおよび位相検出器により優れた信号対雑音比がもたらされ、位相ロックループの性能が向上する。
【００１０】
実施の形態において、光記憶装置は、一定の角速度で回転する。その結果、データレートは、光記憶装置の半径に亙って変化する。一般的な光記憶装置では、データレートは、光記憶装置の内側半径から外側半径にかけて約２．５対１の範囲に亙って変化する。変化しているタイミング信号を回復するために、ビットレートが２．５対１の範囲に亙って変化している場合、回復回路において位相ロックループが使用される。回復回路によって要求されるフィルタリングおよび同期化は、フィルタリングおよび同期化が作用しなければならない周波数範囲を狭周波数範囲に制限することができる場合、より効率がよい。狭周波数範囲を可能とするために、回復回路は、スーパヘテロダインループを含む。
【００１１】
図１は、スーパヘテロダイン位相ロックループを含むタイミング信号回復回路１００（以下、単に回復回路１００とする）を示す。回復回路１００は、ウォブル成分を含む、アナログ入力非正規化トラッキングエラー信号１０１（以下、ウォブル信号）から、タイミング信号１／Ｔ１５９を回復するために使用される。ウォブル信号１０１は、例示の目的で、０．８〜２．０ＭＨｚ（２．５対１の変化）で示されている。ウォブル信号１０１の周波数は、入力信号の所望の部分を表し、回復回路１００は、０．８〜２．０ＭＨｚの周波数帯域に限定される信号の処理には制限されない。
【００１２】
ウォブル信号１０１は、回復回路１００の他の成分と混合する周波数を除去する、アンチイメージローパスフィルタ（ＬＰＦ）１０２に与えられる。そして、フィルタリングされたウォブル信号１０１は、ミクサ１０４に与えられる。ミクサ１０４は、例えば８．０〜９．２ＭＨｚの間で変化する、局部信号１４３を混合する。ミクサ１０４は、和および差信号を生成することにより、雑音および変調成分のみが周波数変動をもたらす、本質的に周波数が一定であるアップシフトする１０ＭＨｚ信号１０５を生成する。そして、１０ＭＨｚ信号１０５は、約１０ＭＨｚを中心とするバンドパスフィルタ１０６に与えられる。信号１０５は本質的に一定であるため、バンドパスフィルタ１０６は、非常に狭周波数範囲に亙って動作することにより、雑音を除去し所望の信号情報を通過させることができる。周波数範囲の正確な設定は、雑音、トラッキングおよび情報の条件に基づいて決定することができる。周波数の範囲が狭いほど、より多くの雑音が排除される。周波数の範囲が広いほど、回復回路１００は容易にディスク速度の変動を追跡することができる。最終的に、周波数範囲は、変調がディスクアドレス情報を含むため、ウォブル信号１０１に加わる変調情報を通過させるために十分広くなければならない。
【００１３】
フィルタリングされた信号１０５は、ハードリミッタ１０８に与えられる。ハードリミッタ１０８は、信号１０５から振幅変動を除去し、信号１０５をアナログ信号からデジタルウォブル信号１０９に変換する。デジタルウォブル信号１０９は、ＸＯＲゲートと関連する論理回路１１０および１２０とに与えられる。ＸＯＲゲート１１０および１２０は、アナログミクサと同様のミキシング機能を実行する。特に、ＸＯＲゲート（ミクサ）１１０は、１０ＭＨｚ直交位相信号１２１を受取り、ＸＯＲゲート（ミクサ）１２０は、１０ＭＨｚ同位相信号１２３を受取る。１０ＭＨｚ信号１２１および１２３は、デジタルウォブル信号１０９と「混合され（mixed）」、結果としての出力信号は、それぞれ線形位相ＬＰＦ１１２および１２４に与えられる。同位相信号１２３は、ミクサ１２０においてデジタルウォブル信号１０９に含まれるあらゆる変調を復調する基準を提供する。このように、ウォブル信号１０１の位相が反転された場合、２相位相変調の場合と同様に、かかる位相反転をミクサ１２０の出力で検出することができ、ミクサ１２０の出力の極性が変化する。
【００１４】
線形位相ＬＰＦフィルタ１１２および１２４は、ウォブル信号変調の波形を保存する。ＬＰＦ１１２の出力は、トラッキングループエラー信号を含み、ループ制御回路１１４に与えられる。ループ制御回路１１４は、トラッキングループダイナミクスおよび帯域幅を制御し、出力エラー信号１１５を電圧制御発振器１３０に供給する。出力エラー信号１１５は、電圧制御発振器１３０において、電圧制御発振器１３０からの出力信号１３１の周波数を操作する。
【００１５】
出力信号１３１は、Ｍ除算（divide by M）段１４０に与えられ、出力信号１３１の周波数はＭで除算される。ここで、Ｍは、ウォブルサイクル毎にＭデータビットあるように、ウォブルサイクルの長さとトラック上のデータビットの長さとの間の割合の測定値である。実施の形態では、Ｍの値は特定の光記録装置に対して固定である。そして、除算された出力信号は、４除算（divide by 4）段１４２に与えられ、出力信号の周波数が更に４で除算されることにより、局部信号１４３が生成される。そして、局部信号１４３は、ミクサ１０４に与えられる。このフィードバックにより、バンドパスフィルタ１０６に与えられる信号１０５が所望の１０ＭＨｚに近いことが保証される。
【００１６】
直交位相信号１２１および同位相信号１２３は、１２８０ＭＨｚ出力信号１１７を提供する局部発振器１１６から生成される。信号１１７は、Ｍ除算段１１８に与えられ、４０ＭＨｚ信号１１９が生成される。４０ＭＨｚ信号１１９は、４除算段１２２に与えられ、直交位相信号１２１および同位相信号１２３が生成される。
【００１７】
また、局部発振器１１６からの出力信号１１７は、ミクサ１３２にも与えられる。ミクサ１３２は、電圧制御発振器１３０からの出力信号として第２の入力を受取る。そして、ミクサ１３２は、出力信号をローパスフィルタ１３４に供給する。ＬＰＦ１３４の出力信号は、バッファ／増幅器１３６に与えられ、４／Ｔ信号１３７が生成される。更に、４／Ｔ信号１３７は、４除算段１５８に供給され、所望のタイミング信号１／Ｔ１５９が生成される。
【００１８】
４除算段１２２に戻ると、同位相信号１２３は、ミクサ１２０においてデジタルウォブル信号１０９と混合され、結果としての出力信号は、線形位相ＬＰＦ１２４に与えられ、生Ｉチャネル信号１２５が生成される。また、同位相信号１２３は、ミクサ１５０にも与えられる。ミクサ１５０への第２の入力は、８．０ＭＨｚと９．２ＭＨｚとの間の信号１４３である。ミクサ１５０は、和信号および差信号を生成する。ミクサ１５０の出力は、回復ウォブル信号（アナログ）と呼ばれる。回復ウォブル信号は、ミクサ１５０から差周波数出力のみを選択するために、アンチイメージＬＰＦ１５２に与えられる。そして、ＬＰＦ１５２の出力は、ハードリミッタ１５４に与えられ、デジタル回復ウォブル信号１／ＭＴ１５７が生成される。また、回復ウォブル信号１／ＭＴ１５７は、同期化回路１５６にも与えられる。同期化回路１５６は、タイミング信号１５９を生成するために４除算回路１５８の同期化を制御する。パワーアップ状況では、４除算段１５８が４つの異なる状態、すなわち、０−０、０−１、１−０および１−１のうちの１つである可能性があるため、同期化制御が必要である。４つの状態の１つだけが、回復ウォブル信号１／ＭＴ１５７に対する適当な位相関係を有することになる。同期化回路１５６は、回復ウォブル信号１／ＭＴ１５７を取り、４除算段１５８の位相を回復ウォブル信号１／ＭＴ１５７の位相に対応させる。
【００１９】
図１に示す回復回路１００により、狭帯域幅位相線形バンドパスフィルタ１０６の使用が可能になる。バンドパスフィルタ１０６の帯域幅は、ウォブル信号の比較的狭い変調帯域幅をカバーするのみでよい。しかしながら、回復回路１００は、高周波数局部（基準）発振器を必要とし、非正規化ウォブル信号に対して制限された最大入力周波数を有し、Ｍの値が固定された光記憶装置を必要とする。
【００２０】
図２は、より柔軟なトラッキングおよび制御を提供し、より低い周波数の局部（基準）発振器を使用する、回路２００を示す。回路２００は、２つのループ、すなわちループＡおよびループＢを含む。ループＡは、ウォブル信号２０１のスーパヘテロダイントラッキングを実行し、再生されたウォブル信号２５５をループＢに出力する。ループＢは、メインデータクロック周波数１／Ｔ２７１および信号４／Ｔ２６７を生成するシンセサイザループである。また、ループＢは、ウォブルタイミング出力として使用されてよい、回復ウォブル周波数信号１／ＭＴ２７３も生成する。回路２００は、あいまいさをもたらしそれにより同期化を必要とする可能性のある分周器段を排除する。
【００２１】
回路２００の更なる利点は、ループＡおよびＢがカスケード状であるが相互作用せず、それらの特性を独立して調整することができる、ということである。そして、回路２００の全転送機能は、ループＡおよびＢのカスケード結合となる。例えば、ループＡには、必要なフィルタリングの大部分を達成するために狭帯域幅を与えてよい。そして、ループＢには、ロックの取得を容易にするために広帯域幅を与えることができる。代替的に、ループＡおよびＢに対し、最適なフィルタリングに対してカスケードを使用するために所定の同様の帯域幅を与えてよい。ループＡおよびＢが独立して配置されることにより、回路２００は、異なるＭの値を有する光記憶装置とともに動作することができる。
【００２２】
回路２００で受信される非正規化ウォブル信号２０１は、０．８〜２．０ＭＨｚから３．２〜８．０ＭＨｚ（２．５対１）まで変化する可能性がある。非正規化ウォブル信号２０１は、アンチイメージＬＰＦ２０２に与えられる。ＬＰＦ２０２は、図１に示すＬＰＦ１０２と同様に機能する。ＬＰＦ２０２の出力は、ミクサ２０４に与えられる。また、ミクサ２０４は、１０．８〜１２．０ＭＨｚから１３．２〜１８．０ＭＨｚまでの信号２５３を受取る。ミクサは、２つの信号を混合して、１０ＭＨｚのシフトされたアナログ出力信号２０５を生成する。１０ＭＨｚ信号２０５は、ベース信号とその変調成分を通過させるように選択された帯域幅を有するバンドパスフィルタ２０６に与えられる。このため、バンドパスフィルタ２０６は、比較的狭い帯域幅を有するように設計されてよく、有効なフィルタの実現が広帯域幅フィルタの場合よりもずっと容易になる。バンドパスフィルタ２０６のフィルタリングされた出力は、ハードリミッタ２０８に供給され、デジタル回復ウォブル信号２０９が提供される。
【００２３】
ウォブル信号２０９は、直交位相ミクサ２１０と同位相ミクサ２２０とに供給される。図２に示すように、ミクサ２１０および２２０は、ＸＯＲゲートおよび関連する論理回路として実現されてよい。また、ミクサ２１０および２２０は、バンドパスフィルタ２０６からの入力信号がアナログフォーマットで供給される場合、アナログ復調器として実現されてもよい。ミクサ２１０および２２０は、局部（基準）発振器２４０によって供給される基準信号を混合する。局部発振器は、４除算段２２２に４０ＭＨｚ信号２４１を供給する。４除算段２２２は、１０ＭＨｚの直交位相信号２２１と１０ＭＨｚの同位相信号２２３とを供給する。
【００２４】
ミクサ２１０の出力は、線形位相ＬＰＦ２２４に供給される。ミクサ２１０の出力は、電圧制御発振器２３０を制御し電圧制御発振器２３０をトラッキングの目的で操作するために必要な情報を含む。線形位相ＬＰＦ２２４の出力は、コスタス復調器２２６に供給される。ミクサ２２０の出力は、線形位相ＬＰＦ２３２に供給され、線形位相ＬＰＦ２３２の出力は、ハードリミッタ２３４に供給され、コスタス復調器２２６に対するデジタル入力制御信号が供給される。コスタス復調器２２６に対するこの入力は、スイッチ２３６を通して供給される。また、スイッチ２３６は、コスタス復調器２２６に対するゲートパルス信号２３７を供給するように選択されてもよい。
【００２５】
ループＡは、コスタス復調器モードに切替えられてよく、それは、ウォブル信号２０１に対する変調手段として２相位相変調が使用された場合に必要である。ループＡを２相位相変調タイプの変調を追跡するよう維持するために、デジタル化された生Ｉチャネル情報信号がコスタス復調器２２６に供給される。コスタス復調器２２６は、位相反転器として動作し、ループ制御２２８および電圧制御発振器２３０に供給される前の直行位相ミクサ２１０からのエラー信号の位相を反転させる。２相位相変調が適用された場合にウォブル信号の位相が反転されたという事実は、このウォブル信号の反転による。反転後、ウォブル信号はループ制御２２８に与えられ、そこで電圧制御発振器２３０を操作するために使用される。そして、電圧制御発振器２３０は、局部発振器信号をミクサ２０４に供給する。
【００２６】
ループＡの出力は、シンセサイザループＢにカスケードで供給される。特に、電圧制御発振器２３０の出力および同位相基準信号２２３は、ミクサ２５０において混合される。２つの周波数の差は、ＬＰＦ２５２により回復ウォブル信号としてとられる。回復ウォブル信号は、入力ウォブル信号に現れていた振幅変動をまったく含まないが、コスタス復調器２２６によって追跡されＬＰＦ２５２を通過したものとまったく同じ周波数特性を有する。ＬＰＦ２５２の出力は、ハードリミッタ２５４に供給され、デジタル信号２５５が生成される。シンセサイザループＢは、１／ＭＴ信号２７３、タイミング信号１／Ｔ２７１および４／Ｔ信号２６７を供給する。ＬＰＦ２５８と、ループ制御２６０と、電圧制御発振器Ｂ２６２と、Ｍ除算および４除算段２６８および２６４と、をそれぞれ含むフィードバックループは、ループＢの制御および操作を提供する。特に、ループＢは、周波数１／ＭＴのウォブル信号２０１を追跡することにより、ミクサ２５６に存在するあらゆる位相誤差が、ＬＰＦ２５８からループＢのループ制御２６０に行くようにする。電圧制御発振器Ｂ２６２は、電圧制御発振器Ｂ２６２からの周波数が、４で除算されＭで除算されると同位相入力信号２５５の周波数に一致するように、操作される。
【００２７】
以下に本発明の実施態様の例を列挙する。
〔実施態様１〕 書換可能光記憶装置と共に使用されるタイミング回復回路（１００）であって、
ウォブル成分を含む非正規化トラッキングエラー信号（１０１）を受取る第１のミクサ（１０４）と、
該第１のミクサに結合され、該ウォブル成分の変調成分を含む帯域幅を有するバンドパスフィルタ（１０６）と、
該バンドパスフィルタに結合され、前記第１のミクサ（１０４）に基準入力（１４３）を供給する第２のミクサ回路（１１０、１２０）と、
該第２のミクサ回路に固定周波数入力を供給する固定基準周波数回路（１１６、１１８）と、
を具備するタイミング回復回路。
〔実施態様２〕 前記第２のミクサ回路は、
直交位相ミクサ（１１０）と、
該直交位相ミクサの出力に結合された電圧制御発振器（１３０）と、
同位相ミクサ（１２０）と、
を備え、該同位相ミクサと前記直交位相ミクサとは、前記固定周波数基準入力を受取り、該直交位相ミクサは、前記第１のミクサに該基準入力を供給するよう前記電圧制御発振器を操作する実施態様１記載のタイミング回復回路。
〔実施態様３〕 前記第２のミクサ回路は、
前記直交位相ミクサに結合された線形位相ローパスフィルタ（１１２）と、
該線形位相ローパスフィルタと前記電圧制御発振器（１３０）とに結合されたループ制御（１１４）と、
を更に備える実施態様２記載のタイミング回復回路。
〔実施態様４〕 前記第２のミクサ回路は、
前記直交位相ミクサに結合された線形位相ローパスフィルタ（２２４）と、
該線形位相ローパスフィルタに結合され、前記同位相ミクサから出力を受取るコスタス復調器（２２６）と、
該コスタス復調器と前記電圧制御発振器とに結合されたループ制御（２２８）と、
を更に備える実施態様２記載のタイミング回復回路。
〔実施態様５〕 前記直交位相ミクサ（１１０）および同位相ミクサ（１２０）は、排他的ＯＲ（ＸＯＲ）ゲートである実施態様２記載のタイミング回復回路。
〔実施態様６〕 前記電圧制御発振器（１３０）および前記固定周波数回路（１１６、１１８）に結合され、中間タイミング回復信号を供給する第２のミクサ（１３２）と、
該第２のミクサの出力に結合された４除算（divide by 4）段（１５８）と、
該４除算段に結合され、該４除算段の状態を制御する同期化回路（１５６）と、を更に具備し、該４除算段は、タイミング回復信号１／Ｔ（１５９）を生成する実施態様２記載のタイミング回復回路。
〔実施態様７〕 前記電圧制御発振器および前記固定周波数回路に結合され、タイミング信号１／Ｔ（２７１）を供給するシンセサイザループ（Ｂ）を更に具備する実施態様２記載のタイミング回復回路。
〔実施態様８〕 前記固定周波数回路は、局部４除算段（１２２）を備える実施態様１記載のタイミング回復回路。
〔実施態様９〕 前記固定周波数回路は、Ｍ除算段（１１８）を更に備える実施態様８記載のタイミング回復回路。
〔実施態様１０〕 タイミング回復回路（２００）であって、
ウォブル成分を含むトラッキングエラー信号（２０１）を受信し、変調成分を含む回復ウォブル信号を供給する第１のミクサ（２０４）と、
該第１のミクサ（２０４）への入力を生成するよう電圧制御発振器（２３０）を制御するスーパヘテロダイン位相ロックループ（Ａ）と、
前記第１のミクサから出力を受取り、その帯域幅が、前記回復ウォブル信号と前記変調成分との周波数範囲を含むバンドパスフィルタ（２０６）と、
タイミング信号１／Ｔ（２７１）を生成するタイミング信号回路（Ｂ）と、
を具備するタイミング回復回路。
【図面の簡単な説明】
【図１】タイミング回復回路の実施の形態の図である。
【図２】タイミング回復回路の他の実施の形態の図である。
【符号の説明】
１００、２００…タイミング信号回復回路
１０１、２０１…アナログ入力非正規化トラッキングエラー信号（ウォブル信号）
１０４、２０４…ミクサ
１０６、２０６…バンドパスフィルタ
１１０、１２０…ＸＯＲゲート（ミクサ）
１１４…ループ制御回路
１１６…局部発振器
１１２…線形位相ＬＰＦフィルタ
１１８…Ｍ除算段
１２２…４除算段
１３０、２３０…電圧制御発振器
１３２…ミクサ
１４３…局部信号
１５６…同期化回路
１５８…４除算段
１５９…タイミング信号１／Ｔ
２２４…線形位相ＬＰＦ
２２６…コスタス復調器
２２８…ループ制御
２７１…メインデータクロック周波数１／Ｔ
Claims (12)
- 書換可能光記憶装置と共に使用されるタイミング回復回路であって、
ウォブル成分を含む非正規化トラッキングエラー信号と基準入力とを受取って混合して前記非正規化トラッキングエラー信号をアップシフトした安定周波数信号を発生する第１のミクサ回路と、
該第１のミクサ回路に結合され、前記安定周波数信号を受け取ってフィルタリングされた信号を発生する該ウォブル成分の変調成分を含む帯域幅を有するバンドパスフィルタと、
固定周波数入力を供給する固定周波数回路と、
前記バンドパスフィルタに結合され、直交位相ミクサと少なくとも該直交位相ミクサに結合された電圧制御発振器と同位相ミクサとを具備する第２のミクサ回路と、
前記第２のミクサ回路に結合され、前記基準入力と前記固定周波数入力とを混合して前記基準入力と前記固定周波数入力とに基づいてデジタルウォブル信号を供給する、第３のミクサ回路と、
少なくとも前記デジタルウォブル信号を受け取ってタイミング信号を発生する出力回路と、を具備し、
前記直交位相ミクサと前記同位相ミクサとはそれぞれが前記固定周波数入力と前記フィルタリングされた信号とを受け取って混合し、前記直交位相ミクサは直交位相信号を発生しかつ前記同位相ミクサは同位相信号を発生するとともに、少なくとも前記直交位相信号が前記電圧制御発振器を操作して前記第１のミクサ回路に前記基準入力を供給することとを特徴とする、タイミング回復回路。 - 前記直交位相信号が、前記第１のミクサ回路に前記基準入力を供給するよう前記電圧制御発振器を操作することを特徴とする、請求項１に記載のタイミング回復回路。
- 前記第２のミクサ回路は、
前記直交位相ミクサに結合された線形位相ローパスフィルタと、
該線形位相ローパスフィルタと前記電圧制御発振器とに結合されたループ制御回路と、
を更に備えることを特徴とする、請求項２に記載のタイミング回復回路。 - 前記第２のミクサ回路は、
前記直交位相ミクサに結合された第１の線形位相ローパスフィルタと、
前記同位相ミクサに結合された第２の線形位相ローパスフィルタと、
前記第１、第２の線形位相ローパスフィルタに結合され、該第１、第２の線形位相ローパスフィルタをそれぞれ介して前記直交位相信号と前記同位相信号とを受取り出力を発生するコスタス復調器と、
該コスタス復調器に結合され前記出力を受け取るループ制御回路と、
を更に備え、
前記ループ制御回路は前記電圧制御発振器に結合され、前記電圧制御発振器が前記第１のミクサ回路に前記基準入力を供給するように操作することを特徴とする、請求項１に記載のタイミング回復回路。 - 前記直交位相ミクサおよび同位相ミクサは、排他的ＯＲ（ＸＯＲ）ゲートであることを特徴とする、請求項２あるいは請求項４に記載のタイミング回復回路。
- 前記電圧制御発振器および前記固定周波数回路に結合され、前記基準入力と前記固定周波数入力と受け取って混合して中間タイミング回復信号を分周器段に供給する第４のミクサ回路と、
前記分周器段に結合され、前記デジタルウォブル信号を受け取って該分周器段の状態を制御する同期化回路と、
を更に具備し、
前記分周器段は４除算段であり、タイミング信号１／Ｔを生成することを特徴とする、請求項２に記載のタイミング回復回路。 - 前記電圧制御発振器および前記固定周波数回路に結合され、前記デジタルウォブル信号を受け取ってタイミング信号１／Ｔを供給するシンセサイザループを更に具備することを特徴とする、請求項４に記載のタイミング回復回路。
- 前記固定周波数回路は、局部４除算段を備えることを特徴とする、請求項１に記載のタイミング回復回路。
- 前記固定周波数回路は、Ｍ除算段を更に備えることを特徴とする、請求項８に記載のタイミング回復回路。
- 前記局部４除算段の同位相出力は前記同位相ミクサに供給され、前記局部４除算段の直交位相出力は前記直交位相ミクサに供給されることを特徴とする、請求項８に記載のタイミング回復回路。
- 書換可能光記憶装置からのタイミング信号を回復するためのタイミング信号回復方法であって、
ウォブル成分を含む非正規化トラッキングエラー信号を受取ること、
第１のミクサ回路への基準入力を発生すること、
前記第１のミクサ回路において、前記非正規化トラッキングエラー信号と前記基準入力とを混合して前記非正規化トラッキングエラー信号をアップシフトして安定周波数信号を発生すること、
前記安定周波数信号をバンドパスフィルタに通してフィルタリングされた信号を発生すること、
前記フィルタリングされた信号を第２のミクサ回路に供給すること、
固定周波数入力を前記第２のミクサ回路に供給すること、
前記第２のミクサ回路において、
前記固定周波数入力と前記フィルタリングされた信号を同位相ミクサにより混合して同位相信号を発生すること、
前記固定周波数入力と前記フィルタリングされた信号を直交位相ミクサにより混合して直交相信号を発生すること、
少なくとも前記直交相信号により電圧制御発振器を操作すること、および、
前記電圧制御発振器の出力を使用して前記第１のミクサ回路への前記基準入力を発生すること、
前記固定周波数入力と前記基準入力とを混合してデジタルウォブル信号を供給すること、
前記電圧制御発振器の出力と前記固定周波数入力とを混合して中間タイミング回復信号を分周器段に供給すること、および
前記中間タイミング回復信号に応じて前記デジタルウォブル信号により制御された前記分周器段からタイミング信号を発生すること、
を具備することを特徴とする、タイミング回復方法。 - 前記直交位相ミクサと前記同位相ミクサとは排他的ＯＲ（ＸＯＲ）ゲートであることを特徴とする、請求項１１に記載のタイミング回復方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US692309 | 1991-04-26 | ||
| US09/692,309 US6693860B1 (en) | 2000-10-20 | 2000-10-20 | Timing signal recovery by superheterodyne phase locked loop |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002198803A JP2002198803A (ja) | 2002-07-12 |
| JP2002198803A5 JP2002198803A5 (ja) | 2005-06-30 |
| JP4054560B2 true JP4054560B2 (ja) | 2008-02-27 |
Family
ID=24780058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001321765A Expired - Fee Related JP4054560B2 (ja) | 2000-10-20 | 2001-10-19 | スーパヘテロダイン位相ロックループによるタイミング信号回復 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6693860B1 (ja) |
| EP (1) | EP1220452A3 (ja) |
| JP (1) | JP4054560B2 (ja) |
| KR (1) | KR100789073B1 (ja) |
| CN (1) | CN1350296A (ja) |
| HK (1) | HK1046058A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693860B1 (en) * | 2000-10-20 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | Timing signal recovery by superheterodyne phase locked loop |
| TWI288531B (en) * | 2004-02-26 | 2007-10-11 | Mediatek Inc | Phase locked loop for generating an output signal |
| EP1585131A1 (en) * | 2004-04-06 | 2005-10-12 | Deutsche Thomson-Brandt Gmbh | Circuit for wobble demodulation |
| EP1713222A1 (en) * | 2005-04-14 | 2006-10-18 | Deutsche Thomson-Brandt Gmbh | Method and arrangement for recovering a binary DC-free code from a frequency modulated signal |
| US8121214B2 (en) * | 2006-08-29 | 2012-02-21 | Texas Instruments Incorporated | Local oscillator with non-harmonic ratio between oscillator and RF frequencies using XOR operation |
| FR2917179B1 (fr) * | 2007-06-08 | 2010-05-14 | Thales Sa | Procede et dispositif de determination de l'angle de relevement dans un systeme de radionavigation |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900000464B1 (ko) | 1984-10-05 | 1990-01-30 | 가부시기가이샤 히다찌세이사꾸쇼 | 복조 회로 |
| JPS637022A (ja) * | 1986-06-27 | 1988-01-12 | Mitsubishi Electric Corp | 位相同期発振器 |
| JP2616357B2 (ja) * | 1992-09-28 | 1997-06-04 | ヤマハ株式会社 | 位相ロックループ回路 |
| JP2605577B2 (ja) * | 1993-03-19 | 1997-04-30 | ヤマハ株式会社 | 光ディスク記録装置 |
| JPH07245633A (ja) | 1994-03-04 | 1995-09-19 | Toshiba Corp | デジタルデータ受信装置 |
| KR100322690B1 (ko) * | 1994-06-30 | 2002-06-20 | 윤종용 | 디지탈타이밍복원회로 |
| US5737694A (en) | 1995-11-30 | 1998-04-07 | Scientific-Atlanta, Inc. | Highly stable frequency synthesizer loop with feedforward |
| KR100272279B1 (ko) * | 1997-08-30 | 2000-11-15 | 구자홍 | 트래킹제어 방법 및 장치 |
| US6262955B1 (en) * | 1997-08-30 | 2001-07-17 | Lg Electronics Inc. | Tracking control method and apparatus and recording medium adaptive to the same |
| US6345018B1 (en) * | 1999-08-04 | 2002-02-05 | Ricoh Company, Ltd. | Demodulation circuit for demodulating wobbling signal |
| US6693860B1 (en) * | 2000-10-20 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | Timing signal recovery by superheterodyne phase locked loop |
-
2000
- 2000-10-20 US US09/692,309 patent/US6693860B1/en not_active Expired - Lifetime
-
2001
- 2001-08-17 CN CN01133950A patent/CN1350296A/zh active Pending
- 2001-09-14 EP EP01307843A patent/EP1220452A3/en not_active Withdrawn
- 2001-10-19 JP JP2001321765A patent/JP4054560B2/ja not_active Expired - Fee Related
- 2001-10-19 KR KR1020010064561A patent/KR100789073B1/ko not_active IP Right Cessation
-
2002
- 2002-10-17 HK HK02107570.1A patent/HK1046058A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP1220452A2 (en) | 2002-07-03 |
| EP1220452A3 (en) | 2003-05-28 |
| KR20020031063A (ko) | 2002-04-26 |
| JP2002198803A (ja) | 2002-07-12 |
| CN1350296A (zh) | 2002-05-22 |
| KR100789073B1 (ko) | 2007-12-26 |
| US6693860B1 (en) | 2004-02-17 |
| HK1046058A1 (zh) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795985A (en) | Digital phase lock loop | |
| JP4054560B2 (ja) | スーパヘテロダイン位相ロックループによるタイミング信号回復 | |
| JPH0449822B2 (ja) | ||
| JP2001312864A (ja) | 位相同期ループにおける高調波補正 | |
| JPS60154758A (ja) | Ｐｓｋ復調装置 | |
| JPS6330023A (ja) | 位相ロックル−プを具える回路 | |
| KR970067101A (ko) | 자기-테이프 레코딩의 경우 트래킹 제어를 위한 파일럿-톤 검출 회로 및 방법 | |
| JP3427408B2 (ja) | クロック再生回路 | |
| JPS57200969A (en) | Jitter correcting circuit of reproducing device for disk-like information recording medium | |
| JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JP2873508B2 (ja) | Ｆｍ復調回路 | |
| KR0155696B1 (ko) | Atip디코딩장치에 있어서 바이페이즈 클럭추출회로 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JPS60154759A (ja) | Ｐｓｋ復調装置 | |
| JPH0421395B2 (ja) | ||
| JPH0563746A (ja) | Ｐｓｋ変調回路 | |
| JPS63281548A (ja) | ４相デジタルｐｓｋ復調装置 | |
| JPS586648A (ja) | デ−タ復調装置およびその方法 | |
| JPS59101951A (ja) | 直交同期検波方式 | |
| JPH04245834A (ja) | データ再生回路 | |
| JPS60154757A (ja) | Ｐｓｋ復調装置 | |
| JPS63122062A (ja) | デイジタル情報再生装置 | |
| JPH04262649A (ja) | 最小偏位変調波復調回路 | |
| JPS6139270A (ja) | ビツト同期クロツク発生回路 | |
| JPS63285771A (ja) | Ｔａｎ形式ｆｍ復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070313 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |