JPH09321812A - デジタルデータ復調装置 - Google Patents

Abstract

(57)【要約】 【課題】ボーレートを変更しても受信側では容易に対応
でき、また復調歪みを自動的に修正し、誤り率の少ない
データ再生を得る。 【解決手段】ＦＳＫ変調信号は、比較器１１で波形成形
され、シフトレジスタ１２を介してシフトレジスタ１３
に入力される。シフトレジスタ１３の出力段においてπ
／２ずつ位相が異なる出力がＥＸオア回路２１、２２に
入力され復調データとクロックに復調される。分周器３
１からのクロックを分周データ値で切り換えることによ
りボーレートの変更に容易に対応することができる。Ｅ
Ｘオア回路１７、１８、アンド回路１９で得られた復調
データのデューティをタイミング発生回路３２とカウン
タ３５で計測して、その計測ないようでマルチプレクサ
１４、１４、１６の選択を制御することで復調歪みを除
去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＦＳＫ（周波数
シフトキーイング）変調信号等を復調するデジタルデー
タ復調装置に関する。

【０００２】

【従来の技術分野】ＦＳＫ変調信号を復調する従来の復
調装置は、入力ＦＳＫ信号を、直接信号を遅延信号に分
けて両者の排他的論理を取ることにより復調を行ってい
る。この場合、遅延手段としてはアナログ素子を用いて
いる。また、入力ＦＳＫ信号に位相ロックする位相ロッ
クループ回路（ＰＬＬ回路）を利用して、その同期制御
のために変換するＶＣＯ制御電圧を復調データとして抽
出する方式もある。

【０００３】

【発明が解決しようとする課題】上記従来のデジタルデ
ータ復調装置によると、送り側においてデータ伝送のお
けるボーレートを簡単に変更することができなかった。
これは、ボーレートを変更すると、受信側における全て
の受信機の遅延手段の遅延特性を切り換える作業が必要
となるからである。また、ＰＬＬ回路においてもＰＬＬ
特性を切り換える作業が必要となるからである。

【０００４】そこでこの発明は、ボーレートを変更して
も、受信側では容易に変更に対応してデータ復調を得ら
れるようにしたデジタルデータ復調装置を提供すること
を目的とする。

【０００５】またこの発明は、復調歪みを自動的に修正
し、誤り率の少ないデータ再生を得ることができるデジ
タルデータ復調装置を提供することを目的とする。さら
にまたこの発明は、デジタル化してＩＣ化を容易すると
ともに無調整化を可能とするデジタルデータ復調装置を
提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明は、デジタルデ
ータ“０”、“１”で変調された変調信号が入力され、
前記変調信号を特性可変遅延手段に通して遅延時間が異
なる少なくとも第１と第２の遅延信号に変換し、前記第
１と第２の遅延信号を排他的論理手段に通して前記デジ
タルデータを再現した第１の復調出力を得る手段と、前
記特性可変遅延手段に供給するクロックの周波数をボー
レートの変更に応じて任意に切り換え設定する手段とを
備えるものである。

【０００７】上記の手段によりボーレートが変更されて
も回路構成を何等変更することなく容易に対応可能であ
る。この発明は、デジタルデータ“０”、“１”で変調
された変調信号が入力され、前記変調信号を特性可変遅
延手段に通して遅延時間が異なる少なくとも第１と第２
の遅延信号に変換し、前記第１と第２の遅延信号を排他
的論理手段に通して前記デジタルデータを再現した第１
の復調出力を得る手段と、前記特性可変遅延手段から参
照用の第２の復調出力を得る手段と、前記第２の復調出
力を用いて前記特性可変遅延手段の遅延特性を制御して
前記復調信号の歪みを修正した復調を出力を得るように
制御する制御手段と備えるものである。

【０００８】上記の手段により、復調出力の歪みを自動
修正して誤り率の少ない復調出力を得ることができる。
この発明は、デジタルデータ“０”、“１”で変調され
た変調信号が入力され、前記変調信号を特性可変遅延手
段に通して遅延時間が異なる少なくとも第１と第２の遅
延信号に変換し、前記第１と第２の遅延信号を排他的論
理手段に通して前記デジタルデータを再現した第１の復
調出力を得る手段と、前記特性可変遅延手段から参照用
の第２の復調出力を得る手段と、前記第２の復調出力を
用いて前記特性可変遅延手段の遅延特性を制御して前記
復調信号の歪みを修正した復調出力を得るように制御す
る制御手段と、前記特性可変遅延手段に供給するクロッ
クの周波数をボーレートの変更に応じて任意に切り換え
設定する手段とを備えるものである。

【０００９】上記の手段によりボーレートが変更されて
も回路構成を何等変更することなく容易に対応可能であ
り、かつ、復調出力の歪みを自動修正して誤り率の少な
い復調出力を得ることができる。

【００１０】

【実施の形態】以下、この発明の実施の形態を図面を参
照して説明する。図１はこの発明の一実施の形態であ
り、図２は図１の装置の動作を説明するために示した各
部の信号波形である。まず図１の構成から説明する。入
力端子１０にはデジタルデータ“０”、“１”（図２の
（２ａ））で変調されたＦＳＫ（周波数シフトキーイン
グ）変調信号が供給され、比較器１１に導かれる。比較
器１１ではＦＳＫ変調信号（図２の（２ｂ））は、所定
レベルでスライスされて矩形波に変換されて導出され、
第１のシフトレジスタ１２のデータ入力端子に入力され
る。第１のシフトレジスタ１２の固定位置（Ｑｋ）の出
力は第２のシフトレジスタ１３のデータ入力端子に供給
される。

【００１１】第１、第２のシフトレジスタ１２、１３の
クロック（Ｃｋ）は、分周器３１からのクロックが供給
されている。この分周器３１は、基本クロックを、任意
に変更可能な分周データに応じて分周して先のクロック
（Ｃｋ）を作成している。

【００１２】第２のシフトレジスタ１３は、出力段Ｑ１
〜Ｑι１〜Ｑιｍを有する。第２のシフトレジスタ１３
の例えば出力端Ｑι３，Ｑι７と、先の比較器１１の出
力端は、イクスクルーシブオア回路（以下ＥＸオア回路
と記す）１７、１８の入力側に導かれている。即ち、Ｅ
Ｘオア回路１７の第１入力端子には、シフトレジスタ１
３の出力段Ｑι７の出力が供給され、またＥＸオア回路
１７の第２入力端子と、ＥＸオア回路１８の第１入力端
子には、比較器１１の出力が供給され、ＥＸオア回路１
８の第２入力端子には、シフトレジスタ１３の出力段Ｑ
ι３の出力が供給されている。

【００１３】比較器１１の出力がＤ１であるとすると、
シフトレジスタ１３の出力段Ｑι３の出力はＤ１よりπ
／２遅れた（π／２）Ｄ１、出力段Ｑι７の出力はさら
にπ／２遅れた（π）Ｄ１となるようにシフトレジスタ
１３との接続関係関係が設定されている。

【００１４】ＥＸオア回路１７、１８の出力（ＲＤ１、
ＲＴＨ１Ａ）は、アンド回路１９に入力されて論理積を
取られる。このアンド回路１９の出力（ＲＴＨ１）は、
タイミング発生回路３２のクリア端子（Ｃ）に供給され
ている。タイミング発生回路３２は、クリア端子に入力
するクリアパルスに同期して、分周器３１からのクロッ
クに基づいてタイミング信号Ｃ１、Ｃ２、Ｃ３を生成
し、タイミング信号Ｃ１をアンド回路３３の第２入力端
子に供給し、タイミング信号Ｃ２をアンド回路３４の第
２入力端子に供給している。アンド回路３３、３４の第
１入力端子には、分周器３１からのクロック（Ｃｋ）が
供給されている。アンド回路３３、３４の出力は、アッ
プダウンカウンタ３５のアップ制御端子（Ｕ）、ダウン
制御端子（Ｄ）にそれぞれ供給されており、このアップ
ダウンカウンタ３５のロード端子（Ｌ）には先のタイミ
ング信号Ｃ３が供給されている。アップダウンカウンタ
３５のプリセット入力端子（ＰＲ１〜ＰＲｎ）には、ス
イッチＳＷ１からプリセット値を供給することができ、
このプリセット値は、先のタイミング信号Ｃ３がロード
端子（Ｌ）に供給されることによりセットされる。

【００１５】アップダウンカウンタ３５の出力は、選択
手段であるマルチプレクサ１４、１５、１６の制御端子
に制御データとして供給される。マルチプレクサ１４、
１５、１６はそれぞれシフトレジスタ１３から複数の出
力を受けとり、制御データに応じた１つの出力を選択導
出する。マルチプレクサ１４の出力はＥＸオア回路２１
の第２入力端子とＥＸオア回路２２の第１入力端子に供
給され、マルチプレクサ１５の出力はＥＸオア回路２２
の第２入力端子に供給され、マルチプレクサ１６の出力
はＥＸオア回路２１の第１入力端子に供給される。

【００１６】マルチプレクサ１４の選択出力がＤ２であ
るとすると、マルチプレクサ１５の出力はＤ２よりπ／
２遅れた（π／２）Ｄ２、マルチプレクサ１６の出力は
さらにπ／２遅れた（π）Ｄ２となるようにシフトレジ
スタ１３との接続関係及び共通の制御データとの関係が
設定されている。ＥＸオア回路２１の出力が復調データ
である。また、ＥＸオア回路２１、２２の出力（ＲＤ
２，ＲＴＨ２Ａ）は、アンド回路２３に入力される。こ
のアンド回路２３の出力は、タイミングクロック（ＲＴ
Ｈ２）として用いられる。

【００１７】図２を参照して動作を説明する。送信周波
数（ｆｃ）をＦＭ変調するサブキャリアにおいて、デー
タ“１”をｆＬ、データ“０”をｆＨ（またはデータ
“０”をｆＬ、データ“１”をｆＨ）とすると、直列デ
ータ“１”または“０”に応じてｆｃをＦＭ変調するこ
とができる。ｆＨ＝２ｆＬの関係があるＦＳＫ信号（こ
れをＭＳＫとも言う）を復調する場合、遅延検波方式が
用いられる。図１はその構成を示すものであり、図２は
その動作タイミング図を示している。直列データに対応
するＦＳＫ信号を図１では“１”をｆＬに、“０”をｆ
Ｈに対応させている。このサブキャリアはｆＨ＝２ｆＬ
の関係があることは前述の通りである。

【００１８】ＦＳＫ信号を比較器１１により波形成形す
ると図２に示すデジタル信号Ｄ１を得る。Ｄ１はシフト
とレジスタ１３に入力されるが、シフトレジスタ１３、
マルチプレクサ１４、１５、１６、ＥＸオア回路２１、
２２、アンド回路２３で構成される遅延検波手段によ
り、ＦＳＫ変調信号の復調出力ＲＤ２を得ることができ
る。

【００１９】シフトレジスタ１３、ＥＸオア回路１７、
１８、アンド回路１９、タイミング発生回路３２、アッ
プダウンカウンタ３５、マルチプレクサ１４、１５、１
６などにより復調データの歪みを検出してその歪みを低
減する制御手段を構成している。以下その歪み低減動作
について説明する。

【００２０】図２の（２ｄ）に示すＤ２は、ＦＳＫ信号
Ｄ１をシフトレジスタ１２によりα時間遅延させたデジ
タル信号である。ここで位相の遅れをｆＬを基準とした
ラジアルで表現すると、Ｄ１を（π／２）ラジアン遅延
させた信号を（π／２）Ｄ１、πラジアン遅延させた信
号をπＤ１とする。また、Ｄ２を（π／２）ラジアン遅
延させた信号を（π／２）Ｄ２、πラジアン遅延させた
信号をπＤ２とする。

【００２１】Ｄ１とπＤ１の排他的論理和の出力ＲＤ１
は、図２の（２ｉ）に示され、Ｄ２とπＤ２の排他的論
理和の出力ＲＤ２は、図２の（２ι）に示されている。
Ｄ１と（π／２）Ｄ１の排他的論理和出力（ＲＴＨ１
Ａ）とＲＤ１の論理積を取った出力はＲＤ１の“１”に
同期したクロックＲＴＨ１（図２の（２ｋ））として抽
出され、Ｄ２と（π／２）Ｄ２の排他的論理和出力（Ｒ
ＴＨ２Ａ）とＲＤ２の論理積を取った出力はＲＤ２の
“１”に同期したクロックＲＴＨ２（図２の（２ｎ））
として抽出される。ＲＤ１、ＲＤ２は漕手データＴＤに
対して遅延時間が相違するだけで直列データの内容は同
一である。

【００２２】データデータの復調出力をＲＤ２から得る
ものとすると、α時間まえには同じ内容のデータＲＤ１
（図２の（２ｉ））が得られていることになる。これ
は、シフトレジスタ１２を設けてＤ１、Ｄ２を得ている
ことに起因する。したがって、ＲＤ２が出力されるα時
間前にデータの歪みを観測することが可能となり、歪み
の程度によりＲＤ２を制御することにより歪みの少ない
デジタルデータを得ることができる。

【００２３】図３、図４、図５はその歪み低減動作を説
明するために示した図である。図３は復調歪みが無い場
合、図４は復調データが本来のボーレートより小さい場
合、図５は復調データが本来のボーレートより大きい場
合の動作を示している。ボーレートにより定義されてい
る時間Ｔに対して、ＲＤ１の区間Ｔ１にクロックＣｋが
何個カウントされるかによって、復調データが時間Ｔに
対して大きいか小さいかの判断を行うことが可能であ
る。つまり復調データの波形デューティーが規定されて
いるデューティーであるかどうかにより復調歪みが生じ
ているかどうかを判定することが可能である。

【００２４】時間Ｔの間にｎ３個のパルスがカウントさ
れるものとする。図３の場合は、Ｔ＝Ｔ１であり、ＲＴ
Ｈ１がハイレベルからローレベルに移ったときは、すで
にタイミング発生回路３２はクロックをｎ３カウントし
ているために、タイミング信号Ｃ１、Ｃ２は出力されさ
れない。タイミング信号Ｃ３は、カウント数ｎ４に合わ
せて出力されるようになっている。

【００２５】図４の場合は、Ｔ２＜Ｔであり、復調デー
タＴ２のハイレベル期間がＴより小さい場合である。こ
のときは、復調データＲＴＨ１がハイレベルからローレ
ベルに変化したとき、カウント数がｎ２であるとする
と、カウント数がｎ３になるまでは、タイミング信号Ｃ
１を出力する。すると、アップダウンカウンタ３５は、
クロックをアップカウントするように制御される。

【００２６】逆に図５の場合は、Ｔ３＞Ｔであり、復調
データＴ３のハイレベル期間がＴより小さい場合であ
る。このときは、復調データＲＴＨ１がハイレベルから
ローレベルに変化したとき、カウント数がｎ４であると
すると、カウント数がｎ３になった後もハイレベルを維
持していることになる。この場合は、ｎ３からｎ４の期
間にタイミング信号Ｃ２を出力する。すると、アップダ
ウンカウンタ３５は、クロックをダウンカウントするよ
うに制御される。

【００２７】したがってアップダウンカウンタ３５は、
クロックの数、つまり歪みの程度に応じてプリセット値
を変更したカウント出力を得ることになり、このカウン
ト出力を制御データとしてマルチプレクサ１４、１５、
１６の制御端子に供給する。

【００２８】マルチプレクサ１４、１５、１６は、それ
ぞれ複数の入力のうちいずれか１つを選択して導出する
もので、例えば制御データが、先のプリセット値と同じ
の場合（Ｔ１＝Ｔの場合）には、マルチプレクサ１４は
Ｑι１、マルチプレクサ１５はＱι５、マルチプレクサ
１６はＱι９を選択導出する。そして、Ｔ２＜Ｔの場合
は、その程度に応じてマルチプレクサ１４はＱι２側、
マルチプレクサ１５はＱι６側、マルチプレクサ１６は
Ｑιｍ側を選択導出するように制御される。これにより
復調データが“１”から“０”に変化する変化点が、Ｔ
２＜Ｔの程度、つまり選択位置のシフト量に応じて遅く
なり、データ“１”の期間を伸張できることになる。

【００２９】またＴ３＞Ｔの場合は、その程度に応じて
マルチプレクサ１４はＱ１側、マルチプレクサ１５はＱ
ι４側、マルチプレクサ１６はＱι８側を選択導出する
ように制御される。これにより復調データが“１”から
“０”に変化する変化点が、Ｔ３＞Ｔの程度、つまり選
択位置のシフト量に応じて早くなり、データ“１”の期
間を圧縮できることになる。

【００３０】シフト量の最大値が経過した時点でタイミ
ング信号Ｃ３によりスイッチＳＷ１のデータがロードさ
れ、シフト量を元に戻しておけば次に続くデータも同じ
ように歪みを検出して復調データを修正できる。

【００３１】上記のように制御を行うことにより、ＥＸ
オア回路２１、２２に入力される信号の相対的位相関係
は変化しないで、ＲＤ２に正確に同期したクロックＲＴ
Ｈ２を抽出することができる。クロックＲＴＨ２は、デ
ータＲＤ２に同期し、ＲＤ２が“１”の場合のみ出力さ
れるが、ＲＤ２が“０”の期間は、ＲＤ２が“０”にな
ったときのみ動作する別のカウンタを設けＲＤ２に同期
したクロックを得ることが可能である。そしてこのよう
にすると復調データの“０”と“１”にそれぞれ正確に
同期したクロックを得ることが可能である。

【００３２】なお、回路において論理回路を構成する素
子によって“１”、“０”の遷移時間が同一でないため
に生じる不要パルス（ハザード）が発生する場合には、
ローパスフィルタによって除去することが好ましい。

【００３３】上記の回路システムにおいて、ボーレート
が変更された場合には分周比の設定データを変更すれば
よく、回路構成は何等変更する必要はない。図６にはこ
の発明の基本的な構成を示しており、図１の回路に比べ
て復調歪みを自動修正する回路部を取り除いて示してい
る。

【００３４】図２の回路と対応する要素には、同一符号
を付している。この実施の形態では、ＥＸオア回路２１
の第２入力端子と、ＥＸオア回路２２の第１入力端子に
は比較器１１の出力が供給されている。ＥＸオア回路２
１の第２入力端子にはシフトレジスタ１３の出力段Ｑι
ｍが接続され、ＥＸオア回路２２の第１入力端子にはシ
フトレジスタ１３の出力段Ｑιｎが接続されている。分
周器３１から得られるクロックの周波数を変更する場合
には、分周データの値を変更することで可能である。こ
の構成であると、ボーレートが変更されたとしても、分
周データの値を変更することにより回路構成を何等変更
することなく容易にボーレート変更に対応した復調を行
うことができる。

【００３５】

【発明の効果】以上説明したようにこの発明によれば、
ボーレートを変更しても、受信側では容易に変更に対応
してデータ復調を得られ、また復調歪みを自動的に修正
し、誤り率の少ないデータ再生を得ることができる。

【図面の簡単な説明】

【図１】この発明の一実施の形態を示す回路図。

【図２】図１の回路の動作を説明するために示した図。

【図３】同じく図１の回路の動作を説明するために示し
た図。

【図４】同じく図１の回路の動作を説明するために示し
た図。

【図５】同じく図１の回路の動作を説明するために示し
た図。

【図６】この発明の他の実施の形態を示す図。

【符号の説明】

１１…比較器 １２、１３…シフトレジスタ １４、１５、１６…マルチプレクサ １７、１８、２１、２２…ＥＸオア回路 １９、２２…アンド回路 ３１…分周器 ３２…タイミング発生回路 ３３…アップダウンカウンタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】デジタルデータ“０”、“１”で変調され
   た変調信号が入力され、前記変調信号を特性可変遅延手
   段に通して遅延時間が異なる少なくとも第１と第２の遅
   延信号に変換し、前記第１と第２の遅延信号を排他的論
   理手段に通して前記デジタルデータを再現した第１の復
   調出力を得る手段と、 前記特性可変遅延手段に供給するクロックの周波数をボ
   ーレートの変更に応じて任意に切り換え設定する特性切
   り換え手段とを備えたことを特徴とするデジタルデータ
   復調装置。
2. 【請求項２】デジタルデータ“０”、“１”で変調され
   た変調信号が入力され、前記変調信号を特性可変遅延手
   段に通して遅延時間が異なる少なくとも第１と第２の遅
   延信号に変換し、前記第１と第２の遅延信号を排他的論
   理手段に通して前記デジタルデータを再現した第１の復
   調出力を得る手段と、 前記特性可変遅延手段から参照用の第２の復調出力を得
   る手段と、 前記第２の復調出力の波形デューティーを計測して規定
   値からのずれ検出し、この検出出力により、前記特性可
   変遅延手段の遅延特性を制御して前記ずれをなくした復
   調出力を得るように制御する制御手段と備えたことを特
   徴とするデジタルデータ復調装置。
3. 【請求項３】デジタルデータ“０”、“１”で変調され
   た変調信号が入力され、前記変調信号を特性可変遅延手
   段に通して遅延時間が異なる少なくとも第１と第２の遅
   延信号に変換し、前記第１と第２の遅延信号を排他的論
   理手段に通して前記デジタルデータを再現した第１の復
   調出力を得る手段と、 前記特性可変遅延手段から参照用の第２の復調出力を得
   る手段と、 前記第２の復調出力の波形デューティーを計測してその
   規定値からのずれを検出し、この検出出力により、前記
   特性可変遅延手段の遅延特性を制御して前記ずれをなく
   した復調出力を得るように制御する制御手段と、 前記特性可変遅延手段に供給するクロックの周波数をボ
   ーレートの変更に応じて任意に切り換え設定する特性切
   り換え手段とを備えたことを特徴とするデジタルデータ
   復調装置。
4. 【請求項４】前記特性切り換え手段は、分周器で構成さ
   れ、分周データの値を変更することにより出力クロック
   の周波数が切り換えられることを特徴とする請求項１又
   は３のいずれかに記載のデジタルデータ復調装置。
5. 【請求項５】前記特性可変遅延手段は、 入力データをクロックにより転送するシフトレジスタ
   と、 前記シフトレジスタの第１のグループとなる複数の出力
   段の出力のいずれか１つを前記検出出力の内容に応じて
   選択導出する第１の選択手段と、 前記シフトレジスタの第２のグループとなる複数の出力
   段の出力のいずれか１つを前記検出出力の内容に応じて
   選択導出する第２の選択手段と、 前記シフトレジスタの第３のグループとなる複数の出力
   段の出力のいずれか１つを前記検出出力の内容に応じて
   選択導出する第３の選択手段とを具備していることを特
   徴とする請求項３記載のデジタルデータ復調装置。