JP2514819B2 - 搬送波再生装置 - Google Patents

搬送波再生装置

Info

Publication number
JP2514819B2
JP2514819B2 JP62198310A JP19831087A JP2514819B2 JP 2514819 B2 JP2514819 B2 JP 2514819B2 JP 62198310 A JP62198310 A JP 62198310A JP 19831087 A JP19831087 A JP 19831087A JP 2514819 B2 JP2514819 B2 JP 2514819B2
Authority
JP
Japan
Prior art keywords
phase
signal
carrier wave
output
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62198310A
Other languages
English (en)
Other versions
JPS6442902A (en
Inventor
満 増田
武夫 草間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP62198310A priority Critical patent/JP2514819B2/ja
Publication of JPS6442902A publication Critical patent/JPS6442902A/ja
Application granted granted Critical
Publication of JP2514819B2 publication Critical patent/JP2514819B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、受信した位相変調信号に同期した搬送波
を再生する搬送波再生装置に関するものである。
〔従来の技術〕
従来、例えばモデム等において、受信信号をもとにし
て搬送波を再生し、その再生された搬送波を用いて同期
検波を行つている。搬送波再生の手法としてはアナログ
方式およびデイジタル方式の2種類があるが、近年は装
置の小形化および集積回路化の要求からデイジタル方式
のものが多用される。
〔発明が解決しようとする問題点〕
搬送電話回線で伝送された信号では位相変動要因とし
て、基準位相に対してプラス、マイナスに短時間で変動
する位相ジツタと、中心周波数がプラスあるいはマイナ
スの一方向に固定的にずれる周波数オフセツトの歪が加
わる。位相ジツタに対しては再生搬送波のジツタを小さ
くする必要性から1回の補正量を小さくする必要があ
り、周波数オフセツトに対しては追従範囲を大きくする
ことから1回の補正量を大きく要求され、相反する要求
を同時に満たすことは困難なので、適当な値で妥協せざ
るを得ず、完全な補正を行ない得なかつた。
〔問題点を解決するための手段〕
この発明は、復調前の受信信号の位相と搬送波の位相
を比較して位相の遅れまたは進みの種類とその量を表す
位相差信号を出力する位相比較部と、位相差信号にもと
づいてジッタおよび周波数オフセットを識別する識別手
段と、その識別結果に応じた最適な位相制御量を選択す
る選択手段とを含む制御量切換部と、位相制御量にもと
づいて再生搬送波の位相を補正するブロック制御部とを
有するものである。
〔作 用〕
このため、位相ジツタの補正量は小さく、周波数オフ
セツトの補正量は大きく設定される。
〔実施例〕
第1図はこの発明の一実施例を示すブロツク図であ
り、例えばデータ伝送速度2400b/s、変調速度1200ボー
で位相変調した信号から搬送波を再生する場合の例であ
る。第1図において受信入力端1から入力した位相変調
信号は波形整形部2で整形された後、微分パルス発生部
3に供給され、そこで信号の立上りおよび立下り点にお
いて微分パルスを発生する。第2図はその動作波形であ
り、第2図(a)は受信信号であり記号「イ」,「ロ」
で示す時点は位相変化点、第2図(b)は波形整形部2
の出力、第2図(c)は微分パルス発生部3の出力であ
る。波形整形部2の出力は位相変化点検出部5に供給さ
れ、そこで位相変化点が検出され、その出力信号がゲー
ト信号作成部6を介し第2図(d)に示すゲート信号と
して出力される。なお、位相変化点の検出方法は特願昭
58−247194号に詳細に記載されている。
微分パルス発生部3とゲート信号作成部6の出力はア
ンド回路4において論理積がとられ、不要成分が取除か
れた後、第2図(e)に示す位相比較用信号として位相
比較部11に供給される。
一方、クロツク信号入力端7から入力された第2図
(f)に示すクロツク信号は2相クロツク発生部8に供
給され、第2図(g),(h)に示すような180度位相
が異なるクロツク信号22,23に分けられ、クロツク制御
部9に入力される。クロツク信号22は制御量切換部12か
ら供給される第2図(i)に示す位相進み補正信号20に
より、クロツク信号23は第2図(j)に示す位相遅れ補
正信号21により、第3図に示すアンド回路24,25を介し
て制御を受ける。すなわち、位相進み補正信号20が
「0」レベルのとき、クロツク信号22は次段に出力され
ず、位相遅れ補正信号21が「1」レベルのとき、クロツ
ク信号23は次段に出力される。その出力はオア回路26で
合成され、第2図(k)に示す信号として分周部10へ供
給される。この結果、位相進み補正信号20が供給された
ときは第2図(k)の信号「ハ」に示すようにパルス信
号が削除され、位相遅れ補正信号21が供給されたときは
記号「ニ」に示すようにパルス信号が挿入される。
受信した位相変調信号に対して位相補正の必要がない
とき、位相進み補正信号20は「1」レベル、位相遅れ補
正信号21は「0」レベルとなり、この場合はクロツク信
号22がそのまま分周部10への信号となる。この発明の特
徴はこのように、位相ずれの種類によつて位相進み補正
信号20または位相遅れ補正信号21を変化させるところに
ある。
分周部10は第2図(k)に示すクロツク制御部9の出
力信号を搬送波周波数まで分周する。第3図では一例と
してD形フリツプフロツプ27により分周している例を示
しており、分周部10は第2図(l),(m)に示すよう
な位相が90度異なる再生搬送波信号13,14を出力してい
る。この2種類の搬送波信号は受信データの復号用とし
て使用される。
他方、分周部10の途中出力は位相比較部11の入力とし
てフイードバツクされ、フリツプフロツプ29のD入力端
子に供給される。この実施例では4相位相変調であるか
ら、搬送波周波数の4倍の周波数に相当する第2図
(n)に示す分周出力信号を用いている。位相比較部11
ではこの分周部出力と前述したアンド回路4から位相比
較信号入力端28に供給される出力とを比較している。こ
れは現在時点の再生搬送波の位相と新らしく入力した受
信信号の位相を比較し、その出力を制御量切換部12に与
えている。第2図(o)の信号は第2図(n)の分周部
途中出力のうち1周期分を拡大した図である。また、第
2図(p)の位相比較信号は第2図(e)に示す位相比
較信号と同一のものであるが、図が煩雑になり見難くな
ることを避けるため、一部を拡大して再掲したものであ
る。
位相比較部11では第2図(o)に示す分周部途中出力
が「1」レベルのとき第2図(p)に示す位相比較入力
信号が発生していると、D形フリップフロップ29の出力
は第2図(q)に示すように「1」レベルとなり、この
状態を位相が遅れている状態と判定する。
逆に、第2図(o)に示す分周部途中出力が「0」レ
ベルのときに位相比較入力信号(p)が発生すると、D
形フリツプフロツプ29の出力信号は第2図(q)に示す
ように「0」レベルとなり、この状態を位相が進んでい
ると判定する。このように、第2図(o)に示す分周部
途中信号出力信号は、位相比較部11において基準位相信
号として用いられる。例えば、当該信号(o)のそれぞ
れの立ち上がり時を基準位相タイミングと定め、これよ
り位相が遅れている「1」レベル信号の区間を「位相遅
れ区間」に設定し、反対に基準位相タイミングよりも位
相が進んでいる「0」レベル信号の区間を「位相進み区
間」と設定する。そして、この信号(o)の位相と第2
図(p)に示す位相比較用信号のパルス出力タイミング
とを比較する形で位相比較が行われる。
制御量切換部12は第2図(q)に示す位相比較出力信
号を入力として位相ずれに応じてクロツク制御部9に位
相進み補正信号20、位相遅れ補正信号21を出力するよう
になつている。第3図は制御量切換部12が位相ジツタ対
策用のアツプダウンカウンタ30と周波数オフセツト用の
アツプダウンカウンタ37を用いて構成している例を示し
ている。アツプダウンカウンタ30,37は最小値0、中心
値2、最大値4のものを用いているが、それらが変つて
も位相ずれに対しての補正量絶対値が変るだけで、動作
については変らない。初期状態としてアツプダウンカウ
ンタ30,37ともにカウント値は2と仮定する。ここで受
信信号に位相ずれが生じ、分周部10の出力信号位相の比
較結果、分周部10の出力信号(n)の位相が遅れた場
合、位相比較部11の出力(q)は「1」レベルとなり、
アップダウンカウンタ30のカウント値は大きくなる。逆
に、分周部10の出力信号(n)の出力信号の位相が進ん
だ場合、位相比較部11の出力(q)は「0」レベルとな
り、アップダウンカウンタ30のカウント値は小さくな
る。その値が零になったとき、アンド回路31、オア回路
34、インバータ34aを介して「0」レベルの位相進み補
正信号20を出力する。
また、カウント値が4になったとき、オア回路35を介
して「1」レベルの位相遅れ補正信号21を出力する。そ
してこれらの信号は前述したようにクロック制御部9に
入力され、位相進み補正信号20が「0」レベルの時、ク
ロック信号22を削除して位相進み分を補正し、位相遅れ
補正信号21が「1」レベルのとき、クロック信号23を挿
入して、位相遅れ分を補正する。
このように、アップダウンカウンタ30が最小または最
大となったとき、位相ずれを検出して位相進み補正信号
20または、位相遅れ補正信号21を出力する。また、この
ときオア回路32の出力も「1」レベルとなり、D形フリ
ツプフロツプ33のD入力に供給される。D形フリツプフ
ロツプ33は次のクロツク入力により、アツプダウンカウ
ンタ30をプリセツトする信号を出力するので、アツプダ
ウンカウンタ30は初期値の2にプリセツトされる。
一方、アツプダウンカウンタ37はアツプダウンカウン
タ30が最大値もしくは最小値となつたとき、オア回路32
およびアンド回路36により、クロツク入力に位相比較入
力信号を取り込む。アツプダウンカウンタ37のカウント
値が大きくなるということはアツプダウンカウンタ30が
最大値→プリセツト(中心値)→最大値の状態を繰り返
しているときで、分周出力である第2図(n)の波形が
遅れ方向に片寄つているときであり、カウント値が小さ
くなるというときはその逆である。アツプダウンカウン
タ37が最小値の零になつたとき、アンド回路38を介しD
形フリツプフロツプ40がセツトされ、アンド回路41,オ
ア回路34,インバータ34aを介して位相進み補正信号20に
「1」レベルの信号が出力され、アツプダウンカウンタ
37値が零の間、保持される。アツプダウンカウンタ37の
カウントが最大値の4になつたときは、インバータ39を
介してD形フリツプフロツプ40がリセツトされるので、
アンド回路42およびオア回路35を介して「1」レベルの
位相遅れ信号21が出力され、その状態はアップダウンカ
ウンタ37がカウント4の状態である間、保持される。
以上のことを第4図を用いて要約すると、次のように
なる。第4図において(a)、(c),(e)、(g)
は位相進み補正信号20の波形例である。また、(b)、
(d)、(f)、(h)は位相遅れ補正信号21の波形例
である。
先ず、位相ずれがないか、位相ジッタによる位相ずれ
が小さいとき(アップダウンカウンタ30のカウントが1
から3の範囲で変動している場合)は、位相進み補正信
号20は第4図(a)に示すように「1」レベル、位相遅
れ補正信号21は第4図(b)に示すように「0」レベル
が保持され、このときは同期状態であるから位相補正は
行われない。
位相ジッタによる位相ずれが大きいとき、アップダウ
ンカウンタ30は最大、最小を繰り返し、第4図(c)、
(d)に示すように、位相進み補正信号20と位相遅れ補
正信号21が交互に出力される。
周波数オフセットにより一方向に位相がずれた場合、
アップダウンカウンタ37とD形フリップフロップ40によ
って第4図(e)から(h)に示すように、位相進み補
正信号20または位相遅れ補正信号21のどちらかがホール
ドされ、この間、クロック制御部9により位相補正動作
が行われる。
〔発明の効果〕
以上説明したようにこの発明は、搬送波再生時に変調
前の受信信号の位相と再生搬送波の位相を比較して、そ
の比較結果に基づいて位相ジッタと周波数オフセットを
識別し、その識別結果に対応して位相補正を行うように
したので、位相ジッタと周波数オフセットが混在する伝
送路においてもその補正対象の性質に応じた、応じた適
正量の補正を極めて高速に行うことができ、受信データ
エラーの発生確率を低減できるという効果を有する。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロツク図、第2図
は第1図に示す装置の各部波形図、第3図は第1図に示
す装置の要部を詳細に示すブロツク図、第4図は各種条
件下における位相進み補正信号と位相遅れ補正信号の関
係を示すグラフである。 3……微分パルス発生部、4,31,38,42……アンド回路、
5……位相変化点検出部、6……ゲート信号作成部、8
……2相クロツク発生部、10……分周部、11……位相比
較部、12……位相量切換部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】入力信号にもとづき搬送波を再生するとと
    もに入力信号のジッタおよび周波数オフセットを補正す
    る機能を有する搬送波再生装置において、 復調前の受信信号の位相と搬送波の位相を比較して位相
    の遅れまたは進みの種類とその量を表す位相差信号を出
    力する位相比較部と、 前記位相差信号にもとづいてジッタおよび周波数オフセ
    ットを識別する識別手段と、その識別結果に応じた最適
    な位相制御量を選択する選択手段とを含む制御量切換部
    と、 前記位相制御量にもとづいて再生搬送波の位相を補正す
    るクロック制御部とを有することを特徴とする搬送波再
    生装置。
JP62198310A 1987-08-10 1987-08-10 搬送波再生装置 Expired - Lifetime JP2514819B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62198310A JP2514819B2 (ja) 1987-08-10 1987-08-10 搬送波再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62198310A JP2514819B2 (ja) 1987-08-10 1987-08-10 搬送波再生装置

Publications (2)

Publication Number Publication Date
JPS6442902A JPS6442902A (en) 1989-02-15
JP2514819B2 true JP2514819B2 (ja) 1996-07-10

Family

ID=16389003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62198310A Expired - Lifetime JP2514819B2 (ja) 1987-08-10 1987-08-10 搬送波再生装置

Country Status (1)

Country Link
JP (1) JP2514819B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57140058A (en) * 1981-02-24 1982-08-30 Nec Corp Demodulation system for phase displacement modulation signal

Also Published As

Publication number Publication date
JPS6442902A (en) 1989-02-15

Similar Documents

Publication Publication Date Title
US4821297A (en) Digital phase locked loop clock recovery scheme
US4380815A (en) Simplified NRZ data phase detector with expanded measuring interval
US5491729A (en) Digital phase-locked data recovery circuit
US4309662A (en) Circuit for rapidly resynchronizing a clock
JPS6194429A (ja) 位相同期回路
US4301417A (en) Quadriphase differential demodulator
US4288874A (en) Timing data reproduction system
US4833474A (en) A/D converter
JPS62145924A (ja) デイジタル・フエ−ズロツクル−プ回路
US6072370A (en) Clock extraction circuit
US6868134B2 (en) Method and apparatus for recovering a clock signal from an asynchronous data signal
US3851252A (en) Timing recovery in a digitally implemented data receiver
JP2514819B2 (ja) 搬送波再生装置
JPH0142537B2 (ja)
CN113541915B (zh) 一种宽动态范围的快速时钟恢复实现方法及装置
US4362997A (en) Quadriphase differential demodulator
US5311559A (en) Apparatus for correcting waveform distortion
JPH0983354A (ja) Dpll回路
JP2593973B2 (ja) クロック再生方式
JPH08335932A (ja) 局間クロック同期回路
JPS6384347A (ja) 位相検出信号発生回路
JP2756965B2 (ja) 高速伝送レート変調信号用復調器
JPH01240024A (ja) クロック再生回路
JPS6327181A (ja) Muse音声デ−タサンプリング回路
JPS6173441A (ja) 同期装置