JPS6327181A - Ｍｕｓｅ音声デ−タサンプリング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ｍ　Ｕ　Ｓ　Ｅ方式のテレビ受像機の音声信
号処理に関する。

〔従来の技術〕

高品位テレビジョンシステムとして、現在日本放送協会
において、ＭＵＳＥ　（Ｍｕｌｔｉｐｌｅ　　５ｕｂ−
Ｎｙｑｕｉｓｔ　　Ｓａｍｐｌｉｎｇ　　Ｅｎｃｏｄｉ
ｎｇ）方式が開発されている。このシステムでは、音声
データは４相ＰＳＫ変調波として送られてくる。テレビ
受像機では数段口の【Ｆ信号を４相ＰＳＫ復調器で、音
声データを復調した後ＰＣＭデコーダで、時間軸変換、
誤り訂正などの処理をしてＤ／Ａ変換し音声アナログ信
号としている。ところでＭＵＳＥ方弐の方式ヒＳＫ変調
信号のプリアンプル期間内に送られるビットとしては、
復調に必要なビットだけで、データをサンプリングする
ためのビットクロックを再生するためのクロックランイ
ン信号は含まれていない。しかし音声・映像データは同
一の伝送レートで送られているので、映像信号系の同期
信号からビットクロック（以下では％　準クロ、りとい
う）を再生し、音声データをサンブリングし、音声信号
処理系にとりこみ処理を行なっている。

〔発明が解決しようとする問題点〕

音声信号処理系における基準クロックは、その処理のた
め水晶精度の位相を保持している。しかし送信側から送
られてくる電波から復調した音声データは、位相がずれ
ることが避けられない。従来、この位相ずれを補償する
適切な方法がなく、やむをえず初２ｔＪ］　３１１１整
として音声信号処理系へ入力する前のインタフェースで
、音声データと基準クロックとをオシロスコープで観察
して、サンプリングクロックとして基準クロックを適宜
位相をずらすようにして調整していた。この方法は、機
器の長期にわたる安定、短期の偶発的事故の対策などに
問題があった。

本発明の目的は、上記の事情に鑑み、常時自動的にサン
プリングが正しく行なわれるように、前記基準クロック
との位相差を調整する音声データサンプリング回路を提
供することにある。

（問題点を解決するための手段〕 本発明は、映像信号の同期信号により再生した基準クロ
ックをビットクロックとして４相ＰＳＫ復調器で復調さ
れた音声データをサンプリングする回路であるが、前記
基準クロックを可変遅延回路により遅延して、音声デー
タと位相比較し、位相差に応じて前記可変遅延回路の遅
延量を変化し、音声データに同期した遅延クロックを発
生する手段と、前記遅延クロックにより音声データをサ
ンプリングした後、サンプルされたデータを前記基準ク
ロックによりラッチし、音声信号処理系の入力信号とす
る手段とを設けたものである。

〔作用〕

遅延クロックを発生する第１手段は、いわばＰＬＬの位
相ロックに相当する。音声データの伝送レートと基準ク
ロックとは一致しているから、ＰＬＬは周波数引込みは
必要な（、位相口ツクのため、可変遅延回路の遅延量の
み変化している。そして音声データに位相同期した遅延
クロックによって、サンプリングして次に（る基準クロ
ックによってラッチ回路に基準クロックごとにラッチし
、音声信号処理系に伝達する。したがって音声信号処理
系の入力は完全に音声信号処理系のビットクロックと一
致している。

〔実施例ご 以下、図面を参照して、本発明の一実施例につき説明す
る。第１図の実施例の回路ブロック図に示すように、こ
の回路は大きく分けて、データサンプリング部２０１と
、遅延クロック発生部２０２とからなっている。

データサンプリング部２０１において、入力音声データ
ＩＯはラッチ回路３０にラッチされる。

ラッチ信号は可変位相遅延回路（以下ではＰＤＬと略称
する）１８の出力である遅延基準クロック１０３であつ
て、その立上りで入力音声データＩＯをサンプリングす
ることになる。このラッチされた信号を次段のラッチ回
路３１で基準クロック１０１でラッチし、さらに音声信
号処理系回路３２（時間軸変換・誤り訂正など）に伝達
する。そしてＤ／Ａ変換器３３によってアナログ音声信
号とする。なお基準クロック１０１．遅延基準クロック
１０３は、基準クロック１００に対して位相が反転する
場合がある。

遅延クロック発生部２０２は、位相比較器１１゜ループ
フィルタ１２．コンパレータ１３・１４゜アップダウン
カウンタ１７．ＰＤＬ１８を主要素子とする位相同期ル
ープを形成する。コントローラ１９．スイッチ２０．イ
ンパーク２１については後述する。

次にスイッチ２０で接点がＡ側に接続されているとして
動作説明を行なう。映像信号の同期信号により発生され
た基準クロ７り１００はＰＤＬ　１８により遅延され、
遅延基準クロック１０３として位相比較器１１に入力し
、入力音声データ１０と位相比較をなし、位相差信号１
１ａを発生する。

この信号はパルスであって、ループフィルタ１２で平滑
化し、その出力１２ａをコンパレータ１３゜１４に導く
。コンパレータ１３，１４は比較参照電圧をそれぞれＶ
、、Ｖ、およびＶ、＞Ｖ２とする。

信号１２ａが■１より大きいならば出力１３ａを“Ｈ”
として、信号１２ａが■２より小さいならば出力１４ａ
を“Ｈ”とし、その他の場合は“Ｌ”となるように■１
、■２を選定しておく。信号１２ａが■１とＶ２との間
にあれば出力１３ａ、１４ａはともに“Ｌ”である。コ
ンパレータ１３，１４の出力１３ａ、１４ａはそれぞれ
アップダウンカウンタ１７のＵＰ端子・ＤＯＷＮ端子に
入力し、信号が”Ｈ”のとき、それぞれアップ・ダ、ラ
ンの動作を行なわせる。アップダウンカウンタ１７は、
信号１３ａ、１４ａがともに“Ｌ”のときはＯＲ回路１
５．ＡＮＤ回路１６によイぴロック１０４を阻止される
が、その他の場合はクロック１０４を計数し、そのカウ
ント出力１７ａによってＰＤＬ１８の位相遅延量をセン
トする。

上記の方法により、位相比較器１１に入力する遅延基準
クロック１０３は、入力音声データ１０に位相追尾する
ことになる。遅延基準クロック１０３は入力音声データ
１０に同期し、この時点でう・ノチ回路３０を制御しサ
ンプリングすることになる。

第２図（ａ）に示すタイムチャートで、遅延基準り四ツ
ク１０３は基準クロ、り１００に対し１８０゜以上お（
れているが、入）Ｊ音声データ１０と同月状態にある。

そして、この遅延基準クロック１０３の立上り、たとえ
ばＰ点で、ラッチ回路３０にデータをサンプリングして
ラッチし、基準クロック１０１の立上りＱ点でラッチ回
路３１にそのデータをラッチする。これによって、入力
音声データ１０の基準クロック１００に対する位相差が
解消した状態で音声信号処理系回路３２にとりこまれる
。上記の説明で、コンパレーク１３，１４の比較参照電
圧Ｖ、、Ｖ２は位相追尾特性にヒステリシス特性を与え
るもので、■１〜Ｖ２の間は、位相比較器１１に入力す
る信号の位相差が少ない正。

負の範囲に対応するようにさだめる。

アップダウンカウンタ１７の計数するクロック１０４の
周期は、ループフィルタ１２の時定数より長い周期にす
る必要がある。またＰＤＬ　１８の遅延量を３６０ａま
で遅延するようにすることは、クロック１０４の周期あ
るいは、ＰＤＬ１８の遅延量設定時間などの関係から実
際的でない。そこでＰＤＬ　１８に少なくとも１８０°
以上遅延可能な特性をもたせておき、スイッチ２０をＢ
側に接続することによって、基準クロック１００をイン
バータ２１で反転して導き、遅延基準クロック１０３、
基準クロック１０１を１８０°ずらすようにすれば、実
質的に３６０°の位相遅延をなしうる。この関係を第２
図（ｂ）で示す。このとき入力音声データは第２図（ａ
）のときと同一としているが、遅延基準クロック１０３
はＰＤＬ１８でρ゛（＜１８０’）の遅延を行なえばよ
いことになる。第２図（ａｌではＮ（＞１８０°）であ
る。ただしラッチ回路３１０ラッチ時Ｑ点は１クロツク
おくれる。

スイッチ２０のＡ側からＢ側への切替えはアップダウン
カウンタ１７のキャリ、ボローのカラントイ直を適当に
さだめ、カラントイ直がその（直を超えたときにコント
ローラ１９に信号を送り、切替信号１９ａにより切替え
る。

〔発明の効果〕

以上、詳しく説明したように、従来は音声データのビッ
ト列と、音声データをサンプリングするビットクロック
（映像信号系の同期信号により再生されるもので基準ク
ロックと本発明で称している。）との位相差を、初３ｔ
Ｊ］調整としてオシロスコープで波形観察し、基準クロ
ックを可変位相遅延回路で遅延し位相合わせをしていた
。本発明は位相変化のみ与えるＰＬＬループにより音声
データに同期するように基準クロックの位相を遅延し、
この遅延基準クロックで音声データをサンプリングし、
さらに、基準クロックでラッチすることで、音声信号処
理系に正しい位相でサンプルデータを伝達することを可
能にした。これによって、初期の調整は、不要となり、
また長期にわたり安定に音声データをサンプリングする
ことができる。短期間の偶発的な音声データ信号の位相
変動に対しても対処できる。

【図面の簡単な説明】

図面は本発明の一実施例に関し、第１図は回路ブロック
図、第２図は動作説明のためのタイムチャートである。 １０−・＝人力音声データ、 １１−位相比較器、　　１２−ループフィルタ、１３．
１４−コンパレータ、 １７−アップダウンカウンタ、 １８−可変位相遅延回路（ＰＤＬ）、 １９−コントローラ、　　２０−・−スイッチ、２１−
インバータ、　　３０．３１−ラッチ回路、１００．１
０１，１０２−基準クロック、１０３’−ｍ−基準遅延
クロック、１０４・−クロック、２０１−・−データサ
ンプリング部、 ２０２・−遅延クロック発生部。

Claims (1)

【特許請求の範囲】
1. ＭＵＳＥ方式の受像機において、４相ＰＳＫ復調器で復
   調された音声データを、映像信号系の同期信号により再
   生したビットクロック（基準クロック）により作動され
   る音声信号処理系に入力する前に、サンプリングする回
   路であって、前記基準クロックを可変遅延回路により遅
   延して、音声データと位相比較し、位相差に応じて前記
   可変遅延回路の遅延量を変化し、音声データに同期した
   遅延クロックを発生する手段と、前記遅延クロックによ
   り音声データをサンプリングした後、サンプルされたデ
   ータを前記基準クロックによりラッチし、音声信号処理
   系の入力信号とする手段とを有することを特徴とする音
   声データサンプリング回路。