JPH0537521A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH0537521A JPH0537521A JP3192393A JP19239391A JPH0537521A JP H0537521 A JPH0537521 A JP H0537521A JP 3192393 A JP3192393 A JP 3192393A JP 19239391 A JP19239391 A JP 19239391A JP H0537521 A JPH0537521 A JP H0537521A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- clock
- outputted
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 同期不良に伴うデータエラーの発生を無く
す。 【構成】 発振器３１が出力するクロックａは分周器３
２によって分周され、２倍の周期の信号ｂとなり、端子
２を通じてデータ転送用クロックとして出力され、また
移送器３３に供給される。移送器３３はこの信号ｂの位
相を９０度だけ遅らせ、信号ｃとしてセレクタ３４に出
力する。セレクタは信号ｃがローレベルのときはシリア
ルデータｄを選択して出力し、信号ｃがハイレベルのと
きは、クロックａを選択して出力する。データ受信部７
では、マルチバイブレータ７１は信号ｅ′の立上りでト
リガされ、信号ｂの１／２の周期に相当する時間だけハ
イレベルとなる信号ｆを出力する。信号ｆはデータ転送
クロックとして端子９を通じて出力され、またフリップ
フロップ７２に与えられる。ＦＦ７２はこの信号ｆの立
下りで、信号ｅ′をサンプリングし、復調されたシリア
ルデータｇを出力する。
す。 【構成】 発振器３１が出力するクロックａは分周器３
２によって分周され、２倍の周期の信号ｂとなり、端子
２を通じてデータ転送用クロックとして出力され、また
移送器３３に供給される。移送器３３はこの信号ｂの位
相を９０度だけ遅らせ、信号ｃとしてセレクタ３４に出
力する。セレクタは信号ｃがローレベルのときはシリア
ルデータｄを選択して出力し、信号ｃがハイレベルのと
きは、クロックａを選択して出力する。データ受信部７
では、マルチバイブレータ７１は信号ｅ′の立上りでト
リガされ、信号ｂの１／２の周期に相当する時間だけハ
イレベルとなる信号ｆを出力する。信号ｆはデータ転送
クロックとして端子９を通じて出力され、またフリップ
フロップ７２に与えられる。ＦＦ７２はこの信号ｆの立
下りで、信号ｅ′をサンプリングし、復調されたシリア
ルデータｇを出力する。
Description
【０００１】
【産業上の利用分野】本発明はデータ伝送装置に関し、
とくにシリアルデータ伝送装置に関するものである。
とくにシリアルデータ伝送装置に関するものである。
【０００２】
【従来の技術】従来のこの種のデータ伝送装置では、そ
のデータ送信部からはシリアルデータのみが伝送路に送
出され、データ受信部では、伝送路を通じて受け取った
シリアルデータから、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ
Ｌｏｏｐ）によってクロックを再生することによりデー
タ受信を行っていた。
のデータ送信部からはシリアルデータのみが伝送路に送
出され、データ受信部では、伝送路を通じて受け取った
シリアルデータから、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ
Ｌｏｏｐ）によってクロックを再生することによりデー
タ受信を行っていた。
【０００３】
【発明が解決しようとする課題】しかしこのような従来
のデータ伝送装置は、データ受信のために上述のように
ＰＬＬを用いてクロックを再生しているので、ＰＬＬが
同期していない場合には受信データにエラーが生じると
いう欠点がある。
のデータ伝送装置は、データ受信のために上述のように
ＰＬＬを用いてクロックを再生しているので、ＰＬＬが
同期していない場合には受信データにエラーが生じると
いう欠点がある。
【０００４】また、ＰＬＬが同期している場合でも、不
適当なデータが入力されるとＰＬＬの同期が外れ、受信
データにエラーが生じてしまう。
適当なデータが入力されるとＰＬＬの同期が外れ、受信
データにエラーが生じてしまう。
【０００５】本発明の目的は、このような欠点を除去
し、同期不良に伴うデータエラーの発生が皆無であるデ
ータ伝送装置を提供することにある。
し、同期不良に伴うデータエラーの発生が皆無であるデ
ータ伝送装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、データ送信部
とデータ受信部とを所定の伝送路で接続して構成された
データ伝送装置において、前記データ送信部は、クロッ
クと、そのクロックに同期したシリアルデータとを時分
割で合成し、前記伝送路に送出する信号合成手段を備
え、前記データ受信部は、前記伝送路を通じて受け取っ
た信号から、前記クロックと前記シリアルデータとを分
離する信号分離手段を備えたことを特徴とする。
とデータ受信部とを所定の伝送路で接続して構成された
データ伝送装置において、前記データ送信部は、クロッ
クと、そのクロックに同期したシリアルデータとを時分
割で合成し、前記伝送路に送出する信号合成手段を備
え、前記データ受信部は、前記伝送路を通じて受け取っ
た信号から、前記クロックと前記シリアルデータとを分
離する信号分離手段を備えたことを特徴とする。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明によるデータ伝送装置の一例を
示す。この装置はデータ送信部３およびデータ受信部７
を光ケーブル５によって接続して構成されている。
説明する。図１に本発明によるデータ伝送装置の一例を
示す。この装置はデータ送信部３およびデータ受信部７
を光ケーブル５によって接続して構成されている。
【０００８】データ送信部３は、発振器３１と、発振器
３１が出力するクロックａを２分の１に分周する分周器
３２と、分周器３２の出力信号ｂの位相を、９０度だけ
遅れさせる移相器３３と、移相器３３の出力信号ｃにも
とづいてデータ入力端子１からのシリアルデータｄまた
は発振器３１のクロックａのいずれかを選択して出力す
るセレクタ３４と、セレクタ３４の出力信号ｅを光信号
に変換して光ケーブル５に送出する光ケーブルドライバ
４とを備えている。
３１が出力するクロックａを２分の１に分周する分周器
３２と、分周器３２の出力信号ｂの位相を、９０度だけ
遅れさせる移相器３３と、移相器３３の出力信号ｃにも
とづいてデータ入力端子１からのシリアルデータｄまた
は発振器３１のクロックａのいずれかを選択して出力す
るセレクタ３４と、セレクタ３４の出力信号ｅを光信号
に変換して光ケーブル５に送出する光ケーブルドライバ
４とを備えている。
【０００９】一方、データ受信部７は、光ケーブル５を
通じて送られてくる光信号を受け取り、それを電気信号
に変換して信号ｅ′として出力する光ケーブルレシーバ
６と、信号ｅ′によってトリガされる単安定マルチバイ
ブレータ７１と、その出力信号ｆにもとづいて信号ｅ′
をラッチするＤタイプフリップフロップ（ＦＦ）７２と
を備えている。
通じて送られてくる光信号を受け取り、それを電気信号
に変換して信号ｅ′として出力する光ケーブルレシーバ
６と、信号ｅ′によってトリガされる単安定マルチバイ
ブレータ７１と、その出力信号ｆにもとづいて信号ｅ′
をラッチするＤタイプフリップフロップ（ＦＦ）７２と
を備えている。
【００１０】次に、図２のタイミングチャートを参照し
て動作を説明する。発振器３１が出力するクロックａ
は、分周器３２によって分周され、２倍の周期の信号ｂ
となり、クロック端子２を通じてデータ転送用クロック
として出力されると共に、移相器３３に供給される。移
相器３３はこの信号ｂの移相を９０度だけ遅らせ、信号
ｃとしてセレクタ３４に出力する。セレクタにはデータ
入力端子１からのシリアルデータｄと、発振器３１から
のクロックａとが入力されており、信号ｃがローレベル
のときは、シリアルデータｄを選択して出力し、一方、
信号ｃがハイレベルのときは、クロックａを選択して出
力する。そして、光ケーブルドライバ４はセレクタの出
力信号ｅをその信号の振幅に対応して強弱が変化する光
信号に変換し、光ケーブル５に送出する。
て動作を説明する。発振器３１が出力するクロックａ
は、分周器３２によって分周され、２倍の周期の信号ｂ
となり、クロック端子２を通じてデータ転送用クロック
として出力されると共に、移相器３３に供給される。移
相器３３はこの信号ｂの移相を９０度だけ遅らせ、信号
ｃとしてセレクタ３４に出力する。セレクタにはデータ
入力端子１からのシリアルデータｄと、発振器３１から
のクロックａとが入力されており、信号ｃがローレベル
のときは、シリアルデータｄを選択して出力し、一方、
信号ｃがハイレベルのときは、クロックａを選択して出
力する。そして、光ケーブルドライバ４はセレクタの出
力信号ｅをその信号の振幅に対応して強弱が変化する光
信号に変換し、光ケーブル５に送出する。
【００１１】データ受信部７では、この光信号を光ケー
ブルレシーバ６が受信し、受信した光信号を信号ｅに対
応する電気信号ｅ′に変換して出力する。マルチバイブ
レータ７１は、この信号ｅ′の立上りでトリガされ、信
号ｂの１／２の周期に相当する時間だけハイレベルを維
持する信号ｆを出力する。この信号ｆはデータ転送クロ
ックとしてクロック端子９を通じて出力されると共に、
フリップフロップ７２に与えられる。フリップフロップ
７２はこの信号ｆの立下りで、信号ｅ′をサンプリング
し、シリアルデータｄに相当する復調されたシリアルデ
ータｇを出力する。すなわち、シリアルデータとクロッ
クとの合成信号ｅ′から、シリアルデータｇとクロック
ｆとが分離され、それぞれ端子８，９から出力される。
ブルレシーバ６が受信し、受信した光信号を信号ｅに対
応する電気信号ｅ′に変換して出力する。マルチバイブ
レータ７１は、この信号ｅ′の立上りでトリガされ、信
号ｂの１／２の周期に相当する時間だけハイレベルを維
持する信号ｆを出力する。この信号ｆはデータ転送クロ
ックとしてクロック端子９を通じて出力されると共に、
フリップフロップ７２に与えられる。フリップフロップ
７２はこの信号ｆの立下りで、信号ｅ′をサンプリング
し、シリアルデータｄに相当する復調されたシリアルデ
ータｇを出力する。すなわち、シリアルデータとクロッ
クとの合成信号ｅ′から、シリアルデータｇとクロック
ｆとが分離され、それぞれ端子８，９から出力される。
【００１２】
【発明の効果】以上説明したように本発明によるデータ
伝送装置では、データ送信部の信号合成手段は、クロッ
クと、そのクロックに同期したシリアルデータとを時分
割で合成して伝送路に送出し、データ受信部の信号分離
手段は、伝送路を通じて受け取った信号から、前記クロ
ックと前記シリアルデータとを分離して出力する。従っ
て、本発明によるデータ伝送装置では、ＰＬＬによって
クロックを再生する必要がなく、そのため同期不良によ
るデータエラーの発生は皆無となり、伝送するデータの
内容に関係なく安定したデータ伝送が可能となる。
伝送装置では、データ送信部の信号合成手段は、クロッ
クと、そのクロックに同期したシリアルデータとを時分
割で合成して伝送路に送出し、データ受信部の信号分離
手段は、伝送路を通じて受け取った信号から、前記クロ
ックと前記シリアルデータとを分離して出力する。従っ
て、本発明によるデータ伝送装置では、ＰＬＬによって
クロックを再生する必要がなく、そのため同期不良によ
るデータエラーの発生は皆無となり、伝送するデータの
内容に関係なく安定したデータ伝送が可能となる。
【図１】本発明によるデータ伝送装置の一例を示すブロ
ック図である。
ック図である。
【図２】図１のデータ伝送装置の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【符号の説明】
１ データ入力端子
２，９ クロック端子
３ データ送信部
４ 光ケーブルドライバ
５ 光ケーブル
６ 光ケーブルレシーバ
７ データ受信部
８ データ出力端子
３１ 発振器
３２ 分周器
３３ 移相器
３４ セレクタ
７１ 単安定マルチバイブレータ
７２ Ｄフリップフロップ
Claims (2)
- 【請求項１】データ送信部とデータ受信部とを所定の伝
送路で接続して構成されたデータ伝送装置において、 前記データ送信部は、クロックと、そのクロックに同期
したシリアルデータとを時分割で合成し、前記伝送路に
送出する信号合成手段を備え、 前記データ受信部は、前記伝送路を通じて受け取った信
号から、前記クロックと前記シリアルデータとを分離す
る信号分離手段を備えたことを特徴とするデータ伝送装
置。 - 【請求項２】前記伝送路は光ケーブルで構成され、 前記データ送信部は、クロックと、そのクロックに同期
したシリアルデータとを時分割で合成し、合成結果を光
信号にして前記伝送路に送出する信号合成手段を備え、 前記データ受信部は、前記伝送路を通じて受け取った光
信号から、前記クロックと前記シリアルデータとを分離
する信号分離手段を備えたことを特徴とする請求項１記
載のデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192393A JPH0537521A (ja) | 1991-08-01 | 1991-08-01 | データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192393A JPH0537521A (ja) | 1991-08-01 | 1991-08-01 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537521A true JPH0537521A (ja) | 1993-02-12 |
Family
ID=16290563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3192393A Pending JPH0537521A (ja) | 1991-08-01 | 1991-08-01 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537521A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9103573B2 (en) | 2006-08-02 | 2015-08-11 | Gentherm Incorporated | HVAC system for a vehicle |
| CN106427477A (zh) * | 2012-04-04 | 2017-02-22 | 詹思姆公司 | 具有热电装置的温度控制系统 |
| US9863672B2 (en) | 2005-04-08 | 2018-01-09 | Gentherm Incorporated | Thermoelectric-based air conditioning system |
-
1991
- 1991-08-01 JP JP3192393A patent/JPH0537521A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9863672B2 (en) | 2005-04-08 | 2018-01-09 | Gentherm Incorporated | Thermoelectric-based air conditioning system |
| US9103573B2 (en) | 2006-08-02 | 2015-08-11 | Gentherm Incorporated | HVAC system for a vehicle |
| CN106427477A (zh) * | 2012-04-04 | 2017-02-22 | 詹思姆公司 | 具有热电装置的温度控制系统 |
| CN106427477B (zh) * | 2012-04-04 | 2019-06-04 | 詹思姆公司 | 具有热电装置的温度控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101459504B (zh) | 通信系统、接收装置和接收方法 | |
| US4573173A (en) | Clock synchronization device in data transmission system | |
| US4225939A (en) | Bidirectional data communication system | |
| JPS6157755B2 (ja) | ||
| JPH0537521A (ja) | データ伝送装置 | |
| GB1478709A (en) | Synchronising a digital data receiver | |
| JPS613545A (ja) | 標本化回路 | |
| JP2964196B2 (ja) | ディジタル直交検波復調器 | |
| JPS6235731A (ja) | デ−タ信号伝送方式 | |
| JPH07131492A (ja) | 多段中継方式 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JPS6327181A (ja) | Ｍｕｓｅ音声デ−タサンプリング回路 | |
| KR900003668B1 (ko) | 시분할교환기의 클록신호 합성전송 방식 | |
| JPH02228849A (ja) | ４相位相シフトキーイング検波回路 | |
| JPS62200835A (ja) | 同期伝送方式 | |
| JPS60260250A (ja) | ル−プネツトワ−クのクロツク遅延補償回路 | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JPH04301941A (ja) | データ受信機のためのデータサンプリングクロック位相同期回路 | |
| JPH0750634A (ja) | 光伝送装置 | |
| JP2001060942A (ja) | デジタル信号処理装置 | |
| JPH0193280A (ja) | 同期回路 | |
| JPH0666816B2 (ja) | ディジタル信号の送受信方法および回路 | |
| JPH04310029A (ja) | 位相固定ループ回路及び信号送受信装置 | |
| JPS58205348A (ja) | デ−タ送受信方式 | |
| JPH0648805B2 (ja) | Ｔｄｍフレ−ム同期確立方式 |