JPS6235731A - デ−タ信号伝送方式 - Google Patents
デ−タ信号伝送方式Info
- Publication number
- JPS6235731A JPS6235731A JP60174308A JP17430885A JPS6235731A JP S6235731 A JPS6235731 A JP S6235731A JP 60174308 A JP60174308 A JP 60174308A JP 17430885 A JP17430885 A JP 17430885A JP S6235731 A JPS6235731 A JP S6235731A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- data
- transmission
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明はクロック信号とデータ信号とを同期させてデー
タを送受信するデータ信号伝送方式に関する。′ ［従来の技術］ 従来、例えば通信回線に代表されるデータ伝送路上のデ
ータ信号は、例えばＮＲＺ方式等の変調方式により伝送
される事が多い、このＮＲＺ方式に代表される変調方式
ではデータにクロック（自己クロック）を持たせる事は
出来ないので、別にクロック信号を送るラインが必要で
ある。この場合に、伝送速度を上げようとした場合、当
然送信側から受信側へ送られる同期クロックの周波数を
上げなければならなくなる。クロックの周波数を上げる
と、伝送路上での位相の遅れ及びインピーダンス不整合
による反射の問題等困難な問題が生ずる。
タを送受信するデータ信号伝送方式に関する。′ ［従来の技術］ 従来、例えば通信回線に代表されるデータ伝送路上のデ
ータ信号は、例えばＮＲＺ方式等の変調方式により伝送
される事が多い、このＮＲＺ方式に代表される変調方式
ではデータにクロック（自己クロック）を持たせる事は
出来ないので、別にクロック信号を送るラインが必要で
ある。この場合に、伝送速度を上げようとした場合、当
然送信側から受信側へ送られる同期クロックの周波数を
上げなければならなくなる。クロックの周波数を上げる
と、伝送路上での位相の遅れ及びインピーダンス不整合
による反射の問題等困難な問題が生ずる。
し発明が解決しようとする問題点］
上記の困難な問題を克服するには、従来技術においては
線路上の浮遊容量を減らしたり、伝送路の特性インピー
ダンスでターミネーションしたりする等、対症療法的な
方策しか講じてこなかった。そこで、本発明の目的は上
記従来技術の問題点を抜本的に解決して、データ信号の
高速伝送における伝送信頼性を向上したデータ信号伝送
方式を提案する所にある。
線路上の浮遊容量を減らしたり、伝送路の特性インピー
ダンスでターミネーションしたりする等、対症療法的な
方策しか講じてこなかった。そこで、本発明の目的は上
記従来技術の問題点を抜本的に解決して、データ信号の
高速伝送における伝送信頼性を向上したデータ信号伝送
方式を提案する所にある。
［問題点を解決するための手段］
上記問題点を解決するために、例えば第１図に示す実施
例のデータ信号伝送方式においては、送信側のデータ伝
送装置１００からは、送信サンプルクロック１０２に同
期させられてシリアルデータ信号１０３と、送信サンプ
ルクロック１０２を分周回路１０４によりＮ分の１ （
Ｎは自然数）に分周して得られたクロック１０５とを伝
送路、１０６上に送出し、受信側のデータ伝送装置１０
１ではクロック１０５を同期逓倍回路１０９により同期
逓倍復調して得られたクロック１１０を用いてサンプル
回路１０８が伝送路１０６上のシリアルデータ信号１０
３をサンプルする。
例のデータ信号伝送方式においては、送信側のデータ伝
送装置１００からは、送信サンプルクロック１０２に同
期させられてシリアルデータ信号１０３と、送信サンプ
ルクロック１０２を分周回路１０４によりＮ分の１ （
Ｎは自然数）に分周して得られたクロック１０５とを伝
送路、１０６上に送出し、受信側のデータ伝送装置１０
１ではクロック１０５を同期逓倍回路１０９により同期
逓倍復調して得られたクロック１１０を用いてサンプル
回路１０８が伝送路１０６上のシリアルデータ信号１０
３をサンプルする。
［作用］
上記構成において１分周されたクロック１０５はＮ分の
１の周波数のクロックであるので、低周波であり、従っ
て上記従来技術に生じていた伝送路上の問題は解決する
。又、同期逓倍回路１０９により復調されたクロック１
１０の周波数は元のクロック１０２の周波数に戻ってい
るので、正しく伝送路上のシリアルデータ１０６をサン
プルする事ができる。
１の周波数のクロックであるので、低周波であり、従っ
て上記従来技術に生じていた伝送路上の問題は解決する
。又、同期逓倍回路１０９により復調されたクロック１
１０の周波数は元のクロック１０２の周波数に戻ってい
るので、正しく伝送路上のシリアルデータ１０６をサン
プルする事ができる。
し実施例］
以下添付図面に示された実施例に基すいて更に具体的に
説明する。
説明する。
第２図はクロックの復調としていわゆるＰＬＬ（位相ロ
ックループ）同期逓倍回路４を用いた場合を例とした実
施例の伝送方式のブロック図である０図中、１０は送信
側のデータ伝送装置、１１は受信側のデータ伝送装置で
ある。又、１．５は例えばＵＳＲＴ（Ｕｎｉｖｅｒｓａ
ｌ ５ｙｎｃｈｒｏｎｏｕｓ ＲｅｃｅｉｖｅｒＴｒａ
ｎｓ＋５ｉｔｔｅｒ）等のシリアル通信インタフェース
、２は固定周波数のクロックを発振する固定発振器、３
．９は例えばカウンタ等で構成され、入力周波数を整数
分の１に分周する分周器、６は位相比較器、７はＬ Ｐ
Ｆ （Ｌｏｗ Ｐａ５ｓ Ｆｉｌｔｅｒ ） 、 ８
は積分回路、１２は同調発振器である０位相比較器６
、ＬＰＦ７ 、積分回路８．同調発振器１２９分周器９
等でＰＬＬ同期逓倍回路４を構成する。
ックループ）同期逓倍回路４を用いた場合を例とした実
施例の伝送方式のブロック図である０図中、１０は送信
側のデータ伝送装置、１１は受信側のデータ伝送装置で
ある。又、１．５は例えばＵＳＲＴ（Ｕｎｉｖｅｒｓａ
ｌ ５ｙｎｃｈｒｏｎｏｕｓ ＲｅｃｅｉｖｅｒＴｒａ
ｎｓ＋５ｉｔｔｅｒ）等のシリアル通信インタフェース
、２は固定周波数のクロックを発振する固定発振器、３
．９は例えばカウンタ等で構成され、入力周波数を整数
分の１に分周する分周器、６は位相比較器、７はＬ Ｐ
Ｆ （Ｌｏｗ Ｐａ５ｓ Ｆｉｌｔｅｒ ） 、 ８
は積分回路、１２は同調発振器である０位相比較器６
、ＬＰＦ７ 、積分回路８．同調発振器１２９分周器９
等でＰＬＬ同期逓倍回路４を構成する。
ＰＬＬ同期逓倍回路４は受信側のデータ伝送装置１１か
受信したクロックを同期逓倍復調するものである。第３
図は送信側のシリアル通信インターフェース１における
データとサンプルクロックとの関係を示すタイミングチ
ャートである。データのサンプルは例えばクロックの立
上りで行うようにする。第４図は伝送ライン２０上にお
けるクロックとデータとの関係を示すタイミングチャー
トである。第４図をみてもわかるように、伝送路２０北
のクロックは分周器２によりＮ分の１に分周された周波
数をもつ。このように、伝送路上においてクロックが低
周波化されているので、クロックのデータに対する位相
の遅れ又は伝送ラインによる反射等の問題が発生しない
。そこで、受信側のデータ伝送装置１１におけるクロッ
クの復調が問題になる。もし受信側で第３図のようなり
ロックが復調できれば、復調されたクロックの立ち下り
でデータをサンプルすればよい事になる。ＰＬＬ同期逓
倍回路４はかかるクロックの同期復調を行うためにある
。
受信したクロックを同期逓倍復調するものである。第３
図は送信側のシリアル通信インターフェース１における
データとサンプルクロックとの関係を示すタイミングチ
ャートである。データのサンプルは例えばクロックの立
上りで行うようにする。第４図は伝送ライン２０上にお
けるクロックとデータとの関係を示すタイミングチャー
トである。第４図をみてもわかるように、伝送路２０北
のクロックは分周器２によりＮ分の１に分周された周波
数をもつ。このように、伝送路上においてクロックが低
周波化されているので、クロックのデータに対する位相
の遅れ又は伝送ラインによる反射等の問題が発生しない
。そこで、受信側のデータ伝送装置１１におけるクロッ
クの復調が問題になる。もし受信側で第３図のようなり
ロックが復調できれば、復調されたクロックの立ち下り
でデータをサンプルすればよい事になる。ＰＬＬ同期逓
倍回路４はかかるクロックの同期復調を行うためにある
。
ＰＬＬ同期逓倍回路４の動作を説明する。同調発振器１
２は基準周波数（ｆｃ ）を基準に発振する発振器で、
その周波数は電圧制御により可変であり、その制御電圧
は積分回路８の出力である。
２は基準周波数（ｆｃ ）を基準に発振する発振器で、
その周波数は電圧制御により可変であり、その制御電圧
は積分回路８の出力である。
分周器９は同調発振器１２の周波数をＮ分の１に分周す
る。一方、送信側の分周器３も固定発振器２の周波数を
Ｎ分の１にする。これらの２つの分周された周波数の位
相差を位相比較器６は検出する。位相比較器６の出力１
４には位相差がパルス幅として出力される。ＬＰＦ７に
より高周波成分をカットして、積分回路８が位相差を積
分して電圧ｆｉＱに変える。同調発振器１２はこの積分
回路８の出力１５に応じて発振周波数を変化させ、積分
回路８の出力１５が最終的に°“０パとなるようにする
。このようにして、得られる復調クロック１６は伝送位
相比較器１４の入力に同期した同期逓倍クロックである
。
る。一方、送信側の分周器３も固定発振器２の周波数を
Ｎ分の１にする。これらの２つの分周された周波数の位
相差を位相比較器６は検出する。位相比較器６の出力１
４には位相差がパルス幅として出力される。ＬＰＦ７に
より高周波成分をカットして、積分回路８が位相差を積
分して電圧ｆｉＱに変える。同調発振器１２はこの積分
回路８の出力１５に応じて発振周波数を変化させ、積分
回路８の出力１５が最終的に°“０パとなるようにする
。このようにして、得られる復調クロック１６は伝送位
相比較器１４の入力に同期した同期逓倍クロックである
。
伝送路２０上のクロックを受信して、ＰＬＬ同期逓倍回
路４は前述した手法により復調クロック１６（同調発振
器１２の出力であり、周波数はｆｃ）を生成する。この
復調クロック１６は周波数が送信側のサンプルクロック
と同一であるのみならず、位相も一致している。この復
調クロックによりシリアル通信インターフェース５はデ
ータライン上のデータをサンプルする。具体的には第３
図のような送信側と同じタイミングのクロックが得られ
る。
路４は前述した手法により復調クロック１６（同調発振
器１２の出力であり、周波数はｆｃ）を生成する。この
復調クロック１６は周波数が送信側のサンプルクロック
と同一であるのみならず、位相も一致している。この復
調クロックによりシリアル通信インターフェース５はデ
ータライン上のデータをサンプルする。具体的には第３
図のような送信側と同じタイミングのクロックが得られ
る。
以上説明した実施例により以下のような効果が期待でき
る。先ず、送信側で予めクロックを分周し、受信側で再
び逓倍することによって、伝送ライン上のクロック周波
数を低下させることができる。これによって、伝送ライ
ンからの不要輻射量を大幅に低下させることができ、ケ
ーブルのシールド等の対策が確実かつ容易にでき、コス
トも安価となる。
る。先ず、送信側で予めクロックを分周し、受信側で再
び逓倍することによって、伝送ライン上のクロック周波
数を低下させることができる。これによって、伝送ライ
ンからの不要輻射量を大幅に低下させることができ、ケ
ーブルのシールド等の対策が確実かつ容易にでき、コス
トも安価となる。
次ぎに、ビットシリアルの伝送方式ではデータの同期を
取るためにデータスタート信号を送る必要が有る場合が
ある。データの同期を取る方式としては、非同期式の場
合はスタートビットの挿入であり、同期式の場合は通常
ＳＹＮキャラクタを用いる。本実施例を適用すればこの
ような場合でも適当な分周比を設定すれば、データの同
期を取る事が可能である。即ち、１キヤラクタ８ビツト
の場合は分周比を８分の１に設定すると、伝送ライン上
のクロックはクロックであると同時に、データの開始を
示すデータスタート信号としての機能をも同時に果たす
事が可能なのである。
取るためにデータスタート信号を送る必要が有る場合が
ある。データの同期を取る方式としては、非同期式の場
合はスタートビットの挿入であり、同期式の場合は通常
ＳＹＮキャラクタを用いる。本実施例を適用すればこの
ような場合でも適当な分周比を設定すれば、データの同
期を取る事が可能である。即ち、１キヤラクタ８ビツト
の場合は分周比を８分の１に設定すると、伝送ライン上
のクロックはクロックであると同時に、データの開始を
示すデータスタート信号としての機能をも同時に果たす
事が可能なのである。
若干の変形例を提案すると、受信側の位相比較器６の前
に、低減通過型フィルタを更に装着することによって、
クロック伝送ラインにのるパルス性のノイズを除去でき
、ＰＬＬ回期逓倍回路４の動作がより安定になる。
に、低減通過型フィルタを更に装着することによって、
クロック伝送ラインにのるパルス性のノイズを除去でき
、ＰＬＬ回期逓倍回路４の動作がより安定になる。
又、クロック信号から同期逓倍された信号を生成する方
式として、上記ＰＬＬ方式以外にも遅延パルスを合成し
たり、カウンタを用いたりする方法等が多く既に提案さ
れているが１本発明の同期逓倍する方式も前記実施例の
ＰＬＬ方式に限定される事なく、同期逓倍する事が可能
であるならば、いかなる回路方式をも導入可能である事
はいうまでもない。
式として、上記ＰＬＬ方式以外にも遅延パルスを合成し
たり、カウンタを用いたりする方法等が多く既に提案さ
れているが１本発明の同期逓倍する方式も前記実施例の
ＰＬＬ方式に限定される事なく、同期逓倍する事が可能
であるならば、いかなる回路方式をも導入可能である事
はいうまでもない。
又、送信側と受信側が同等の機能、即ち同期逓倍ａ能を
有する場合も邑然考えられ、更に伝送路も通信回線のみ
ならず電子機器間のインターフェース等が考えられる。
有する場合も邑然考えられ、更に伝送路も通信回線のみ
ならず電子機器間のインターフェース等が考えられる。
［発明の効果］
以上説明したように本発明によれば、高速のデータ信号
の伝送であっても伝送路上には低速のクロックを送る事
により、伝送上の高い信頼性が確保される。
の伝送であっても伝送路上には低速のクロックを送る事
により、伝送上の高い信頼性が確保される。
第１図は本発明に係る実施例に基本動作を説明する図、
第２図は実施例における回路ブロック図、第３図は実施
例におけるサンプルクロックとデータとの関係を示すタ
イミングチャート、第４図は実施例における伝送路上の
クロックとデータとの関係を示すタイミングチャートで
ある。 図中。 １．５・・・シリアル通信インターフェース、２・・・
固定発振器、３，９，１０４・・・分周器、４・・・Ｐ
ＬＬ同期逓倍回路、６・・・位相比較器、７・・・ＬＰ
Ｆ、８・・・積分回路、１０．１１，１００，１０１・
・・データ伝送装置、１２・・・同調発振器、１３，１
０５・・・分周されたクロック、１０２・・・送信サン
プルクロック、１０３・・・シリアルデータ信号、１０
６・・・伝送路、１０７．１０８・・・サンプル回路、
１０９・・・同期逓倍回路、１１０・・・復調クロック
、１１１・・・受信データである。
例におけるサンプルクロックとデータとの関係を示すタ
イミングチャート、第４図は実施例における伝送路上の
クロックとデータとの関係を示すタイミングチャートで
ある。 図中。 １．５・・・シリアル通信インターフェース、２・・・
固定発振器、３，９，１０４・・・分周器、４・・・Ｐ
ＬＬ同期逓倍回路、６・・・位相比較器、７・・・ＬＰ
Ｆ、８・・・積分回路、１０．１１，１００，１０１・
・・データ伝送装置、１２・・・同調発振器、１３，１
０５・・・分周されたクロック、１０２・・・送信サン
プルクロック、１０３・・・シリアルデータ信号、１０
６・・・伝送路、１０７．１０８・・・サンプル回路、
１０９・・・同期逓倍回路、１１０・・・復調クロック
、１１１・・・受信データである。
Claims (3)
- （１）送信側からは第１のクロックに同期したデータ信
号と該第１のクロックを分周して得られた第２のクロッ
クとを伝送路上に送出し、受信側では受信した第２のク
ロックを同期逓倍して得られた第３のクロックを用いて
伝送路上の前記データ信号をサンプルする事を特徴とす
るデータ伝送方式。 - （２）第２のクロックの周期は第１のクロックの周期の
整数倍である事を特徴とする特許請求の範囲第１項に記
載のデータ信号伝送方式。 - （３）受信側での同期逓倍は位相ロックループ方式を用
いる事を特徴とする特許請求の範囲第１項又は第２項の
いずれかに記載のデータ信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174308A JPS6235731A (ja) | 1985-08-09 | 1985-08-09 | デ−タ信号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174308A JPS6235731A (ja) | 1985-08-09 | 1985-08-09 | デ−タ信号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235731A true JPS6235731A (ja) | 1987-02-16 |
Family
ID=15976384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174308A Pending JPS6235731A (ja) | 1985-08-09 | 1985-08-09 | デ−タ信号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235731A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01146980U (ja) * | 1988-03-31 | 1989-10-11 | ||
| JPH01295541A (ja) * | 1988-01-08 | 1989-11-29 | Japan Radio Co Ltd | 波形整形識別回路 |
| JPH02112342A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | フレーム重畳クロック分配装置 |
| JP2008194801A (ja) * | 2007-02-15 | 2008-08-28 | Smc Corp | クランプ装置 |
| JP2009182577A (ja) * | 2008-01-30 | 2009-08-13 | Fujitsu Ltd | 通信システム |
-
1985
- 1985-08-09 JP JP60174308A patent/JPS6235731A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295541A (ja) * | 1988-01-08 | 1989-11-29 | Japan Radio Co Ltd | 波形整形識別回路 |
| JPH01146980U (ja) * | 1988-03-31 | 1989-10-11 | ||
| JPH02112342A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | フレーム重畳クロック分配装置 |
| JP2008194801A (ja) * | 2007-02-15 | 2008-08-28 | Smc Corp | クランプ装置 |
| JP2009182577A (ja) * | 2008-01-30 | 2009-08-13 | Fujitsu Ltd | 通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
| AU2001286987A1 (en) | Digital-data receiver synchronization method and apparatus | |
| EP1317800A2 (en) | Digital-data receiver synchronization method and apparatus | |
| US5278865A (en) | Timing recovery scheme for a transceiver using a single sample clock source for transmitting and receiving signals | |
| US5754606A (en) | Clock signal regenerating circuit | |
| US20010038675A1 (en) | Digital clock/data signal recovery method and apparatus | |
| US6072370A (en) | Clock extraction circuit | |
| JP2613256B2 (ja) | ディジタル復調装置 | |
| JPS6117381B2 (ja) | ||
| EP0360691A3 (en) | Apparatus for receiving digital signal | |
| EP1158415B1 (en) | Parallel data interface | |
| JPS6235731A (ja) | デ−タ信号伝送方式 | |
| US4780893A (en) | Bit synchronizer | |
| EP0666662A1 (en) | Serial data clock receiver circuit and method therefor | |
| JP2002094494A (ja) | クロック回復回路 | |
| JPH06507769A (ja) | クロック同期方法および回路 | |
| US4633487A (en) | Automatic phasing apparatus for synchronizing digital data and timing signals | |
| US20020080899A1 (en) | Arrangement for capturing data | |
| US4531224A (en) | Low signal-to-noise ratio symbol synchronizer | |
| RU2138907C1 (ru) | Устройство синхронизации цифрового приемника | |
| KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JPS6117382B2 (ja) | ||
| JPH0272735A (ja) | データ復調器 | |
| JPH11205130A (ja) | Ｐｌｌ回路 |