JP2009182577A - 通信システム - Google Patents

通信システム Download PDF

Info

Publication number
JP2009182577A
JP2009182577A JP2008018885A JP2008018885A JP2009182577A JP 2009182577 A JP2009182577 A JP 2009182577A JP 2008018885 A JP2008018885 A JP 2008018885A JP 2008018885 A JP2008018885 A JP 2008018885A JP 2009182577 A JP2009182577 A JP 2009182577A
Authority
JP
Japan
Prior art keywords
signal
state
deskew
data
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008018885A
Other languages
English (en)
Other versions
JP5125550B2 (ja
Inventor
Naoki Kuwata
直樹 桑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008018885A priority Critical patent/JP5125550B2/ja
Priority to US12/361,995 priority patent/US8270526B2/en
Publication of JP2009182577A publication Critical patent/JP2009182577A/ja
Priority to US13/462,118 priority patent/US8446978B2/en
Application granted granted Critical
Publication of JP5125550B2 publication Critical patent/JP5125550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】回路規模および消費電力の低減化を図る。
【解決手段】符号化部11は、複数チャネルの入力信号を符号化して、同じチャネル数の多値符号化信号を生成し、多値符号化信号の並列送信を行う。デスキュー信号生成部12は、多値符号化信号のスキューを抑制するためのデスキュー信号を生成する。符号化部11は、2値符号化信号である入力信号から、1つの符号で3つ以上の値をとる多値符号化信号を生成する。デスキュー信号生成部12は、入力信号の各チャネルから一部のデータを抽出し、抽出したデータがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加し、1チャネル当たりの多値符号化信号の伝送速度よりも低速となるように速度変換してフレーム化されたデスキュー信号を生成する。
【選択図】図1

Description

本発明は、通信システムに関し、特に送受信間で並列伝送を行う通信システムに関する。
インターネットなどに代表されるブロードバンドサービスの普及によって、通信ネットワークでは膨大なディジタルデータが扱われるようになり、それに伴いデータ伝送速度は高速化して、高ビットレート化が進んでいる。このため、高速信号を安定化して伝送する技術の要望が高まっている。
モジュール間やIC間、またはバックボード上などで高ビットレートの信号を伝送する場合、一般的には、シリアル信号をパラレル信号に変換して伝送する並列伝送が行われている。
例えば、高速光通信の分野では、SFI−5(Serdes(serializer/deserializer) Framer Interface−5)と呼ばれるインタフェース技術が実用化されている。SFI−5とは、OIF(Optical Internetworking Forum)で規定された、光モジュールと信号処理LSI、または信号処理LSI間のインタフェース規格のことで、40Gbps〜50Gbpsの信号伝送が対象になる。
図17はSFI−5準拠のインタフェースが用いられる光通信回路を示す図である。40Gbpsの光通信を行う光通信回路60の概略構成を示している。光通信回路60は、フレーマ61、Serdes部62、光モジュール63から構成される(なお、フレーマとは、例えば、イーサネット(登録商標)形式の信号をSONET/SDH形式の信号に変換して出力したり、SONET/SDH形式の信号をイーサネット形式の信号に変換して出力したりして、送出信号を特定のネットワークの伝送フレームに変換するためのLSIである)。
光信号の送信時、フレーマ61で生成された信号は、複数本の伝送路でSerdes部62へ送信され、Serdes部62はパラレル信号をシリアル信号に変換する。光モジュール63は、シリアルの電気信号を光信号に変換して光ファイバを通じて40Gbpsの光信号を出力する。
ここで、フレーマ61とSerdes部62との間で、SFI−5準拠のインタフェースが適用され、2.5Gbpsの信号線を16本使用して、全体で40Gbpsの情報量を伝送している。また、互いにやりとりされる信号の符号化方式は、2つの電気レベル(例えば、正、ゼロの電気レベル)を使用して、伝送用のバイナリ信号を表すNRZ(non return to zero)が用いられる。
なお、並列伝送を行うと、各パラレル信号に対してスキュー(skew:伝搬遅延時間差)が発生するので、スキューを抑制するためのデスキュー用の2.5Gbpsの信号線が付加されており、信号受信側ではデスキューチャネルを用いてクロックリカバリ制御(デスキューチャネルから再生クロックを抽出する制御)を行い、その後、パラレル信号の位相を一致させている。
上記のようなSFI−5では、40Gbps伝送を扱う場合、信号線としては2.5Gbpsを16本用いてNRZの並列伝送を行うが、部品の実装面積の拡大化などを図るために信号線の本数を減らして、1本の信号線容量を10Gbpsに増やし、4本の信号線によって(全体では、4本の信号線+1本のデスキュー用信号線)、40GbpsのNRZ並列伝送を行うSFI−5 phase 2と呼ばれるインタフェース方式もOIF(Optical Internetworking Forum)で規定されている。
並列伝送の従来技術として、参照信号を基準に複数系統のシリアル入力データ間のタイミングずれの調整をデスキュー回路で行い、マルチプレクサによりタイミング調整された複数の入力データをシリアル信号に変換する技術が提案されている(特許文献1参照)。
特開2004−228922号公報(段落番号〔0011〕〜〔0014〕、第1図)
現状の高速通信ネットワークでは、40Gbpsの通信システムの開発が主要になっているが、さらなる高ビットレート化として、100〜160Gbpsの高速伝送の研究・開発が進展している。
このような100Gbps以上の高速伝送に対して並列伝送を行う場合、1チャネルあたりの伝送速度を下げるには、信号の並列数を増やせばよいが、伝送線路の実装スペースの増加、コネクタのピン数増加、またはICのI/O数の増加等の問題が発生するため、極端に並列数を増やすことはできない。
したがって、並列伝送を行う場合でも信号の並列数を増やすには限度があるので、100Gbps以上の高速伝送になると、1本当たりの伝送容量は大きくなる。このため、SFI−5で使用されているNRZのようなスペクトル帯域(周波数帯域)が広い符号化方式を、100Gbps以上の高速伝送にそのまま適用すると、減衰および符号間干渉が大きくなり、信号が劣化して正確に符号を伝送することができなくなる。
そこで、スペクトル帯域の狭い多値符号、特に符号変換の容易なデュオバイナリ(Duo Binary)符号の適用が考えられている。デュオバイナリ符号は、3つの電気レベル(正、ゼロ、負の電気レベル)を使用して、伝送用のバイナリ信号を表すもので、スペクトル帯域幅はNRZと比べると1/2以下と狭いので、符号間干渉を受けにくいという利点を持つ。
上記のような理由により、100〜160Gbpsの高速伝送に対しては、伝送速度を上げることが可能なデュオバイナリ符号を用いて、データチャネルを符号化し、デュオバイナリ符号化信号の並列伝送を行うことが検討されている。
また、デスキュー処理に関しては、デュオバイナリ符号化されたデスキューチャネルに対して、クロックリカバリ制御を行ってクロックを抽出し、抽出クロックを用いて、並列伝送された複数のデュオバイナリ信号の位相調整が行われている。
しかし、デュオバイナリ信号はスペクトル帯域が狭いという利点はあるものの、従来のようにデスキュー信号に対してもデュオバイナリ符号化された信号をそのまま使用して、そのデスキューチャネルからクロックを抽出してデスキュー処理を行う回路構成にすると、回路規模が複雑になり、消費電力が増加するといった問題があった。
また、デュオバイナリ符号化されたデスキュー信号からクロックリカバリ等の制御を行う場合、2倍オーバーサンプリングや8B10B符号化などの制御が必要になる可能性もあり、回路構成がより複雑化するおそれがあった。
本発明はこのような点に鑑みてなされたものであり、デュオバイナリ符号による並列伝送を行う回路に対して、回路規模および消費電力の低減化を図った通信システムを提供することを目的とする。
本発明では上記課題を解決するために、送受信間で並列伝送を行う通信システムが提供される。この通信システムは、複数チャネルの入力信号を符号化して、同じチャネル数の多値符号化信号を生成し、前記多値符号化信号の並列送信を行う符号化部と、前記多値符号化信号のスキューを抑制するためのデスキュー信号を生成して送信するデスキュー信号生成部と、から構成される送信装置と、前記多値符号化信号を受信して復号化し、復号化信号を生成する復号化部と、前記デスキュー信号を受信して、前記複数チャネルの前記復号化信号のスキューを補償するデスキュー処理を行うデスキュー処理部と、から構成される受信装置を備える。
ここで、符号化部は、1つの符号で2値をとる2値符号化信号である入力信号から、1つの符号で3つ以上の値をとる多値符号化信号を生成する。また、デスキュー信号生成部は、入力信号の各チャネルから一部のデータを抽出して、抽出したデータがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加し、1チャネル当たりの多値符号化信号の伝送速度よりも低速となるように速度変換して、2値符号化信号であるフレーム化されたデスキュー信号を生成する。
多値符号化による並列伝送を行う回路の回路規模および消費電力の低減化を図る。
以下、本発明の実施の形態を図面を参照して説明する。図1は通信システムの原理図である。第1の実施の形態の通信システム1−1は、送信装置10−1と受信装置20−1とで構成され、送受信間で並列伝送を行うシステムである(なお、以降に示す装置構成は、クロック信号などの制御ラインの接続関係は一例を示しているものであって、同一機能を実現するものであれば、ハードウェアの組み方により任意の構成としてよい)。
送信装置10−1は、符号化部11とデスキュー信号生成部12から構成される。符号化部11は、複数チャネルの入力信号を符号化して、同じチャネル数の多値符号化信号(データチャネル)を生成し、多値符号化信号の並列送信を行う。デスキュー信号生成部12は、多値符号化信号のスキューを抑制するための1つのデスキュー信号(DSC)を生成して受信装置20−1へ送信する。
符号化部11は、1つの符号で2値をとる2値符号化信号である入力信号から、1つの符号で3つ以上の値をとる多値符号化信号を生成する。ここでは、入力信号はNRZ信号とし、符号化部11では、4チャネルのNRZ信号から、1つの符号で3つの値をとる3値符号化信号であるデュオバイナリ信号を4チャネル生成して並列送信するものとする。なお、1チャネルのデュオバイナリ信号の伝送速度は25Gbpsであり、全体で100Gbps(=25Gbps×4)の伝送を行うものとする。
一方、デスキュー信号生成部12は、入力信号であるNRZ信号の各チャネルから一部のデータを抽出する。すなわち、チャネル#0のNRZ信号からデータを抽出し、チャネル#1のNRZ信号からデータを抽出し、チャネル#2のNRZ信号からデータを抽出し、チャネル#3のNRZ信号からデータを抽出する。
そして、抽出したデータがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加し、さらに1チャネル当たりのデュオバイナリ信号の伝送速度よりも低速となるように速度変換して、フレーム化されたNRZ符号化形式のデスキュー信号を生成して受信装置20−1へ出力する。なお、デスキュー信号の伝送速度は、例えば、25Gbpsのデュオバイナリ信号の1/2の12.5Gbpsの伝送速度となるように速度変換する。
受信装置20−1は、復号化部21、デスキュー処理部22−1、多重化部23、E/O部24から構成される。デスキュー処理部22−1は、クロックリカバリ部22a、フレーム同期部22b、スキュー補償部22cを含み、デスキュー信号を受信して、チャネル#0〜#3の復号化信号のスキューを補償するデスキュー処理を行う。
クロックリカバリ部22aは、デスキュー信号を受信すると、デスキュー信号からクロック信号を抽出する。そして、復号化部21およびスキュー補償部22cへクロック信号を送信し、フレーム同期部22bへクロック信号とデスキュー信号を送信する。
復号化部21は、チャネル#0〜#3のデュオバイナリ信号を受信して復号化し、復号化信号を生成する。ここでは、25Gbpsの4チャネルのデュオバイナリ信号を受信して、デュオバイナリ信号に対して同期がとれているクロック信号にもとづき、デュオバイナリ符号を元のNRZに復号化して、25Gbpsの4チャネルのNRZ復号化信号を生成し出力する(なお、デスキュー信号から抽出されたクロック信号は12.5Gbpsなので、復号化部21のハードウェア構成によって25Gbpsのクロックが必要な場合には、クロックダブラー(clock doubler)などの機能を復号化部21内に設けて、2倍にしたクロック信号を用いて復号化処理を行うようにしてもよい)。
フレーム同期部22bは、デスキュー信号からフレーミングデータを検出して同期信号を生成し、同期信号とデスキュー信号をスキュー補償部22cへ送信する。スキュー補償部22cは、同期信号からデスキュー信号のフレーム構成を認識する。そして、各チャネルの復号化信号のデータと、デスキュー信号に含まれるデータとを比較して、送信装置10−1から送信されたときのデスキュー信号を基準にした複数チャネルのデュオバイナリ信号の位相状態が、受信装置20−1側でも同じ位相状態となるように、位相ずれが生じているデュオバイナリ信号を検出し、位相ずれが生じているデュオバイナリ信号に対して位相調節を行って、スキューを補償する(図7で後述)。
多重化部23は、デスキュー処理後の複数チャネルの復号化信号を1つの信号に多重化して多重化信号を生成する。E/O部24は、多重化信号を光信号に変換して、100Gbpsの光信号を光ファイバを通じて出力する(通信システム1−1は、例えば、100Gbpsトランスポンダなどの光送信装置に適用可能である)。
次にデュオバイナリ信号の生成について説明する。図2はデュオバイナリ符号化の状態遷移図である。符号化部11は、符号出力がHigh、Middle、Lowの3つの値をとり、4つの状態が含まれる状態遷移にしたがって符号化処理を行う。
4つの状態を状態S0〜S3とすると、現在の状態が、状態S0のときには、入力値が1ならば符号出力はLowになって同じ状態S0に遷移し、入力値が0ならば符号出力はMiddleになって状態S1に遷移する。
現在の状態が、状態S1のときには、入力値が1ならば符号出力はHighになって状態S3に遷移し、入力値が0ならば符号出力はMiddleになって状態S2に遷移する。
現在の状態が、状態S2のときには、入力値が1ならば符号出力はLowになって状態S0に遷移し、入力値が0ならば符号出力はMiddleになって状態S1に遷移する。
現在の状態が、状態S3のときには、入力値が1ならば符号出力はHighになって同じ状態S3に遷移し、入力値が0ならば符号出力はMiddleになって状態S2に遷移する。
このような状態遷移にしたがって、2値のNRZ形式の入力信号の符号化処理を行って、1つの符号でHigh、Middle、Lowの3値をとるデュオバイナリ信号を生成する。
図3はデュオバイナリ信号の生成過程を説明するための図である。図2で示した状態遷移図にもとづいて、デュオバイナリ信号の波形が生成される過程を示している。符号化の開始地点を状態S0からとする。
〔a1−1〕状態S0のときに、入力値(符号化部11へ入力する入力信号の値)が1ならば出力値(デュオバイナリ信号の値)はLowになって状態S0へ遷移する。
〔a2−1〕状態S0のときに、入力値が0ならば出力値はMiddleになって状態S1へ遷移する。
〔a3−2〕状態S0のときに、入力値が1ならば出力値はLowになって状態S0へ遷移する。
〔a4−2〕状態S0のときに、入力値が0ならば出力値はMiddleになって状態S1へ遷移する。
〔a5−2〕状態S1のときに、入力値が1ならば出力値はHighになって状態S3へ遷移する。
〔a6−2〕状態S1のときに、入力値が0ならば出力値はMiddleになって状態S2へ遷移する。
〔a7−3〕状態S0のときに、入力値が1ならば出力値はLowになって状態S0へ遷移する。
〔a8−3〕状態S0のときに、入力値が0ならば出力値はMiddleになって状態S1へ遷移する。
〔a9−3〕状態S1のときに、入力値が1ならば出力値はHighになって状態S3へ遷移する。
〔a10−3〕状態S1のときに、入力値が0ならば出力値はMiddleになって状態S2へ遷移する。
〔a11−3〕状態S2のときに、入力値が1ならば出力値はLowになって状態S0へ遷移する。
〔a12−3〕状態S2のときに、入力値が0ならば出力値はMiddleになって状態S1へ遷移する。
〔a13−3〕状態S3のときに、入力値が1ならば出力値はHighになって状態S3へ遷移する。
〔a14−3〕状態S3のときに、入力値が0ならば出力値はMiddleになって状態S2へ遷移する(なお、上記の状態遷移において、ポイントP1、P2では状態S1、S2の両方が存在することになる)。以降同様な流れで状態遷移が続くことにより、図3に示すような波形を持つデュオバイナリ信号が生成される。
次にデスキュー信号の生成について説明する。図4はデスキュー信号の生成の様子を示す図である。なお、データの処理単位は任意の長さでよいが、以降ではビット単位で処理を行うものとする。また、図中のbit x,yという表記は、1ビットデータを表し、xはチャネル番号、yは図の左側から時間軸に沿ってシーケンシャルに付けた番号を意味している。
デスキュー信号生成部12は、1チャネル当たり25GbpsのNRZ形式の入力信号#0〜#3の各チャネルから一部のデータを抽出し、1/2の速度変換を行って12.5Gbpsまでビットレートを落としたNRZ信号を生成する。
例えば、チャネル#3からbit3,0を抽出して1/2の速度変換を行い、チャネル#2からbit2,2を抽出して1/2の速度変換を行い、チャネル#1からbit1,4を抽出して1/2の速度変換を行い、チャネル#0からbit0,6を抽出して1/2の速度変換を行って、これらのビットデータを抽出した順番に並べて1本のNRZ信号を生成する(速度変換後の1ビット幅は、入力信号の1ビット幅の2倍になる)。
また、デスキュー信号生成部12では、抽出したビットデータがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加する(受信側でフレーミングデータを検出できれば、ビットデータの並び順から該当ビットデータが何チャネルのビットデータであるかが認識できる)。
ここでは、フレーミングデータにはパリティビットを用い、抽出したビットデータの値にもとづいて、偶数パリティまたは奇数パリティになるようなパリティビットを生成し、フレーミングデータとして、偶数パリティで生成したパリティビットと、奇数パリティで生成したパリティビットとを交互に配置する。
ここで、チャネル#3から抽出したビットデータをbit3、チャネル#2から抽出したビットデータをbit2、チャネル#1から抽出したビットデータをbit1、チャネル#0から抽出したビットデータをbit0とすると、bit0〜3の4つのビットデータを用いて1ビットのパリティビットを生成する。
奇数パリティのパリティビットを生成する場合は、bit0〜3とパリティビットとに含まれる1の合計が奇数となるようにパリティビットを決定する。例えば、bit3のみが1で、bit2、1、0の3つがすべて0であったならば、奇数パリティのパリティビットは0とする。
また、偶数パリティのパリティビットを生成する場合は、bit0〜3とパリティビットとに含まれる1の合計が偶数となるようにパリティビットを決定する。例えば、bit3のみが0で、bit2、1、0の3つがすべて1であったならば、偶数パリティのパリティビットは1とする。
すなわち、チャネル#1〜#nの入力信号の各チャネルからk回目に抽出した複数データをデータd1,k〜dn,kとした場合(dx,yとは、チャネル#xの入力信号からy番目に抽出したデータを意味する)、データd1,k〜dn,kの値にもとづいて、奇数パリティによるパリティ生成方法でパリティデータを生成し、フレーミングデータとしてデータd1,k〜dn,kの末尾の位置に、生成した該当パリティデータを挿入する。
さらに、(k+1)回目に抽出したデータd1,(k+1)〜dn,(k+1)に対しては、データd1,(k+1)〜dn,(k+1)の値にもとづいて、偶数パリティによるパリティ生成方法でパリティデータを生成し、フレーミングデータとしてデータd1,(k+1)〜dn,(k+1)の末尾の位置に、生成した該当パリティデータを挿入する。
このように、奇数パリティで生成したパリティデータと、偶数パリティで生成したパリティデータとを、フレーミングデータとして交互に配置してフレーム化したデスキュー信号を生成する。
このようなフレーミングデータが付加されたデスキュー信号を生成することにより、受信側のフレーム同期部22bでは、フレーム検出を行って、抽出されたビットデータがどのチャネルから抽出されたものかが受信側で認識でき(フレーミングデータを検出できれば、例えば、フレーミングデータの直後に配置されているビットはチャネル#3からの抽出ビットであると認識できる)、さらに1フレーム内でパリティチェックによる誤り検出も行うことが可能になる。
次にクロックリカバリ部22aについて説明する。図5はクロックリカバリ部22a内の概略構成を示す図である。クロックリカバリ部22aは、リミッティングアンプ22a−1と、クロックリカバリ制御部22a−2とから構成される。クロックリカバリ制御部22a−2としては、PLL(phase-locked loop)または狭帯域用フィルタによるクロックリカバリ回路が用いられる。
図6はデュオバイナリ符号化された信号を受信するクロックリカバリ部周辺の概略構成を示す図である。デュオバイナリ符号化されたデスキュー信号を受信してクロックリカバリ制御を行う従来の回路構成を示している。従来のクロックリカバリ部50は、2つのリミッティングアンプ51a、51bと、加算器52と、クロックリカバリ回路53とを含む。
ここで、クロックリカバリ部22aおよびクロックリカバリ部50ともに、入力信号のダイナミックレンジを確保するために、クロックリカバリを行う構成要素の前段にはリミッティングアンプが設けられるが、NRZのデスキュー信号を受信するクロックリカバリ部22aでは、HighまたはLowの識別を行えばよいので、1つのしきい値Vthがあればよく、1個のリミッティングアンプ22a−1が設けられることになる。
一方、3値のデュオバイナリ符号化されたデスキュー信号を受信するクロックリカバリ部50では、HighまたはMiddleの識別と、MiddleまたはLowの識別を行うので2つのしきい値Vth1、Vth2が必要であり、このため2つのリミッティングアンプ51a、51bを設ける必要がある。
また、クロックリカバリ部50では、リミッティングアンプ51a、51bからの出力信号を加算する加算器52と、さらに、図示していないが、リミッティングアンプ51a、51bからの出力信号を加算する際に、ジッタが増加しないようにするために遅延時間合わせをするための回路などが必要になる。
図6のように、並列伝送されるデータチャネルと同じビットレートのデュオバイナリ符号化されたデスキューチャネルを用いてデスキュー処理を行う場合、クロックリカバリ回路の前段にリミッティングアンプを追加し、さらに遅延時間合わせのための回路および加算器などが必要となるが、図5のように、ビットレートを1/2以上に落としたNRZ符号化されたデスキューチャネルを用いてデスキュー処理を行う場合は、回路規模を削減することができ、このため消費電力も低減化することが可能になる。
次にデスキュー信号を用いてのスキュー補償について説明する。図7はスキュー補償を説明するための図である。送信装置10−1から送信されたチャネル#0〜#3のデータチャネルと、デスキュー信号との位相関係は、状態Tであるとし、受信装置20−1での到着時には、チャネル#3のデータチャネルが1ビット他のチャネルのデータチャネルよりも遅れて到着し、状態Rの位相で受信したとする。
スキュー補償部22cでは、送信装置10−1から送信されるデスキュー信号を基準にした複数チャネルの位相関係はあらかじめ認識しており、フレーム同期部22bから送信された同期信号およびデスキュー信号から1フレーム構成を認識すると、チャネル毎にデータチャネルとデスキュー信号とのそれぞれの位相を比較する。比較制御により、デスキュー信号のデータ位相とずれが生じているチャネルを検出すると、位相ずれを生じているチャネルに対しては位相調節を行ってスキューを補償して、データチャネル#0〜#3の各位相が送信時の位相と同じになるように制御する。
図の場合、送信時のチャネル#3のbit3,0と、デスキュー信号内のbit3,0との間に1ビットのずれがあることを検出し(チャネル#3は1ビット分遅延して受信装置20−1に到着している)、位相合わせとしては例えば、チャネル#0〜#2のデータチャネルの位相を1ビット右へずらして(1ビット遅らせて)、すべてのデータチャネル#0〜#3の位相が送信時のデータチャネルの位相と同じになるように制御する。
スキュー補償部22cの内部構成としては、例えば、チャネル毎にシフトレジスタが構成され、一定タイミング毎にシフトさせたデータをレジスタ内に保持させておく。そして、所望の位相タイミングのデータを出力させるレジスタを選択して、選択したレジスタから出力されるデータを取得することで、他のチャネルに対して位相を合わせることができる。
以上説明したように、通信システム1−1の送信装置10−1では、情報データに関しては、情報データをデュオバイナリ符号化して、複数チャネルのデュオバイナリ信号を生成して並列伝送し、デスキュー信号に関しては、デュオバイナリ信号の1/N(N≧2)のビットレートのNRZの符号化信号をデスキュー信号として使用する構成とした。
これにより、受信装置20−1では、情報データのビットレートよりも低速で、NRZ符号のデスキュー信号にもとづいて、クロックリカバリを行ってクロックを抽出してデスキュー処理を行う回路構成となるので、従来のデスキュー処理の回路構成(情報データと同じ高速で、デュオバイナリ符号化されたデスキュー信号にもとづいてデスキュー処理を行う回路構成)と比較して、回路規模および消費電力の低減化を図ることが可能になる。
次に図2で上述した状態遷移を使用してデスキュー信号を生成する第2の実施の形態の通信システムについて説明する。なお、以降では上述した同じ構成要素には、同じ符号を付けてその構成要素に関する説明は省略する。
図8は通信システムの構成を示す図である。第2の実施の形態の通信システム1−2は、送信装置10−2と受信装置20−2とから構成される。送信装置10−2は、符号化部11aとフレーム信号生成部12aから構成される。
フレーム信号生成部12aは、複数チャネルの入力信号の各チャネルから一部のデータを抽出し、抽出データがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加してフレーム信号を生成する。また、このとき、抽出したデータの間に固定値を挿入してフレーム信号を出力する。
符号化部11aは、複数チャネルの入力信号を符号化し、同じチャネル数のデュオバイナリ信号を生成して、デュオバイナリ信号の並列送信を行う。さらに、受信したフレーム信号を符号化して、並列送信するデュオバイナリ信号のスキューを抑制するためのデスキュー信号を生成して受信装置20−2へ送信する。
なお、1チャネルのデュオバイナリ信号の伝送速度は25Gbpsであり、全体で100Gbps(=25Gbps×4)の伝送を行うものとする。また、デスキュー信号の伝送速度は、25Gbpsのデュオバイナリ信号の1/2の12.5Gbpsの伝送速度とする。
受信装置20−2は、復号化部21、デスキュー処理部22−2、多重化部23、E/O部24から構成される。デスキュー処理部22−2は、クロックリカバリ部22a、フレーム同期部22b、スキュー補償部22c、符号変換部22dを含み、デスキュー信号を受信して、複数チャネル#0〜#3の復号化信号のスキューを補償するデスキュー処理を行う。なお、符号変換部22dは、デスキュー信号を符号変換し、符号変換後のデスキュー信号をスキュー補償部22cへ送信する(図12で後述)。
ここで、符号化部11aは、図2で上述した状態遷移にしたがって、入力信号の符号化処理を行って、デュオバイナリ信号を生成する。さらに、デスキュー信号を生成する場合には、固定値が挿入されたフレーム信号に対して、デュオバイナリ信号を生成する際に用いた同じ図2の状態遷移を用いて符号化処理を行って、フレーム信号を2値符号化(NRZ符号化)し、1チャネル当たりのデュオバイナリ信号の伝送速度よりも低速となるように速度変換して、NRZ形式のフレーム化されたデスキュー信号を生成する。
次にフレーム信号の生成について説明する。図9はフレーム信号の生成の様子を示す図である。フレーム信号生成部12aは、1チャネル当たり25Gbpsの入力信号#0〜#3の各チャネルから一部のデータを抽出し、抽出したデータの間に固定値を挿入する。また、抽出したビットデータがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加して1本のフレーム信号を生成する。
例えば、チャネル#3からbit3,0を抽出し、チャネル#2からbit2,2を抽出し、チャネル#1からbit1,4を抽出し、チャネル#0からbit0,6を抽出し、bit3,0とbit2,2とbit1,4とbit0,6との間に固定値1の1ビットデータを配置する。また、フレーミングビットを配置してフレーム信号を生成する。
次にデスキュー信号の生成について説明する。図10はデスキュー信号の生成過程を説明するための図である。図2で示したデュオバイナリ符号化の状態遷移図にもとづいて、図9で示したフレーム信号を符号化処理することで、NRZ信号の波形(図の実線波形)が生成される過程を示している。
なお、符号化の開始地点が状態S0でbit3,0から符号化を行うものとする。また、図3と比較して、どの状態遷移が禁止されたかがわかるように、禁止された状態遷移に対応する波形(実際には生成されない波形)を点線で示している。
〔a1−1〕状態S0のときに、フレーム信号の入力値bit3,0が1ならば出力値はLowになって状態S0へ遷移する。
〔a2−1〕状態S0のときに、フレーム信号の入力値bit3,0が0ならば出力値はMiddleになって状態S1へ遷移する。
〔a3−2〕状態S0のときに、フレーム信号の入力値が1(固定値)なので、出力値はLowになって状態S0へ遷移する。
〔a4−2〕フレーム信号の入力値が1のみであるので、図3で示した矢印a4−2の遷移はない。
〔a5−2〕状態S1のときに、フレーム信号の入力値が1(固定値)なので、出力値はHighになって状態S3へ遷移する。
〔a6−2〕フレーム信号の入力値が1のみであるので、図3で示した矢印a6−2の遷移はない。
〔a7−3〕状態S0のときに、フレーム信号の入力値bit2,2が1ならば出力値はLowになって状態S0へ遷移する。
〔a8−3〕状態S0のときに、フレーム信号の入力値bit2,2が0ならば出力値はMiddleになって状態S1へ遷移する。
〔a9−3〜a12−3〕ポイントP1は存在しないので、図3で示した矢印a9−3〜a12−3の遷移はない。
〔a13−3〕状態S3のときに、フレーム信号の入力値bit2,2が1ならば出力値はHighになって状態S3へ遷移する。
〔a14−3〕状態S3のときに、フレーム信号の入力値bit2,2が0ならば出力値はMiddleになって状態S2へ遷移する。以降同様な流れで固定値1が挿入されたフレーム信号の状態遷移が続くことにより、図10に示すような波形を持つNRZ信号が生成される。
すなわち、図1で用いたデュオバイナリ信号を生成する際に用いた同じ状態遷移の制御を行う回路に、入力値を限定したフレーム信号を入力してデュオバイナリ符号化処理を行うことで、NRZ形式のデスキュー信号を生成するものである。
なお、入力信号からフレーム信号が生成され、フレーム信号からデスキュー信号が生成される様子を図11に示す。任意の状態から2ビットで特定の状態へ遷移してデスキュー信号が生成される(0の状態から2ビットで0または1の状態へ遷移する。または1の状態から2ビットで0または1の状態へ遷移する)。
次に符号変換部22dについて説明する。上記のように、送信装置10−2では、2値のフレーム信号を3値符号変換処理であるデュオバイナリ符号化して、NRZ相当のデスキュー信号を生成して送信している。
このとき、例えば、元のフレーム信号の値0は、生成後のデスキュー信号のMiddleの位置に相当するというように(図10の〔a2−1〕など)、元のフレーム信号の値と、そのフレーム信号をデュオバイナリ符号変換した後のデスキュー信号の値とは対応していない。このため、受信装置20−2では、受信したデスキュー信号の値をそのまま0、1と認識すると誤りを生じることになるので、デスキュー信号を符号変換する必要がある。
図12は符号変換部22dの構成を示す図である。符号変換部22dは、2ビット遅延回路22d−1、排他論理和(EXOR)素子22d−2、インバータ22d−3から構成される。符号変換側は、直前のビットからレベル遷移があれば0、直前のビットからレベル遷移がなければ1であり、この変換則を論理回路で実現した構成を示している。
符号変換前のデスキュー信号は、2ビット遅延回路22d−1およびEXOR素子22d−2の一方の端子に入力する。2ビット遅延回路22d−1によって、2ビット遅延したデスキュー信号は、EXOR素子22d−2の他方の端子に入力する。EXOR素子22d−2は、デスキュー信号と、2ビット遅延後のデスキュー信号との排他論理和をとって出力し、インバータ22d−3で、その出力信号を反転させて符号変換後のデスキュー信号を生成し、スキュー補償部22cへ送信する。
以上説明したように、通信システム1−2の送信装置10−2では、情報データに関しては、情報データをデュオバイナリ符号化して、複数チャネルのデュオバイナリ信号を生成して並列伝送し、デスキュー信号に関しては、固定値が挿入されたフレーム信号に対して、デュオバイナリ信号を生成する際に用いた同じ状態遷移を用いて符号化処理を行って、フレーム信号を2値符号化することで、デュオバイナリ信号の1/N(N≧2)のビットレートのNRZの符号化信号をデスキュー信号として使用する構成とした。
これにより、受信装置20−2では、情報データのビットレートよりも低速で、NRZ符号のデスキュー信号にもとづいて、クロックリカバリを行ってクロックを抽出してデスキュー処理を行う回路構成となるので、従来のデスキュー処理の回路構成(情報データと同じ高速で、デュオバイナリ符号化されたデスキュー信号にもとづいてデスキュー処理を行う回路構成)と比較して、回路規模および消費電力の低減化を図ることが可能になる。
また、データチャネルをデュオバイナリ符号化する構成要素と同じ構成要素を用いて、入力値を限定させたフレーム信号をデュオバイナリ符号化してデスキュー信号を生成することで、すなわち、同じ回路からデュオバイナリ信号およびデスキュー信号を生成・出力することにより、スペクトル特性などをデスキュー信号とデータチャネルとで揃えることができ(例えば、データチャネルの立ち上がり波形または立ち下り波形と、デスキュー信号の立ち上がり波形または立ち下り波形を揃えることができ)、スキューの影響をより低減することが可能になる。
次に第3の実施の形態の通信システムについて説明する。第3の実施の形態は、デュオバイナリ符号化則にしたがってHighレベル、Lowレベルを周期的に配置したデスキュー信号を生成し、受信側では、その周期的なHighレベル、Lowレベルから、その周波数成分(クロック信号)を検出するものである。
図13は通信システムの構成を示す図である。第3の実施の形態の通信システム1−3は、送信装置10−3と受信装置20−3とから構成される。送信装置10−3は、符号化部11bとフレーム信号生成部12bから構成される。
フレーム信号生成部12bは、複数チャネルの入力信号の各チャネルから一部のデータを抽出し、抽出データがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加してフレーム信号を生成する。
符号化部11bは、複数チャネルの入力信号を符号化し、同じチャネル数のデュオバイナリ信号を生成して、デュオバイナリ信号の並列送信を行う。さらに、受信したフレーム信号を符号化して、並列送信するデュオバイナリ信号のスキューを抑制するためのデスキュー信号を生成して受信装置20−3へ送信する。
なお、1チャネルのデュオバイナリ信号の伝送速度は25Gbpsであり、全体で100Gbps(=25Gbps×4)の伝送を行うものとする。また、デスキュー信号の伝送速度に対しても、並列伝送されるデュオバイナリ信号と同じ25Gbpsである。
ここで、符号化部11bは、デスキュー信号を生成する場合、フレーミングデータの位置で周期的にHigh、Lowレベルとなるように、デュオバイナリ符号化の状態遷移にもとづいて、フレーム信号の符号化処理を行って、1チャネル当たりのデュオバイナリ信号の伝送速度と同じ速度である、デュオバイナリ符号のデスキュー信号を生成する。
受信装置20−3は、復号化部21、デスキュー処理部22−3、多重化部23、E/O部24から構成される。デスキュー処理部22−3は、クロックリカバリ&フレーム同期部22eおよびスキュー補償部22cを含み、デスキュー信号を受信して、複数チャネル#0〜#3の復号化信号のスキューを補償するデスキュー処理を行う。
次にデスキュー信号の生成について説明する。図14は入力信号からフレーム信号が生成され、フレーム信号からデスキュー信号が生成される様子を示す図である。
フレーム信号生成部12bは、1チャネル当たり25Gbpsの入力信号#0〜#3の各チャネルから一部のデータを抽出する。また、抽出したビットデータがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加して1本のフレーム信号を生成する。
図の場合、チャネル#3からbit3,0を抽出し、チャネル#2からbit2,1を抽出し、チャネル#1からbit1,2を抽出し、チャネル#0からbit0,3を抽出し、フレーミングビットf0、f1を配置して1つ目のフレーム信号を生成し、また、チャネル#3からbit3,6を抽出し、チャネル#2からbit2,7を抽出し、チャネル#1からbit1,8を抽出し、チャネル#0からbit0,9を抽出し、フレーミングビットf0、f1を配置して2つ目のフレーム信号を生成している。
その後、符号化部11bでは、フレーミングビットの位置で周期的にHigh、Lowレベルとなるように、図2で上述したデュオバイナリ符号化則の状態遷移にもとづいて、フレーム信号の符号化処理を行って、デュオバイナリ符号化されたデスキュー信号を生成する。
図15はデスキュー信号の生成を説明するための図である。例えば、2フレーム目のフレーミングビットが存在する位置をHighレベルに設定する場合、1フレーム内のbit0が状態S0にある場合は、状態S0→状態S1→状態S3の経由(b1→b2の矢印経由)で遷移させて、状態S3のHighに設定する。
また、bit0が状態S1にある場合は、状態S1→状態S3→状態S3の経由(b3→b4の矢印経由)で遷移させて、状態S3のHighに設定し、bit0が状態S2にある場合は、状態S2→状態S1→状態S3の経由(b5→b2の矢印経由)で遷移させて、状態S3のHighに設定し、bit0が状態S3にある場合は、状態S3→状態S3→状態S3の経由(b6→b4の矢印経由)で遷移させて、状態S3のHighに設定する。
一方、3フレーム目のフレーミングビットが存在する位置をLowレベルに設定する場合、2フレーム内のbit0が状態S0にある場合は、状態S0→状態S0→状態S0の経由(c1→c2の矢印経由)で遷移させて、状態S0のLowに設定する。
また、bit0が状態S1にある場合は、状態S1→状態S2→状態S0の経由(c3→c4の矢印経由)で遷移させて、状態S0のLowに設定し、bit0が状態S2にある場合は、状態S2→状態S0→状態S0の経由(c5→c2の矢印経由)で遷移させて、状態S0のLowに設定し、bit0が状態S3にある場合は、状態S3→状態S2→状態S0の経由(c6→c4の矢印経由)で遷移させて、状態S0のLowに設定する。
次にクロック信号の生成について説明する。図16はクロック信号の生成を説明するための図である。符号化部11bにおいて、デスキュー信号のHighレベルとLowレベルの周期が1/f0となるように、デスキュー信号に周期的にHigh、Lowレベルを設定したとする。この場合、デスキュー信号には、周期的にHighレベル、Lowレベルが存在するため、周期1/f0の繰り返し信号成分が存在することになる。したがって、クロックリカバリ&フレーム同期部22eでは、中心周波数f0のバンドパスフィルタリング制御を行って、周波数f0の線スペクトルを抽出し、周波数f0のクロック信号を生成する。
以上説明したように、通信システム1−3の送信装置10−3では、情報データに関しては、情報データをデュオバイナリ符号化して、複数チャネルのデュオバイナリ信号を生成して並列伝送し、デスキュー信号に関しては、フレーミングビットの位置で周期的にHighレベル、Lowレベルとなるように、フレーム信号の符号化処理を行って、デュオバイナリ符号化されたデスキュー信号を生成する構成とし、受信装置20−3では、バンドパスフィルタによってデスキュー信号に含まれる線スペクトルを抽出してクロック信号を生成する構成にした。
これにより、データチャネルと同じ伝送速度のデュオバイナリ符号化されたデスキュー信号であっても、クロック成分をデスキュー信号の中から容易に抽出することができ、複雑なロジック回路が不要となるので、回路規模および消費電力の低減化を図ることが可能になる。
通信システムの原理図である。 デュオバイナリ符号化の状態遷移図である。 デュオバイナリ信号の生成過程を説明するための図である。 デスキュー信号の生成の様子を示す図である。 クロックリカバリ部内の概略構成を示す図である。 デュオバイナリ符号化された信号を受信するクロックリカバリ部周辺の概略構成を示す図である。 スキュー補償を説明するための図である。 通信システムの構成を示す図である。 フレーム信号の生成の様子を示す図である。 デスキュー信号の生成過程を説明するための図である。 入力信号からフレーム信号が生成され、フレーム信号からデスキュー信号が生成される様子を示す図である。 符号変換部の構成を示す図である。 通信システムの構成を示す図である。 入力信号からフレーム信号が生成され、フレーム信号からデスキュー信号が生成される様子を示す図である。 デスキュー信号の生成を説明するための図である。 クロック信号の生成を説明するための図である。 SFI−5準拠のインタフェースが用いられる光通信回路を示す図である。
符号の説明
1−1 通信システム
10−1 送信装置
11 符号化部
12 デスキュー信号生成部
20−1 受信装置
21 復号化部
22−1 デスキュー処理部
22a クロックリカバリ部
22b フレーム同期部
22c スキュー補償部
23 多重化部
24 E/O部

Claims (6)

  1. 送受信間で並列伝送を行う通信システムにおいて、
    複数チャネルの入力信号を符号化して、同じチャネル数の多値符号化信号を生成し、前記多値符号化信号の並列送信を行う符号化部と、前記多値符号化信号のスキューを抑制するためのデスキュー信号を生成して送信するデスキュー信号生成部と、から構成される送信装置と、
    前記多値符号化信号を受信して復号化し、復号化信号を生成する復号化部と、前記デスキュー信号を受信して、前記複数チャネルの前記復号化信号のスキューを補償するデスキュー処理を行うデスキュー処理部と、から構成される受信装置と、
    を備え、
    前記符号化部は、1つの符号で2値をとる2値符号化信号である前記入力信号から、1つの符号で3つ以上の値をとる前記多値符号化信号を生成し、
    前記デスキュー信号生成部は、
    前記入力信号の各チャネルから一部のデータを抽出して、抽出したデータがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加し、1チャネル当たりの前記多値符号化信号の伝送速度よりも低速となるように速度変換して、前記2値符号化信号であるフレーム化された前記デスキュー信号を生成する、
    ことを特徴とする通信システム。
  2. 前記デスキュー信号生成部は、各チャネルから抽出された複数のデータの値にもとづいてパリティデータを生成し、偶数パリティにより生成した前記パリティデータと、奇数パリティにより生成した前記パリティデータとを、前記フレーミングデータとして交互に挿入することを特徴とする請求項1記載の通信システム。
  3. 並列伝送を行う通信システムにおいて、
    複数チャネルの入力信号の各チャネルから一部のデータを抽出し、抽出データがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加してフレーム信号を生成するフレーム信号生成部と、前記複数チャネルの前記入力信号を符号化し、同じチャネル数の多値符号化信号を生成して、前記多値符号化信号の並列送信を行い、かつ前記フレーム信号を符号化して前記多値符号化信号のスキューを抑制するためのデスキュー信号を生成して送信する符号化部と、から構成される送信装置と、
    前記多値符号化信号を受信して復号化し、復号化信号を生成する復号化部と、前記デスキュー信号を受信して、前記複数チャネルの前記復号化信号のスキューを補償するデスキュー処理を行うデスキュー処理部と、から構成される受信装置と、
    を備え、
    前記フレーム信号生成部は、抽出したデータの間に固定値を挿入して前記フレーム信号を出力し、
    前記符号化部は、
    前記多値符号化信号を生成する場合、前記入力信号の入力値に応じて、前記多値符号化信号の1つの符号でとりうる値を示す状態へ遷移する状態遷移にしたがって、前記入力信号の符号化処理を行って、1つの符号で3つ以上の値をとる前記多値符号化信号を生成し、
    前記デスキュー信号を生成する場合、前記固定値が挿入された前記フレーム信号に対して、前記多値符号化信号を生成する際に用いた同じ前記状態遷移を用いて前記符号化処理を行って、前記フレーム信号を2値符号化し、1チャネル当たりの前記多値符号化信号の伝送速度よりも低速となるように速度変換して、2値符号化信号であるフレーム化された前記デスキュー信号を生成する、
    ことを特徴とする通信システム。
  4. 前記フレーム信号生成部は、抽出したデータの間に前記固定値として1を挿入して前記フレーム信号を出力し、
    前記符号化部は、符号出力がHigh、Middle、Lowの3つの値をとり、4つの状態が含まれる前記状態遷移であって、4つの状態を状態S0〜S3とした場合、
    現在の状態が、
    状態S0のときには、入力値が1ならば符号出力はLowになって同じ状態S0に遷移し、入力値が0ならば符号出力はMiddleになって状態S1に遷移し、
    状態S1のときには、入力値が1ならば符号出力はHighになって状態S3に遷移し、入力値が0ならば符号出力はMiddleになって状態S2に遷移し、
    状態S2のときには、入力値が1ならば符号出力はLowになって状態S0に遷移し、入力値が0ならば符号出力はMiddleになって状態S1に遷移し、
    状態S3のときには、入力値が1ならば符号出力はHighになって同じ状態S3に遷移し、入力値が0ならば符号出力はMiddleになって状態S2に遷移する前記状態遷移にしたがって、前記入力信号の前記符号化処理を行って、前記多値符号化信号として、1つの符号でHigh、Middle、Lowの3つのレベルの値をとるデュオバイナリ信号を生成し、
    前記フレーム信号に対して、前記デュオバイナリ信号を生成する際に用いた前記状態遷移にもとづく前記符号化処理を施す際に、1が設定された前記固定値が入力値として与えられた場合にのみ、
    状態S1から状態S2への遷移、状態S2から状態S1への遷移、状態S0から状態S1への遷移および状態S3から状態S2への遷移の少なくとも1つを無くすことで、前記フレーム信号を2値符号化して、フレーム化されたNRZ信号を前記デスキュー信号として生成する、
    ことを特徴とする請求項3記載の通信システム。
  5. 並列伝送を行う通信システムにおいて、
    複数チャネルの入力信号の各チャネルから一部のデータを抽出し、抽出データがどのチャネルから抽出されたものかが受信側で認識できるためのフレーミングデータを付加してフレーム信号を生成するフレーム信号生成部と、前記複数チャネルの前記入力信号を符号化し、同じチャネル数の多値符号化信号を生成して、前記多値符号化信号の並列送信を行い、かつ前記フレーム信号を符号化して前記多値符号化信号のスキューを抑制するためのデスキュー信号を生成して送信する符号化部と、から構成される送信装置と、
    前記多値符号化信号を受信して復号化し、復号化信号を生成する復号化部と、前記デスキュー信号を受信して、前記複数チャネルの前記復号化信号のスキューを補償するデスキュー処理を行うデスキュー処理部と、から構成される受信装置と、
    を備え、
    前記符号化部は、
    前記多値符号化信号を生成する場合、前記入力信号の入力値に応じて、前記多値符号化信号の1つの符号でとりうる値を示す状態へ遷移する状態遷移にしたがって、前記入力信号の符号化処理を行って、1つの符号で3つ以上の値をとる前記多値符号化信号を生成し、
    前記デスキュー信号を生成する場合、前記フレーミングデータの位置で周期的にHighレベル、Lowレベルとなるように、前記状態遷移にもとづいて、前記フレーム信号の符号化処理を行って、1チャネル当たりの前記多値符号化信号の伝送速度と同じ速度である、1つの符号で3つ以上の値をとる多値符号化した前記デスキュー信号を生成する、
    ことを特徴とする通信システム。
  6. 前記デスキュー処理部は、前記デスキュー信号からクロック信号を生成するクロックリカバリ機能を有し、
    前記符号化部が、前記デスキュー信号のHighレベルとLowレベルの周期が1/f0となるように、前記デスキュー信号に周期的にHighレベル、Lowレベルを設定する場合、
    前記デスキュー処理部は、中心周波数f0のバンドパスフィルタリング制御により、周波数f0の前記クロック信号を生成する、
    ことを特徴とする請求項5記載の通信システム。
JP2008018885A 2008-01-30 2008-01-30 通信システム Expired - Fee Related JP5125550B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008018885A JP5125550B2 (ja) 2008-01-30 2008-01-30 通信システム
US12/361,995 US8270526B2 (en) 2008-01-30 2009-01-29 Communication system
US13/462,118 US8446978B2 (en) 2008-01-30 2012-05-02 Communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008018885A JP5125550B2 (ja) 2008-01-30 2008-01-30 通信システム

Publications (2)

Publication Number Publication Date
JP2009182577A true JP2009182577A (ja) 2009-08-13
JP5125550B2 JP5125550B2 (ja) 2013-01-23

Family

ID=40899212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008018885A Expired - Fee Related JP5125550B2 (ja) 2008-01-30 2008-01-30 通信システム

Country Status (2)

Country Link
US (2) US8270526B2 (ja)
JP (1) JP5125550B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259128A (ja) * 2010-06-08 2011-12-22 Nec Corp デジタルデータ伝送システム、送信装置、受信装置、及び伝送方式
WO2016072189A1 (ja) * 2014-11-05 2016-05-12 ソニー株式会社 送信装置、送信方法、および通信システム
KR20190135275A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8488623B2 (en) * 2010-07-28 2013-07-16 Altera Corporation Scalable interconnect modules with flexible channel bonding
US8854236B2 (en) 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals
KR102166908B1 (ko) 2014-02-13 2020-10-19 삼성전자주식회사 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법
US9922686B2 (en) 2016-05-19 2018-03-20 Micron Technology, Inc. Apparatuses and methods for performing intra-module databus inversion operations
US10146719B2 (en) 2017-03-24 2018-12-04 Micron Technology, Inc. Semiconductor layered device with data bus
US10664432B2 (en) 2018-05-23 2020-05-26 Micron Technology, Inc. Semiconductor layered device with data bus inversion
US10964702B2 (en) 2018-10-17 2021-03-30 Micron Technology, Inc. Semiconductor device with first-in-first-out circuit
TWI813062B (zh) * 2021-11-12 2023-08-21 群聯電子股份有限公司 時脈重整電路模組、訊號傳輸系統及訊號傳輸方法
CN116208250B (zh) * 2023-05-06 2023-08-11 深圳市飞思卓科技有限公司 400g光模块系统、控制方法及接口

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156551A (ja) * 1984-08-27 1986-03-22 Nec Corp デ−タ伝送方式およびデ−タ送信装置
JPS6235731A (ja) * 1985-08-09 1987-02-16 Canon Inc デ−タ信号伝送方式
JPH0311828A (ja) * 1989-06-08 1991-01-21 Nec Corp パリテイ信号挿入回路
JPH04222135A (ja) * 1990-12-25 1992-08-12 Hitachi Ltd タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム
JPH0795247A (ja) * 1993-09-27 1995-04-07 Nec Eng Ltd 信号パス監視方式
JP2003179586A (ja) * 2001-08-28 2003-06-27 Lucent Technol Inc 電気システムと光ネットワークとの間で並列データ送信および受信を保証するための方法およびそのような並列データ送信および受信を保証するために使用されるように適合されたインターフェース回路およびそのようなインタフェース回路で使用するように適合された電気送信デバイス。
WO2007005686A1 (en) * 2005-07-01 2007-01-11 Lucent Technologies Inc. Method and apparatus for synchronizing data channels using deskew channel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675327B1 (en) * 1998-12-14 2004-01-06 Agere Systems Inc. Communications system including lower rate parallel electronics with skew compensation and associated methods
US6819683B2 (en) * 2001-01-19 2004-11-16 Lucent Technologies Inc. Communications system and associated deskewing and word framing methods
JP2004228922A (ja) 2003-01-23 2004-08-12 Hitachi Ltd 光通信装置
KR100584351B1 (ko) 2003-09-08 2006-05-26 삼성전자주식회사 듀오바이너리 인코더 및 이를 이용한 광 듀오바이너리전송장치
US7500156B2 (en) * 2005-09-28 2009-03-03 Electronics And Telecommunications Research Institute Method and apparatus for verifying multi-channel data

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156551A (ja) * 1984-08-27 1986-03-22 Nec Corp デ−タ伝送方式およびデ−タ送信装置
JPS6235731A (ja) * 1985-08-09 1987-02-16 Canon Inc デ−タ信号伝送方式
JPH0311828A (ja) * 1989-06-08 1991-01-21 Nec Corp パリテイ信号挿入回路
JPH04222135A (ja) * 1990-12-25 1992-08-12 Hitachi Ltd タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム
JPH0795247A (ja) * 1993-09-27 1995-04-07 Nec Eng Ltd 信号パス監視方式
JP2003179586A (ja) * 2001-08-28 2003-06-27 Lucent Technol Inc 電気システムと光ネットワークとの間で並列データ送信および受信を保証するための方法およびそのような並列データ送信および受信を保証するために使用されるように適合されたインターフェース回路およびそのようなインタフェース回路で使用するように適合された電気送信デバイス。
WO2007005686A1 (en) * 2005-07-01 2007-01-11 Lucent Technologies Inc. Method and apparatus for synchronizing data channels using deskew channel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259128A (ja) * 2010-06-08 2011-12-22 Nec Corp デジタルデータ伝送システム、送信装置、受信装置、及び伝送方式
WO2016072189A1 (ja) * 2014-11-05 2016-05-12 ソニー株式会社 送信装置、送信方法、および通信システム
US10284398B2 (en) 2014-11-05 2019-05-07 Sony Corporation Transmission device, transmission method, and communication system
KR20190135275A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치
KR102401996B1 (ko) * 2018-05-28 2022-05-24 삼성전자주식회사 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치

Also Published As

Publication number Publication date
US8446978B2 (en) 2013-05-21
JP5125550B2 (ja) 2013-01-23
US20120237225A1 (en) 2012-09-20
US8270526B2 (en) 2012-09-18
US20090190690A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP5125550B2 (ja) 通信システム
US6496540B1 (en) Transformation of parallel interface into coded format with preservation of baud-rate
US11477055B2 (en) Low power chip-to-chip bidirectional communications
US8005130B2 (en) Transmitter and receiver using forward clock overlaying link information
US8000350B2 (en) Reducing bandwidth of a data stream transmitted via a digital multimedia link without losing data
JP5826222B2 (ja) 高速シリアルデータ信号のレシーバ回路網
CN102710240B (zh) 信号处理装置、方法、serdes和处理器
US8411782B2 (en) Parallel generation and matching of a deskew channel
US8594136B2 (en) Transmission of parallel data flows on a parallel bus
JP5203153B2 (ja) パラレル伝送方法及びパラレル伝送装置
EP3646520B1 (en) Frequency/phase-shift-keying for back-channel serdes communication
JP5365132B2 (ja) 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置
JP5174585B2 (ja) デスキュー方式
JP2007142860A (ja) 送信器、受信器及びデータ伝送方法
US20100054382A1 (en) Recovering Data From An Oversampled Bit Stream With A Plesiochronous Receiver
US20120044098A1 (en) Swap Tolerant Coding and Decoding Circuits and Methods
JP2014120920A (ja) 局側装置および受信信号処理方法
US20160094900A1 (en) Optical transmission device and opu frame generation method
Ehlert Different approaches of high speed data transmission standards
ITTO990457A1 (it) Sistema di telecomunicazioni
JP2008092405A (ja) 送信装置およびフレーマ回路の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees