KR100584351B1

KR100584351B1 - 듀오바이너리 인코더 및 이를 이용한 광 듀오바이너리전송장치

Info

Publication number: KR100584351B1
Application number: KR1020030062621A
Authority: KR
Inventors: 김성기; 이한림; 황성택
Original assignee: 삼성전자주식회사
Priority date: 2003-09-08
Filing date: 2003-09-08
Publication date: 2006-05-26
Also published as: US20050053384A1; KR20050025785A; US7289048B2; JP2005086823A; CN1595843A; JP4181532B2

Abstract

본 발명은 패럴렐 프로세싱(parallel processing)을 수행하는 듀오바이너리 인코더 및 이를 이용한 광 듀오바이너리 전송장치에 관한 것이다.

본 발명의 듀오바이너리 인코더는 N 개 채널의 데이터 입력 신호의 "0"의 개수가 짝수인가 홀수인가를 판별하는 판별부와; 상기 "0"의 개수가 짝수인 경우 상기 판별부의 출력 신호를 토클하는 토글부와; 상기 N 개의 채널 중 임의의 채널을 기준으로 데이터 입력 신호에 따라 나머지 채널들의 위상 변환(phase shift) 여부를 결정하는 중간신호 생성부와; 상기 중간신호 생성부의 출력신호와 상기 데이터 입력 신호에 따라 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹으로 분리하여 출력하는 위상 분리부를 포함하여 구성됨을 특징으로 한다.

듀오바이너리 인코더, 페럴렐 프로세싱

Description

듀오바이너리 인코더 및 이를 이용한 광 듀오바이너리 전송장치 {DUOBINARY ENCODER AND OPTICAL DUOBINARY TRANSMITTER USING THE SAME}

도 1은 종래의 광 듀오바이너리 전송장치의 일 구성예를 나타낸 도면,

도 2는 도 1의 광 듀오바이너리 전송장치를 이용한 출력신호의 예를 나타낸 도면,

도 3은 종래의 광 듀오바이너리 전송장치의 다른 구성예를 나타낸 도면,

도 4는 도 3의 ①, ②, ③, ④, ⑤ 각 지점에서의 출력신호를 나타낸 도면,

도 5는 본 발명의 일 실시예에 따른 광 듀오바이너리 전송장치의 구성을 나타낸 도면,

도 6은 본 발명에 따른 페럴렐 프로세싱을 수행하는 듀오바이너리 인코더의 제1 실시예의 구성을 나타낸 도면,

도 7은 도 6의 입출력 신호의 예를 나타낸 도면,

도 8은 본 발명에 따른 페럴렐 프로세싱을 수행하는 듀오바이너리 인코더의 제2 실시예의 구성을 나타낸 도면,

도 9는 도 8의 입출력 신호의 예를 나타낸 도면.

본 발명은 광(optical) 듀오바이너리(duobinary) 송신 기법을 이용한 광 듀오바이너리 전송장치에 관한 것으로, 특히 패럴렐 프로세싱(parallel processing)을 수행하는 듀오바이너리 인코더 및 이를 이용한 광 듀오바이너리 전송장치에 관한 것이다.

고밀도 파장 분할 다중 방식(Dense Wavelength Division Multiplexing : 이하 DWDM이라 칭함)의 광전송 시스템은 하나의 광섬유 내에 서로 다른 파장을 갖는 다수의 채널들로 구성된 광신호를 전송함으로써 전송 효율을 높일 수 있으며, 전송 속도에 무관하게 광신호를 전송할 수 있으므로 최근과 같이 전송량이 증가하고 있는 초고속 인터넷망에 유용하게 쓰이고 있는 시스템이다. 현재 DWDM을 이용하여 100개 이상의 채널들을 하나의 광섬유를 통해 전송하는 시스템이 상용화되었으며, 하나의 광섬유에 200개 이상의 40Gbps 채널들을 동시에 전송하여 10Tbps 이상의 전송속도를 가지는 시스템에 대한 연구도 활발히 진행되고 있다.

그러나, 급격한 데이터 트래픽의 증가와 40Gbps 이상의 고속 데이터 전송 요구로 인하여 기존 NRZ(Non Return to Zero: 이하 NRZ라 칭함)를 이용한 광 세기변조시 50GHz 채널 간격 이하에서는 급격한 채널간 간섭과 왜곡으로 전송용량의 확장에 한계가 있으며, 기존 바이너리(binary) NRZ 전송신호의 DC 주파수 성분과 변조시 확산된 고주파 성분은 광섬유 매질에서의 전파시 비선형과 분산을 초래하여 10Gbps 이상의 고속 전송에 있어서는 전송거리에 한계를 가진다.

최근, 광 듀오바이너리 기술이 색분산(chromatic dispersion)으로 인한 전송거리 제한을 극복할 수 있는 광 전송기술로 주목받고 있다. 듀오바이너리 전송의 주요 장점은 전송 스펙트럼이 일반적인 바이너리 전송에 비해 줄어든다는 것이다. 분산 제한 시스템에 있어서, 전달거리는 전송 스펙트럼 대역폭의 제곱에 반비례한다. 이는, 전송 스펙트럼이 1/2로 줄어들면 전달거리는 4배가된다는 것을 의미한다. 더욱이, 반송파 주파수가 듀오바이너리 전송 스펙트럼 내에서 억압되므로, 광섬유 내에서 자극 받은 브릴루인 산란(Brillouin Scattering)으로 인한 출력 광 전력에 대한 제한을 완화시킬 수 있다.

도 1은 종래의 광 듀오바이너리 전송장치의 일 구성예를 나타낸 도면으로, 이를 통해 종래 광 듀오바이너리 전송장치에 대해 설명하면 다음과 같다.

도 1에서, 종래의 광 듀오바이너리 전송장치는 N 개 채널의 데이터 입력 신호를 다중화하여 출력하는 다중화기(10)와, 상기 다중화된 신호를 부호화하는 프리코더(20)와, 상기 프리코더(20)에서 출력되는 2-레벨의 NRZ 전기신호를 3-레벨의 전기신호로 변화시키고 신호의 대역폭을 줄이는 저역 통과 필터(30)와, 상기 3-레벨 전기신호를 증폭하여 광 변조기 구동 신호를 출력하는 변조기 구동 증폭기(40)와, 반송파를 출력하는 레이저 광원(laser source, 50)과, 마하-젠더 타입의 광세기 변조기(Mach-Zehnder interferometer type optical intensity modulator, 60)로 구성된다.

N 개 채널의 입력 신호는 다중화기(10)에서 다중화 된 후 프리코더(20)에서 부호화 된다. 프리코더(20)에서 출력된 2-레벨의 바이너리 신호는 저역 통과 필터(30)에 각각 입력되고, 저역 통과 필터(30)는 상기 2-레벨 바이너리 신호의 클럭 주파수(clock frequency)의 약 1/4에 해당하는 대역폭을 갖는다. 이러한 대역폭의 과도한 제한으로 인해 코드간의 간섭이 발생하고, 코드간의 간섭으로 인해 상기 2-레벨 바이너리 신호는 3-레벨의 듀오바이너리 신호(3-level Duo-binary signal)로 변환된다. 3-레벨 듀오바이너리 신호는 변조기 구동 증폭기(40)에 의해 증폭된 후 마하-젠더 타입의 광세기 변조기(60)의 구동신호로 이용되며, 레이저 광원(50)으로부터 출력된 반송파는 마하-젠더 타입의 광세기 변조기(60)의 구동신호에 따라 위상 및 광세기 변조되어 2-레벨의 광 듀오바이너리 신호로 출력된다.

도 2는 도 1의 광 듀오바이너리 전송장치를 이용하여 11010111101010의 신호를 전송한 경우 출력 광 신호의 패턴의 예와 위상변화를 나타낸 도면이다. 도면에서 데이터 입력 신호가 매 '0'가 나올 때마다 위상이 'π'만큼 변하게 됨을 알 수 있다.

그러나, 상기 종래기술은 전기적 저대역 통과필터를 이용하여 3-레벨 데이터신호를 만들 때 의사잡음 비트 시퀀스(PRBS: Pseudo-Random bit sequence)의 영향을 많이 받게 되고, 의사잡음 비트 시퀀스(PRBS)의 길이가 길어짐에 따라 전송특성의 저하가 심해져 시스템 구현에 어려움이 있다.

또한, 상기 종래기술은 입력 데이터를 다중화한 후 프리코더를 통해 코딩함으로 인해 데이터의 전송속도가 증가함에 따라 프리코더의 속도도 동시에 증가되어야 한다. 그러나, 일반적으로 프리코더의 경우 배타적 논리합(XOR: Exclusive OR) 게이트(이하 XOR 게이트라 칭함)와 이의 출력신호를 1 데이터 비트만큼 시간지연시켜 피드백(feedback)시키는 구조를 사용하게 되는데, 고속의 데이터 신호의 경우 XOR 게이트 자체의 속도의 한계와 시간지연으로 인해 고속의 프리코더 구현에 어려움이 따른다.

도 3은 종래의 광 듀오바이너리 전송장치의 다른 구성예를 나타낸 도면이고, 도 4는 도 3의 ①, ②, ③, ④, ⑤ 각 지점에서의 출력신호를 나타낸 것이다.

도 3에서, 종래의 광 듀오바이너리 전송장치는 N 개 채널의 데이터 입력 신호를 다중화하여 출력하는 다중화기(10)와, 상기 다중화된 신호를 위상정보를 포함하도록 부호화하는 인코더(70)와, 상기 부호화된 신호를 3-레벨의 전기신호로 변환하는 결합기(또는 가산기)(80)와, 상기 3-레벨 전기신호를 증폭하여 광 변조기 구동 신호를 출력하는 변조기 구동 증폭기(40)와, 반송파를 출력하는 레이저 광원(laser source, 50)과, 마하-젠더 타입의 광세기 변조기(Mach-Zehnder interferometer type optical intensity modulator, 60)로 구성된다.

상기 종래기술의 경우 저대역 통과필터를 사용하지 않을 뿐만 아니라 프리코더를 필요로 하지 않는다. 대신 광 듀오바이너리 신호의 중요 특성인 위상변화를 갖도록 하기 위해서 인코더(70)에서는 다중화되어 출력되는 데이터 신호① 중에서 위상을 변화시키지 않는 데이터②와 위상변화가 필요한 데이터③를 각각 출력하게 된다. 상기 인코더의 출력신호②, ③는 결합기(또는 가산기)(80)에 의해 3-레벨 신호④로 만들어지며 광세기 변조기(60)를 거쳐 위상변화를 갖는 광 듀오바이너리 신호⑤로 출력된다.

그러나, 상기 도 3의 광 듀오바이너리 전송장치도 도 1의 그것과 마찬가지로 N 개 채널의 입력 신호를 다중화한 후 인코딩함으로 인해 고속의 인코더를 요구하게 되며, 인코더를 구성하는 전기적 소자가 갖는 속도의 한계로 인해 고속의 인코더 구현에 어려움이 따른다.

따라서, 본 발명의 목적은 기존의 저속의 전기적 소자를 사용하고서도 고속의 듀오바이너리 인코더를 구현할 수 있는 듀오바이너리 인코더 및 이를 이용한 광 듀오바이너리 전송장치를 제공함에 있다.

또한, 본 발명은 의사잡음 비트 시퀀스(PRBS)에 대한 전송특성의 영향을 받지 않는 광 듀오바이너리 전송장치를 제공함에 있다.

본 발명의 다른 목적은 기존의 피드백 형태의 프리코더와 전기적 저대역 통과 필터를 사용하지 않고, 파장분산에 강한 특성을 갖는 광 듀오바이너리 전송장치를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명에 따른 듀오바이너리 인코더는 N 개 채널의 데이터 입력 신호의 "0"의 개수가 짝수인가 홀수인가를 판별하며, 상기 N개 채널의 데이터 입력 신호의 "0"의 총 개수가 짝수일 경우 "0" 또는 "1"을 출력하도록 피라미드 형태로 연결된 N개의 배타적 논리합(XOR: Exclusive OR) 게이트를 구비하는 판별부와; 상기 "0"의 개수가 짝수인 경우 상기 판별부의 출력 신호를 토클하는 토글부와; 상기 N 개의 채널 중 임의의 채널의 데이터 입력신호를 기준으로 너머지 채널들의 위상 변환(phase shift) 여부를 결정하는 중간신호 생성부와; 상기 중간신호 생성부의 출력신호와 상기 데이터 입력 신호를 기준으로 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹으로 분리하여 출력하는 위상 분리부를 포함함을 특징으로 한다.

또한, 본 발명의 광 듀오바이너리 전송장치는 N 개의 데이터 입력 신호를 패럴렐 프로세싱(parallel processing)에 의해 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹으로 분리하여 출력하는 인코더와; 상기 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹을 각각 다중화하는 제1 및 제2 다중화기와; 상기 제1 및 제2 다중화기에 의해 각각 다중화된 신호를 결합하여 3-레벨 신호를 출력하는 결합기와; 광 반송파를 생성 출력하는 광원과; 상기 3-레벨 신호에 의해 상기 광 반송파를 광 듀오바이너리 신호로 변조시켜 출력하는 광 변조기를 포함하여 구성됨을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

도 5는 본 발명의 실시예에 따른 광 듀오바이너리 전송장치의 구성을 나타낸 도면이다. 도 5에서, 본 발명의 광 듀오바이너리 전송장치는 N 개의 데이터 입력 신호를 부호화하는 인코더(100)와, 상기 부호화된 신호를 다중화하는 제1 및 제2 다중화기(200, 300)와, 상기 제1 및 제2 다중화기의 출력신호를 결합하는 결합기(또는 가산기)(400)와, 상기 결합기의 출력신호를 증폭하는 구동증폭기(500)와, 반송파를 출력하는 광원(light source, 600)과, 마하-젠더 타입의 광세기 변조기(Mach-Zehnder interferometer type optical intensity modulator, 700)를 포함하여 구성된다.

상기 인코더(100)는 N 개 채널의 입력 신호를 패럴렐 프로세싱(parallel processing)에 의해 부호화하는 역할을 수행한다.

도 6은 본 발명에 따른 페럴렐 프로세싱을 수행하는 듀오바이너리 인코더의 제1 실시예의 구성(800)을 나타낸 도면으로, 다중화 할 입력 신호의 채널 수가 4인 경우를 나타낸다. 참고로, 도 6에는 도 5의 구성에서 인코더(100)의 출력신호가 입력되는 제1 및 제2 다중화기(200, 300)도 함께 도시하였다.

도 6을 참조하면, 입력신호가 a_4n+1, a_4n+2,a_4n+3, a_4n+4인 경우 b_4n+1신호는 a_4n+1 신호와, b_4n+4 신호가 1 데이터 비트만큼 시간 지연된 신호를 XOR 한 후 인버터를 사용해서 반전시킴으로써 얻을 수 있으며, b_4n+2신호는 b_4n+1 신호와 a_4n+4 신호를 XOR 한 후 인버터를 사용해서 반전시킴으로써 얻을 수 있다. b_4n+3, b_4n+4신호도 마찬가지 방법으로 얻을 수 있다. 즉, 다음과 같은 로직을 수행하게 된다.

b_4n+1= ~(a_4n+1

b_4(n-1)+4) = ~(a_4n+1

b₄)

b_4n+2= ~(a_4n+2

~(a_4n+1

b_4n)) = ~(a_4n+2

b_4n+1)

b_4n+3= ~(a_4n+3

~(a_4n+2

~(a_4n+1

b_4n))) = ~(a_4n+3

b_4n+2)

b_4n+4= ~(a_4n+4

~(a_4n+3

~(a_4n+2

~(a_4n+1 b_4n)))) = ~(a_4n+4

b_4n+3)

여기서, b_n신호는 입력 신호가 '0'이 될 때마다 토글해 주기 위한 것이다. b_n신호는 입력 신호(a_n)를 광 듀오바이너리 신호로 만들어 줄 때 위상을 변화시키지 않는 부분과 180°위상을 변화시키는 나누어 주기 위한 것이다. 즉, b_n신호와 입력 신호(a_n)를 논리곱(AND)시킴으로써 최종적인 c_n신호와 d_n신호를 만들 수 있다.

도 6에서 1 데이터 비트만큼 시간 지연을 위해 디-플립플롭(D-FF)이 사용될 수 있으며, XOR 게이트에서의 시간 지연을 보상해부기 위해서 XOR 게이트가 사용되지 않은 경로에 또 다른 XOR 게이트를 삽입할 수 있다. 이 경우 XOR 게이트의 하나의 입력에 '0' 레벨 신호를 입력하면 신호의 변화 없이 시간 지연만 맞춰 줄 수 있다.

다시 도 5 및 도 6을 참조하면, 패럴렐 프로세싱을 통해 얻은 c_n신호와 d_n신호를 제1 및 제2 다중화기(200, 300)를 이용하여 각각 시간 다중화하면, 도 4의 신호②, ③과 같이 위상을 변화시키지 않는 데이터(0°)와 180°위상 변화가 필요한 데이터로 각각 분리된다.

위상 분리된 신호②, ③는 결합기(또는 가산기)(400)에 의해 3 레벨 신호로 만들어지며④ 구동증폭기(500)에 의해 증폭되어 마하-젠더 타입 광세기 변조기(Mach-Zehnder interferometer type optical intensity modulator, 700)의 구동신호로 작용한다.

레이저 광원(600)으로부터 출력된 반송파는 마하-젠더 타입의 광세기 변조기(700)의 구동신호에 따라 위상 및 광세기 변조되어 2-레벨의 광 듀오바이너리 신호⑤로 출력된다.

도 7은 입력신호가 '1101011110010100'인 경우 도 6의 입출력 신호를 나타낸 것이다. 도면에서 a_n+1내지 a_4n+4까지의 입력신호를 시간 다중화시키면 도 4의 입력신호와 동일함을 알 수 있다. 또한 패럴렐 프로세싱을 통해 얻은 c_n신호와 d_n신호를 각각 시간다중화 하게 되면 도 4의 두 출력신호(② 및 ③)와 동일하게 됨을 알 수 있다. 즉, 도 6에 의해 기존과 동일한 방법으로 코딩이 이루어짐을 확인할 수 있다.

상기 제1 실시예의 듀오바이너리 인코더(800)는 간단하게 구현할 수 있는 장점이 있으나, 입력 신호의 개수 n이 증가함에 따라 XOR 게이트에서 발생하는 시간 지연이 누적되어 1 데이터 비트보다 더 긴 시간지연이 발생할 수 있다. 따라서, 제1 실시예는 입력신호의 개수가 작은 경우에 보다 효과적이다.

이러한 입력 신호의 개수의 제한은 마지막 XOR 게이트로부터 피드백이 존재하기 때문이며, 피드백이 존재하지 않으면 입력 신호의 개수의 제한이 없어지고 많은 수의 입력을 동시에 처리해 줌으로써 저속의 소자를 사용하고도 원하는 신호를 만들 수 있다.

도 8은 본 발명에 따른 페럴렐 프로세싱을 수행하는 듀오바이너리 인코더의 제2 실시예의 구성을 나타낸 것이고, 도 9는 도 8의 입출력신호의 예를 도시한 것이다. 본 실시예는 피드-포워드(feed-forward) 방식을 사용함으로써 입력 신호의 개수의 제한을 없앤 경우로서, 입력신호의 개수(N)가 4인 경우를 예로써 나타낸 것이다.

도 8을 참조하면, 상기 듀오바이너리 인코더(900)는 판별부(910), 토글부(920), 중간신호 생성부(930), 위상분리부(940), 클록(CLK)을 포함하여 구성된다.

도 8 및 도 9를 참조하면, 상기 판별부(910)는 N 개의 입력 신호 중에서 "0"가 짝수개 존재하는지 홀수개 존재하는지 알려 준다. 예로써, 입력 신호의 개수 N이 짝수일 경우, N 개의 입력 신호 중에 '0'의 총 개수가 짝수냐 홀수냐에 따라 각각 '0'과 '1'을 출력한다. 이에 대한 예로써 도 9에 신호들을 도시하였다. 판별부(910)는 XOR 게이트가 피라미드 형태로 연결된 구성이며, 입력 신호의 개수가 증가하면 XOR 게이트의 개수도 증가한다. 입력 신호 N이 4인 경우 3 개의 XOR 게이트(XOR1, XOR2, XOR3)로 구성된다.

상기 토글부(920)는 판별부(910)의 출력 신호가 '0'인 경우, 즉 입력 신호의 "0"의 개수가 짝수인 경우 상기 판별부의 출력 신호를 토클시킨다. 토글부(920)는 AND 게이트(AND1)와 티-플립플롭(Toggle Flip-Flop: 이하 T-FF라 칭함)으로 구성되며, 판별부(910)의 출력신호와 클럭(CLK) 신호를 AND 연산한 후에 T-FF를 거치게 되면서 n 번째 출력신호 b_4n+4을 만들어 준다. 판별부(910)의 출력신호와 클록신호의 AND 연산을 통해서 얻은 신호가 T-FF에 입력되어 신호가 증가하는 부분(rising edge: 도 9에 화살표로 도시함)마다 T-FF에서 신호의 토글이 발생한다.

상기 중간신호 생성부(930)는 N 개의 채널 중 n 번째 출력신호 b_4n+4를 기준으로 해서 입력신호 a_n에 따라 나머지 채널들의 위상을 결정하는 부분으로, 여러 개의 XOR 게이트(XOR4, XOR5, XOR6)와 인버터로 구성된다.

위상 분리부(940)는 중간신호 생성부(930)에서 생성된 중간신호(b_4n+1, b_4n+2, b_4n+3, b_4n+4)와 입력신호를 광 듀오바이너리 신호로 만들어 줄 때 위상을 변화시키지 않는 부분과 180°위상을 변화시키는 부분으로 나누어 준다. 다수의 AND 게이트(AND2 내지 AND9)로 구현할 수 있다.

상기 과정을 통해 얻은 출력 신호들(c_n 및 d_n)를 다중화기(200, 300)를 이용하여 각각 시간 다중화 하게 되면 도 9에 도시된 바와 같은 출력 신호(Mux1 Output, Mux2 Output)를 얻을 수 있으며, 도 4의 출력 신호(Signal②, Signal③)와 비교해 보면 서로 동일함을 알 수 있다.

본 실시예의 듀오바이너리 인코더도 상기 제1 실시예와 마찬가지로 신호가 XOR 게이트를 통과함으로써 발생하는 시간 지연을 맞추기 위해서 하나의 입력에 '0'이 인가되는 XOR 게이트가 삽입될 수 있다. 또한, AND 게이트에서의 시간 지연을 맞추기 위해 하나의 입력에 '1'이 인가되는 AND 게이트가 삽입될 수 있고, T-FF 에 의한 시간 지연을 맞추기 위해 D-FF를 사용해서 시간 지연을 맞출 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명에 따른 듀오바이너리 인코더는 시간 다중화 하기 전에 패럴렐 프로세싱을 통해 코딩함으로써 고속의 데이터에 의한 병목현상을 기존의 저속의 전기 소자를 사용하면서도 방지할 수 있다.

또한, 기존의 피드백 형태의 인코더를 사용하지 않음으로써 입력신호의 개수에 제한을 받지 않는다.

따라서, 본 발명에 의한 듀오바이너리 인코더를 이용하여 광 듀오바이너리 전송장치를 구현할 경우 고속의 프리코더를 사용하지 않아도 된다. 또한, 전기적 저대역 통과 필터를 사용하지 않고 듀오바이너리 신호가 가지는 교차되는 위상 특성을 갖도록 함으로써, 의사잡음 비트 시퀀스(PRBS)에 대한 영향을 없앨 수 있다.

Claims

N 개 채널의 데이터 입력 신호의 "0"의 개수가 짝수인가 홀수인가를 판별하며, 상기 N개 채널의 데이터 입력 신호의 "0"의 총 개수가 짝수일 경우 "0" 또는 "1"을 출력하도록 피라미드 형태로 연결된 N개의 배타적 논리합(XOR: Exclusive OR) 게이트를 구비하는 판별부와;

상기 "0"의 개수가 짝수인 경우 상기 판별부의 출력 신호를 토클하는 토글부와;

상기 N 개의 채널 중 임의의 채널의 데이터 입력신호를 기준으로 너머지 채널들의 위상 변환(phase shift) 여부를 결정하는 중간신호 생성부와;

상기 중간신호 생성부의 출력신호와 상기 데이터 입력 신호를 기준으로 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹으로 분리하여 출력하는 위상 분리부를 포함함을 특징으로 하는 듀오바이너리 인코더.
삭제
제 1 항에 있어서, 상기 토글부는

상기 판별부의 출력신호와 클럭신호를 AND 연산하는 AND 게이트와,

상기 AND 게이트 출력신호의 상승 부분(rising edge)마다 토글시키는 티-플립플롭(T-FF)을 포함함을 특징으로 하는 듀오바이너리 인코더.
제 3 항에 있어서, 상기 중간신호 생성부는

상기 토글부의 출력을 반전시켜 상기 데이터 입력 신호와 XOR 연산하고,

상기 XOR 연산된 신호와 상기 데이터 입력 신호를 다시 XOR 연산하도록 구성됨을 특징으로 하는 듀오바이너리 인코더.
제 4 항에 있어서, 상기 위상 분리부는

상기 중간신호 생성부에서 생성된 N 개의 중간신호와 상기 N 개의 데이터 입력 신호를 AND 연산하도록 2N 개의 AND 게이트로 구성됨을 특징으로 하는 듀오바이너리 인코더.
a_Nn+1,a_Nn+2,a_Nn+3,...,a_Nn+(N-2),a_Nn+(N-1),a_Nn+N데이터 신호를 각각 입력받는 N 개의 XOR 게이트와;

상기 각각의 XOR 게이트의 출력단에 연결된 N 개의 인버터와;

상기 a_Nn+1,a_Nn+2,a_Nn+3,...,a_Nn+(N-2),a_Nn+(N-1),a _Nn+N데이터 신호와 상기 N 개의 XOR 게이트의 출력 신호를 각각 AND 연산하는 N 개의 제1 AND 게이트와;

상기 a_Nn+1,a_Nn+2,a_Nn+3,...,a_Nn+(N-2),a_Nn+(N-1),a _Nn+N데이터 신호와 상기 N 개의 인버터의 출력 신호를 각각 AND 연산하는 각각 N 개의 제2 AND 게이트와;

상기 N 번째 인버터의 출력단에 연결된 지연기를 포함하며,

상기 지연기의 출력신호가 상기 a_Nn+1데이터 신호가 입력되는 상기 XOR 게이트에 피드백입력되도록 구성됨을 특징으로 하는 듀오바이너리 인코더.
제 6 항에 있어서, 상기 각각 N 개의 제1 AND 게이트와 제2 AND 게이트는

상기 a_Nn+1,a_Nn+2,a_Nn+3,...,a_Nn+(N-2),a_Nn+(N-1),a _Nn+N데이터 신호들을 위상을 변화시키지 않는 그룹과 위상 변화가 필요한 그룹으로 각각 분리하기 위한 구성임을 특징으로 하는 듀오바이너리 인코더.
제 6 항에 있어서, 상기 N은 4임을 특징으로 하는 듀오바이너리 인코더.
N 개의 데이터 입력 신호를 패럴렐 프로세싱(parallel processing)에 의해 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹으로 분리하여 출력하는 인코더와;

상기 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹을 각각 다중화하는 제1 및 제2 다중화기와;

상기 제1 및 제2 다중화기에 의해 각각 다중화된 신호를 결합하여 3-레벨 신호를 출력하는 결합기와;

광 반송파를 생성 출력하는 광원과;

상기 3-레벨 신호에 의해 상기 광 반송파를 광 듀오바이너리 신호로 변조시켜 출력하는 광 변조기를 포함하며, 상기 인코더는

상기 N 개 데이터 입력 신호의 "0"의 개수가 짝수인가 홀수인가를 판별하는 판별부와, 상기 "0"의 개수가 짝수인 경우 상기 판별부의 출력 신호를 토클하는 토글부와, 상기 N 개 데이터 입력 신호 중 임의 번째 데이터 입력 신호를 기준으로 나머지 데이터 입력 신호의 위상 변환(phase shift) 여부를 결정하는 중간신호 생성부와, 상기 중간신호 생성부의 출력신호와 상기 데이터 입력 신호에 따라 위상을 변화시키지 않는 데이터 그룹과 위상 변화가 필요한 데이터 그룹으로 분리하여 출력하는 위상 분리부를 포함함을 특징으로 하는 광 듀오바이너리 전송장치.
삭제
제 9 항에 있어서, 상기 광 듀오바이너리 전송장치는

상기 3-레벨 신호를 증폭하여 상기 광 변조기의 구동신호로 제공하는 구동 증폭기를 더 포함하여 구성됨을 특징으로 하는 광 듀오바이너리 전송장치.