JP2613256B2 - ディジタル復調装置 - Google Patents
ディジタル復調装置Info
- Publication number
- JP2613256B2 JP2613256B2 JP63125704A JP12570488A JP2613256B2 JP 2613256 B2 JP2613256 B2 JP 2613256B2 JP 63125704 A JP63125704 A JP 63125704A JP 12570488 A JP12570488 A JP 12570488A JP 2613256 B2 JP2613256 B2 JP 2613256B2
- Authority
- JP
- Japan
- Prior art keywords
- reproduction system
- digital
- carrier
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル変調波を入力信号とする復調器
に係り、とくに、低C/N下あるいは高速同期を必要とす
る再生系に対し安定な動作を保証するのに好適なディジ
タル復調装置に関する。
に係り、とくに、低C/N下あるいは高速同期を必要とす
る再生系に対し安定な動作を保証するのに好適なディジ
タル復調装置に関する。
従来、ディジタル変調波を受信信号とした復調器を、
ディジタル信号処理により実現する方法としては、例え
ば電子情報通信学会昭和62年度全国大会論文集の講演N
o.2325「小型小容量地球局用変復調部LSIの開発」と題
する論文に記載されている様に、動作サンプリング周波
数に全ての回路が同期している方式が主であった。
ディジタル信号処理により実現する方法としては、例え
ば電子情報通信学会昭和62年度全国大会論文集の講演N
o.2325「小型小容量地球局用変復調部LSIの開発」と題
する論文に記載されている様に、動作サンプリング周波
数に全ての回路が同期している方式が主であった。
また、書籍「ディジタル信号処理の応用」（社団法人
電子通信学会編、昭和58年７月10日第３版発行）の第６
章6,5項（P169〜）に記載されている様に、音声帯域利
用有線モデムの復調器にも同様な方式が採用されてい
る。そして、これらのデイジタル化復調器では、サンプ
リング周波数はタイミング抽出されたクロックに同期し
ている。
電子通信学会編、昭和58年７月10日第３版発行）の第６
章6,5項（P169〜）に記載されている様に、音声帯域利
用有線モデムの復調器にも同様な方式が採用されてい
る。そして、これらのデイジタル化復調器では、サンプ
リング周波数はタイミング抽出されたクロックに同期し
ている。
一方、衛生通信等での多重化通信方式のひとつである
TDMA（時分割多元接続）では、復調器のバースト動作が
必要となる。この場合、キャリア再生，クロック再生の
同期時間の高速化が、回線使用効率向上の目的で必要に
なる。このために特にクロック再生は、バースト波受信
後に位相差を短時間に吸収する方法が考えられている。
例えば特開昭60−183841号公報に記載されている様に、
前バーストの周波数差をメモリに蓄える方式などがあ
る。
TDMA（時分割多元接続）では、復調器のバースト動作が
必要となる。この場合、キャリア再生，クロック再生の
同期時間の高速化が、回線使用効率向上の目的で必要に
なる。このために特にクロック再生は、バースト波受信
後に位相差を短時間に吸収する方法が考えられている。
例えば特開昭60−183841号公報に記載されている様に、
前バーストの周波数差をメモリに蓄える方式などがあ
る。
上記従来技術は全て、サンプリング周波数に同期して
処理を行なう復調方式であり、このサンプリング周波数
はタイミング抽出されたクロックと同期している。
処理を行なう復調方式であり、このサンプリング周波数
はタイミング抽出されたクロックと同期している。
第２図及び第３図は、前記した代表的な従来例を示し
たものである。
たものである。
第２図において、受信変調波信号21は、A/D変換機22
により標本化・量子化され、受信波形整形フィルタ23を
通して、キャリア同期部24に入力される。波形整形フィ
ルタ23及びキャリア同期部24は標本化周期に同期して動
作している。キャリア同期部24にて検波された受信デー
タ25により、データレートのクロック成分を抽出・同期
を行なうクロック同期部26により再生クロックが得ら
れ、この再生クロックはサンプリング周波数28として、
これらの系の動作を決定する。
により標本化・量子化され、受信波形整形フィルタ23を
通して、キャリア同期部24に入力される。波形整形フィ
ルタ23及びキャリア同期部24は標本化周期に同期して動
作している。キャリア同期部24にて検波された受信デー
タ25により、データレートのクロック成分を抽出・同期
を行なうクロック同期部26により再生クロックが得ら
れ、この再生クロックはサンプリング周波数28として、
これらの系の動作を決定する。
この例では、低C/N（信号対雑音比）下において、再
生クロックのジッタが増加した場合このジッタ量がサン
プリング周期のジッタとなり、キャリア同期部への入力
雑音が増加する。また、同期系がデータレートにコヒー
レント動作するために、フィードバック系の諸特性もデ
ータレートに応じて変化する。従ってレート毎に特性を
最適化するための定数設定が必要である。
生クロックのジッタが増加した場合このジッタ量がサン
プリング周期のジッタとなり、キャリア同期部への入力
雑音が増加する。また、同期系がデータレートにコヒー
レント動作するために、フィードバック系の諸特性もデ
ータレートに応じて変化する。従ってレート毎に特性を
最適化するための定数設定が必要である。
一方、TDMAに適したバースト動作を行なう復調方式
は、第３図に示される。受信変調波信号31は、A/D変換
器32により標本化・量子化されて検波器33,キャリア再
生部34に入力され、検波された受信データ41が得られ
る。受信データ41よりタイミング抽出で・同期をバース
ト受信に適した動作にするため、ループフィルタ36内の
積分項には周波数差情報が蓄えられ、完全２次型動作を
するループフィルタ36出力は、累算メモリ37により、可
変分周器38の分周数の制御信号となる。この可変分周器
38の出力は受信データ41と位相比較部35にて位相差情報
となり、クロック再生系ループを構成している。
は、第３図に示される。受信変調波信号31は、A/D変換
器32により標本化・量子化されて検波器33,キャリア再
生部34に入力され、検波された受信データ41が得られ
る。受信データ41よりタイミング抽出で・同期をバース
ト受信に適した動作にするため、ループフィルタ36内の
積分項には周波数差情報が蓄えられ、完全２次型動作を
するループフィルタ36出力は、累算メモリ37により、可
変分周器38の分周数の制御信号となる。この可変分周器
38の出力は受信データ41と位相比較部35にて位相差情報
となり、クロック再生系ループを構成している。
この構成でも前例と同様に、タイミング抽出クロック
がサンプリング周波数と同期している。また本方式はバ
ースト間クロックに周波数がほとんどない場合には、バ
ースト波受信時にサンプリングクロックに位相ジャンプ
が発生しないが、システムとしては各子局より送出され
る受信各バースト波間のクロック位相差・周波数差は無
視し得ない。従って、本方式を各局毎の情報としてメモ
リに蓄えたとしても、バースト受信時のクロック初期位
相ジャンプが生じる。このためにキャリア同期系に対し
て演算誤り等の悪影響を与える。また当然ながら再生ク
ロックジッタが再生キャリアジッタに重畳する形で現わ
れ、低C/N下でのキャリアステップ、非同期など頻度が
増える。
がサンプリング周波数と同期している。また本方式はバ
ースト間クロックに周波数がほとんどない場合には、バ
ースト波受信時にサンプリングクロックに位相ジャンプ
が発生しないが、システムとしては各子局より送出され
る受信各バースト波間のクロック位相差・周波数差は無
視し得ない。従って、本方式を各局毎の情報としてメモ
リに蓄えたとしても、バースト受信時のクロック初期位
相ジャンプが生じる。このためにキャリア同期系に対し
て演算誤り等の悪影響を与える。また当然ながら再生ク
ロックジッタが再生キャリアジッタに重畳する形で現わ
れ、低C/N下でのキャリアステップ、非同期など頻度が
増える。
本発明の目的は、タイミング再生系によるジッタの影
響を少なく、もしくは全くゼロにするとともに、バース
ト受信動作においてもタイミング位相差設定ジャンプ等
の影響を受けることのないキャリア再生系の構成を有す
るディジタル復調装置を提供することにある。
響を少なく、もしくは全くゼロにするとともに、バース
ト受信動作においてもタイミング位相差設定ジャンプ等
の影響を受けることのないキャリア再生系の構成を有す
るディジタル復調装置を提供することにある。
上記目的を達成するため本発明は、A/D変換器のサン
プリング周波数はある固定の周波数とし、受信信号の搬
送波再生・検波をこのサンプリング周期で動作させて受
信検波信号を得る。一方、この受信検波信号より送信デ
ータタイミング成分の抽出・同期を行なう処理は、再生
タイミングに同期した処理とする。従って、サンプリン
グ周期は再生タイミングと独立な関係とする。そして、
これら２つの非同期な処理系を補間あるいはリサンプリ
ング処理を介して給合させ、受信検波信号をタイミング
再生系へ送出する。
プリング周波数はある固定の周波数とし、受信信号の搬
送波再生・検波をこのサンプリング周期で動作させて受
信検波信号を得る。一方、この受信検波信号より送信デ
ータタイミング成分の抽出・同期を行なう処理は、再生
タイミングに同期した処理とする。従って、サンプリン
グ周期は再生タイミングと独立な関係とする。そして、
これら２つの非同期な処理系を補間あるいはリサンプリ
ング処理を介して給合させ、受信検波信号をタイミング
再生系へ送出する。
以上の構成によれば、前記問題点は全て解決出来る。
第４図を用いて本発明の概念を説明する。第４図に示
される構成では、タイミング抽出系により生じる再生ク
ロックジッタは、キャリア再生系には全く影響を与えな
い。
される構成では、タイミング抽出系により生じる再生ク
ロックジッタは、キャリア再生系には全く影響を与えな
い。
受信変調波信号51は、あるサンプリング周波数に同期
してA/D変換器52により離散ディジタル信号化される。
この信号はキャリア再生系53によりキャリア成分抽出・
同期が施され、検出信号に変換される。キャリア再生系
53は、入力信号がサンプリング周波数に同期しているこ
とから、演算処理は全てサンプリング周波数に同期して
行なう。従って得られる検波信号は、サンプリング周波
数に同期した離散ディジタル信号である。
してA/D変換器52により離散ディジタル信号化される。
この信号はキャリア再生系53によりキャリア成分抽出・
同期が施され、検出信号に変換される。キャリア再生系
53は、入力信号がサンプリング周波数に同期しているこ
とから、演算処理は全てサンプリング周波数に同期して
行なう。従って得られる検波信号は、サンプリング周波
数に同期した離散ディジタル信号である。
また、タイミング再生系55をディジタル処理にて実現
する場合には、再生クロックに同期して系を動作させる
ことが望ましい。従って、タイミング再生系55の入力信
号は、再生クロックに同期している必要がある。さらに
タイミングジッタがキャリア再生系53に影響を及ぼさな
い構成が必要となる。
する場合には、再生クロックに同期して系を動作させる
ことが望ましい。従って、タイミング再生系55の入力信
号は、再生クロックに同期している必要がある。さらに
タイミングジッタがキャリア再生系53に影響を及ぼさな
い構成が必要となる。
よって、再生クロックとは非同期な入力信号系列か
ら、再生クロックに同期した時刻での信号を推定あるい
はリサンプリングする処理つまりリサンプリング点合わ
せを用いて上記目的を達成させる。
ら、再生クロックに同期した時刻での信号を推定あるい
はリサンプリングする処理つまりリサンプリング点合わ
せを用いて上記目的を達成させる。
以下、本発明の一実施例を第１図に従って説明する。
第１図は、ディジタル復調回路の構成を示している。復
調部は、A/D変換器２のサンプリング周期に同期して動
作するサンプリング動作部10と、抽出タイミングロック
に同期して動作する再生クロック動作部11、さらにこの
両系の２つの非同期な動作間にて信号のインタフェイス
を行なう補間処理部６から構成される。
第１図は、ディジタル復調回路の構成を示している。復
調部は、A/D変換器２のサンプリング周期に同期して動
作するサンプリング動作部10と、抽出タイミングロック
に同期して動作する再生クロック動作部11、さらにこの
両系の２つの非同期な動作間にて信号のインタフェイス
を行なう補間処理部６から構成される。
受信変調波信号１は、発振器５の周波数によりサンプ
リングされることで、折り返しが自波帯域内に加わらな
い様充分帯域外減衰が取られているとする。
リングされることで、折り返しが自波帯域内に加わらな
い様充分帯域外減衰が取られているとする。
A/D変換器２によりディジタル化された受信波は、キ
ャリア再生部４および検波回路３により、基底帯域検波
信号12となる。例えば、受信変調波が、ディジタル４相
位相変調波の場合には、キャリア再生部としてディジタ
ル化に適したコスタスループを用いることが出来る。こ
の場合、同期検波，位相比較，ループフィルタ,VCOは全
てA/D変換器２のサンプリング周期に同期したディジタ
ル処理動作となる。
ャリア再生部４および検波回路３により、基底帯域検波
信号12となる。例えば、受信変調波が、ディジタル４相
位相変調波の場合には、キャリア再生部としてディジタ
ル化に適したコスタスループを用いることが出来る。こ
の場合、同期検波，位相比較，ループフィルタ,VCOは全
てA/D変換器２のサンプリング周期に同期したディジタ
ル処理動作となる。
検波された離散ディジタル信号12から希望時刻（再生
クロック）での値を求める処理は、周知の通り直線の高
次等いくつかの補間方式が存在する。また、アナログ信
号にて一度変換して再標本化する方法等もある。
クロック）での値を求める処理は、周知の通り直線の高
次等いくつかの補間方式が存在する。また、アナログ信
号にて一度変換して再標本化する方法等もある。
第５図に示されるブロック図は、ディジタル信号を一
旦アナログ信号に変換する補間処理回路である。キャリ
ア再生部でのサンプリングクロック62に同期した検波信
号61をA/D変換器63にてアナログ信号64とし、その高調
波成分を低域通過フィルタ65にて除去する。そして得ら
れたアナログ受信検波信号66をA/D変換器67により再生
クロック69に同期したディジタル受信検波信号68とする
ことで、キャリア再生系と独立関係に設定される。
旦アナログ信号に変換する補間処理回路である。キャリ
ア再生部でのサンプリングクロック62に同期した検波信
号61をA/D変換器63にてアナログ信号64とし、その高調
波成分を低域通過フィルタ65にて除去する。そして得ら
れたアナログ受信検波信号66をA/D変換器67により再生
クロック69に同期したディジタル受信検波信号68とする
ことで、キャリア再生系と独立関係に設定される。
第６図に示したブロック図は、直線補間回路の一例で
ある。検波信号71と１段シフレジスタ74により、１サン
プル点遅れた値との減算を減算器75で行ない、２点間の
差分を求める。一方、サンプリングクロック72に同期し
たファレンスクロック73をサンプリングクロックのＮ倍
とすれば、Ｎ分周カウンタ77の出力は２点間の時間をm/
Nで表わすことになる。従って、再生クロック81にて以
上の差値とm/N値を求め、あらかじめメモリ80記憶させ
た補間値をアクセスすることで、２点間からのオフセッ
ト補間値が求まる。この値と１サンプル遅れ値を加算器
82で加算して、再生クロックに同期した受信検波信号が
得られる。
ある。検波信号71と１段シフレジスタ74により、１サン
プル点遅れた値との減算を減算器75で行ない、２点間の
差分を求める。一方、サンプリングクロック72に同期し
たファレンスクロック73をサンプリングクロックのＮ倍
とすれば、Ｎ分周カウンタ77の出力は２点間の時間をm/
Nで表わすことになる。従って、再生クロック81にて以
上の差値とm/N値を求め、あらかじめメモリ80記憶させ
た補間値をアクセスすることで、２点間からのオフセッ
ト補間値が求まる。この値と１サンプル遅れ値を加算器
82で加算して、再生クロックに同期した受信検波信号が
得られる。
２次以上の補間を行なうには、第６図に示すシフトレ
ジスタ74,減算器75を増加し、メモリアクセス値を２次
以上の補間公式より求めることで対応出来る。
ジスタ74,減算器75を増加し、メモリアクセス値を２次
以上の補間公式より求めることで対応出来る。
これらの補間回路を用いて、補間処理部６にて希望タ
イミング（再生クロック８）に同期した信号系列から、
タイミング抽出部７によりデータレート成分を抽出し同
期が取られる。
イミング（再生クロック８）に同期した信号系列から、
タイミング抽出部７によりデータレート成分を抽出し同
期が取られる。
以上説明した実施例では、第１図より明らかなよう
に、発振器５によるサンプリング周波数と、抽出された
再生クロック８は独立である。従って再生クロック動作
部17により発生するジッタは、サンプリング動作部10内
に全く影響を与えない。
に、発振器５によるサンプリング周波数と、抽出された
再生クロック８は独立である。従って再生クロック動作
部17により発生するジッタは、サンプリング動作部10内
に全く影響を与えない。
また、TDMA方式等に対応したバースト動作型復調器で
は、タイミング抽出部７において初期位相差推定により
初期位相合わせが行なわれるが、この時発生する再生タ
イミングの瞬時位相ジャンプは、本実施例ではA/D変換
器２に何ら影響を与えない。従ってこの位相ジャンプに
よる演算誤り、キャリア再生部４における位相比較出力
オフセット等が発生しない。
は、タイミング抽出部７において初期位相差推定により
初期位相合わせが行なわれるが、この時発生する再生タ
イミングの瞬時位相ジャンプは、本実施例ではA/D変換
器２に何ら影響を与えない。従ってこの位相ジャンプに
よる演算誤り、キャリア再生部４における位相比較出力
オフセット等が発生しない。
以上説明した通り本発明によれば、受信信号対雑音比
（C/N）が悪化した場合においても、クロック再生系の
ジッタ等の影響を受けずに復調出来るという効果があ
る。
（C/N）が悪化した場合においても、クロック再生系の
ジッタ等の影響を受けずに復調出来るという効果があ
る。
さらに、TDMA方式でのバースト波受信機内復調動作と
しても、高速同期の必要性から生じる位相ジャンプ等に
よるキャリア再生系への影響が生じない。
しても、高速同期の必要性から生じる位相ジャンプ等に
よるキャリア再生系への影響が生じない。
また、各種データレートに対し共通のキャリア再生系
を提供出来る。つまり従来の方式ではレートが再生系特
性を支配するのに比べ、本発明では全くレートに支配さ
れずに再生系の特性を決定出来る。従って、製品化の際
に標準化が行なえるという効果がある。
を提供出来る。つまり従来の方式ではレートが再生系特
性を支配するのに比べ、本発明では全くレートに支配さ
れずに再生系の特性を決定出来る。従って、製品化の際
に標準化が行なえるという効果がある。
第１図は本発明の一実施例によるディジタル復調回路、
第２図は従来例のディジタル処理復調方式の構成図、第
３図は従来例のビット同期回路を含む復調器の構成図、
第４図は本発明の概略を説明する概念図、第５図はアナ
ログに一度変換する補間処理回路の具体例、第６図は直
線補間回路の具体例である。 １……受信変調波信号、２……A/D変換器、３……検波
回路、４……キャリア再生部、５……発振器、６……補
間処理部、７……タイミング抽出部、８……再生クロッ
ク、９……受信データ、10……サンプリング動作部、11
……再生クロック動作部、12……基底帯域検波信号。
第２図は従来例のディジタル処理復調方式の構成図、第
３図は従来例のビット同期回路を含む復調器の構成図、
第４図は本発明の概略を説明する概念図、第５図はアナ
ログに一度変換する補間処理回路の具体例、第６図は直
線補間回路の具体例である。 １……受信変調波信号、２……A/D変換器、３……検波
回路、４……キャリア再生部、５……発振器、６……補
間処理部、７……タイミング抽出部、８……再生クロッ
ク、９……受信データ、10……サンプリング動作部、11
……再生クロック動作部、12……基底帯域検波信号。
Claims (4)
- 【請求項１】ディジタル変調方式により変調された変調
波信号を復調し、データを再生するディジタル復調装置
において、 ａ）前記変調波信号をディジタル化するA/D変換器と、
該ディジタル化変調波信号を検波する検波回路と、該検
波信号のキャリア再生を行うキャリア再生回路とからな
り、前記A/D変換器の動作タイミングに同期して動作す
るキャリア再生系と、 ｂ）前記キャリア再生系の動作タイミングとは独立し非
同期の周波数で動作するタイミング再生系と、 ｃ）前記キャリア再生系と、前記タイミング再生系とを
接続するサンプリング点合わせ処理部とからなり、 ｄ）該サンプリング点合わせ処理部は前記キャリア再生
系から入力された信号を前記タイミング再生系の動作周
波数に変換する処理を行うことを特徴とするディジタル
復調装置。 - 【請求項２】請求項１記載のディジタル復調装置におい
て、前記サンプリング点合わせ処理部は、前記キャリア
再生系より入力されたディジタル信号をアナログ信号に
変換するD/A変換器と、該アナログ信号の基本波を抽出
するフィルタと、該フィルタから出力されたアナログ信
号を前記タイミング再生系の動作周波数に同期してサン
プリングしディジタル化するA/D変換器とを用いて実現
したことを特徴とするディジタル復調装置。 - 【請求項３】請求項１記載のディジタル復調装置におい
て、前記サンプリング点合わせ処理部は、前記キャリア
再生系より入力された信号の２点より前記タイミング再
生系の動作周波数に同期した時刻での値を直線補間によ
り求めることを特徴とするディジタル復調装置。 - 【請求項４】請求項１記載のディジタル復調装置におい
て、前記サンプリング点合わせ処理部は、ディジタルフ
ィルタを用いて２次以上の高次補間を行い前記タイミン
グ再生系の動作周波数に同期した時刻での値を求めるこ
とを特徴とするディジタル復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125704A JP2613256B2 (ja) | 1988-05-25 | 1988-05-25 | ディジタル復調装置 |
| US07/354,918 US5073904A (en) | 1988-05-25 | 1989-05-22 | Digital signal processing type demodulation method and demodulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125704A JP2613256B2 (ja) | 1988-05-25 | 1988-05-25 | ディジタル復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296745A JPH01296745A (ja) | 1989-11-30 |
| JP2613256B2 true JP2613256B2 (ja) | 1997-05-21 |
Family
ID=14916660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125704A Expired - Fee Related JP2613256B2 (ja) | 1988-05-25 | 1988-05-25 | ディジタル復調装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5073904A (ja) |
| JP (1) | JP2613256B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3255179B2 (ja) * | 1992-02-14 | 2002-02-12 | ソニー株式会社 | データ検出装置 |
| US5396520A (en) * | 1992-07-29 | 1995-03-07 | Dial Page Lp | Digital RF receiver |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
| US5598439A (en) * | 1994-05-13 | 1997-01-28 | Hewlett-Packard Company | Method and apparatus for symbol clock phase recovery |
| US5619542A (en) * | 1994-08-30 | 1997-04-08 | Motorola, Inc. | Device and method for efficient timing estimation in a digital receiver |
| US5588025A (en) * | 1995-03-15 | 1996-12-24 | David Sarnoff Research Center, Inc. | Single oscillator compressed digital information receiver |
| ES2113301B1 (es) * | 1995-10-27 | 1999-01-01 | Alcatel Espacio Sa | Dispositivo de interpolacion de señales. |
| US6606357B1 (en) | 1999-09-10 | 2003-08-12 | Harris Corporation | Carrier injecting waveform-based modulation scheme for reducing satellite transponder power requirements and earth terminal antenna size |
| DE10007783A1 (de) * | 2000-02-21 | 2001-08-23 | Rohde & Schwarz | Verfahren und Anordnung zur Daten- und Taktrückgewinnung bei einem biphase-codierten Datensignal |
| JP3647364B2 (ja) * | 2000-07-21 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | クロック制御方法及び回路 |
| US6782058B1 (en) * | 2001-01-24 | 2004-08-24 | Advanced Micro Devices, Inc. | Device and method for interpolated signal resampling between sampling clock cycles |
| JP4205070B2 (ja) * | 2005-03-09 | 2009-01-07 | アンリツ株式会社 | 信号測定装置及び信号分析装置 |
| JP6127635B2 (ja) * | 2013-03-25 | 2017-05-17 | 富士通株式会社 | 受信回路および通信回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546659A (en) * | 1978-09-29 | 1980-04-01 | Fujitsu Ltd | Data information reproduction system |
| JPS60157347A (ja) * | 1984-01-27 | 1985-08-17 | Hitachi Ltd | 非同期補間法 |
| JPH0728277B2 (ja) * | 1984-03-02 | 1995-03-29 | 日本電信電話株式会社 | ビツト同期回路 |
| US4794341A (en) * | 1985-11-05 | 1988-12-27 | Signal Processors Limited | Digital filters and demodulators |
| JP2685433B2 (ja) * | 1986-02-28 | 1997-12-03 | 株式会社日立製作所 | 復調方式 |
-
1988
- 1988-05-25 JP JP63125704A patent/JP2613256B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-22 US US07/354,918 patent/US5073904A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296745A (ja) | 1989-11-30 |
| US5073904A (en) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| JP2613256B2 (ja) | ディジタル復調装置 | |
| US4312075A (en) | Timing-phase recovery circuit | |
| JPH0828702B2 (ja) | クロック再生器 | |
| JPS6194429A (ja) | 位相同期回路 | |
| CN108111450B (zh) | 采用非相干解调模拟目标动态特性的方法 | |
| US5881110A (en) | Carrier phase synchronization by reverse playback | |
| CA1306516C (en) | Demodulator for psk-modulated signals | |
| JPS6157755B2 (ja) | ||
| US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JPH0316452A (ja) | バースト信号復調装置 | |
| KR100246619B1 (ko) | 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JPH0479183B2 (ja) | ||
| JPH0720143B2 (ja) | クロック同期方式 | |
| Ahmad et al. | DSP implementation of a preambleless all-digital OQPSK demodulator for maritime and mobile data communications | |
| JPS6159579B2 (ja) | ||
| EP1071241A1 (en) | Clock acquisition and tracking for burst communications | |
| JPH06197138A (ja) | ディジタルクロック再生回路 | |
| JP2720582B2 (ja) | 掃引周波数発振器と準同期検波回路 | |
| JPS64859B2 (ja) | ||
| JPH02100510A (ja) | 自動周波数制御装置 | |
| JPH0722294B2 (ja) | 自動周波数制御方式 | |
| JPH02228849A (ja) | ４相位相シフトキーイング検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |