JP3255179B2 - データ検出装置 - Google Patents

データ検出装置

Info

Publication number
JP3255179B2
JP3255179B2 JP05970992A JP5970992A JP3255179B2 JP 3255179 B2 JP3255179 B2 JP 3255179B2 JP 05970992 A JP05970992 A JP 05970992A JP 5970992 A JP5970992 A JP 5970992A JP 3255179 B2 JP3255179 B2 JP 3255179B2
Authority
JP
Japan
Prior art keywords
phase
data
signal
output
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05970992A
Other languages
English (en)
Other versions
JPH05227042A (ja
Inventor
博昭 矢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP05970992A priority Critical patent/JP3255179B2/ja
Publication of JPH05227042A publication Critical patent/JPH05227042A/ja
Priority to US08/361,451 priority patent/US5481568A/en
Application granted granted Critical
Publication of JP3255179B2 publication Critical patent/JP3255179B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばディジタル磁気
記録装置等に使用されるチャネルからの再生信号のデー
タを検出するデータ検出装置に関する。
【０００２】
【従来の技術】従来、チャネルからの再生信号を観測し
てビタビ復号を行うことにより、再生信号のデータを検
出するデータ検出装置が提案されている。ビタビ復号器
には、（１）本来のデータ存在時刻（すなわち「０゜位
相」）における信号レベル値のサンプル、（２）再生信
号に含まれるノイズを平均化した時の０゜位相信号レベ
ル平均値、の２つを与える必要がある。
【０００３】このため、データ検出装置は、０゜位相に
同期するための位相ロックループ（以下、「ＰＬＬ」と
称す）と、信号レベル平均値追従回路を有しなければな
らない。そこで、従来は、確率的最急降下アルゴリズム
により、サンプリング位相とゲインを制御することによ
り、上記２つの機能を実現している。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来のデータ検出装置においては、入力再生信号のジッ
タにより、サンプリング位相が揺らぎ、ビタビ復号器や
後段のデコーダ等のディジタル回路が、この揺らぎに従
って動作せざるを得ない。従って、特に、高速動作する
回路の設計が難しく、またＬＳＩ化した回路のテストが
困難である等の問題点があった。
【０００５】本発明は、このような状況に鑑みてなされ
たものであり、チャネルからの再生信号のジッタの影響
を受けずに再生信号のデータを検出できるデータ検出装
置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のデータ検出装置
は、チャネルからの再生信号をオーバーサンプリングし
てサンプルを出力するサンプリング部と、サンプリング
部から出力されるオーバーサンプリングされたサンプル
に基づいて、その間の信号値を補間する補間部と、再生
信号から基準の位相データを抽出する抽出部と、抽出部
により抽出された基準の位相データを利用して、補間部
によって補間された信号値のうち、再生信号のデータ存
在点の位相に一致する信号値を取り出す取り出し部とを
備えることを特徴とする。
【０００７】
【作用】上記構成の本発明のデータ検出装置において
は、チャネルからの再生信号をオーバーサンプリングし
て得られたサンプルに基づいて、その間の信号値が補間
される。そして、再生信号から抽出された基準の位相デ
ータを利用して、補間された信号値のうち、再生信号の
データ存在点の位相に一致する信号値を取り出す。従っ
て、全ての処理を、ジッタを含む再生データとは同期し
ない固定クロックに基づいて行うことができるので、チ
ャネルからの再生信号のジッタの影響を受けずに再生信
号のデータを検出できる。
【０００８】
【実施例】図１は、本発明のデータ検出装置の一実施例
の構成を示す。この実施例の説明に入る前に、本発明を
利用できるディジタル磁気ディスク記録再生装置につい
て説明する。
【０００９】図１０は、データの流れから見たディジタ
ル磁気ディスク記録再生装置を示すブロック図である。
ホストコンピュータ８０からハードディスクドライブ
（ＨＤＤ）サブシステム９０にデータを記録する場合に
は、まず、ホストコンピュータ８０からバスインターフ
ェースを介してＨＤＤサブシステム９０内部のコントロ
ーラ９１にデータが送られ、コントローラ９１はこのデ
ータを磁気ディスクに記録できるフォーマットにあては
め、さらに磁気記録再生チャネルに適合する変調を施し
て、記録アンプ９２に送る。記録アンプ９２はヘッドデ
ィスクアセンブリ９３内部の磁気ヘッドに記録電流を流
して、データの記録が行われる。なおヘッドディスクア
センブリ９３は、データを記録する磁気ディスク、記録
再生ヘッド、ヘッド移動機構およびスピンドルモータ等
からなる機構ブロックである。
【００１０】データを再生する場合は、ヘッドディスク
アセンブリ９３において磁気ディスク上の記録磁化パタ
ーンが磁気再生ヘッドにより読み出され、再生アンプ９
４により再生信号として増幅され、データ検出装置９５
において、ディジタルデータに戻される。このディジタ
ルデータは、さらにコントローラ９１でチャネル変調の
復調やフォーマットの解除が行われ、バスインターフェ
ースを介してホストコンピュータ８０に送られる。
【００１１】本発明は、図１０の磁気記録再生装置のう
ちデータ検出装置９５において利用可能なものである。
【００１２】本発明を利用できるデータ検出装置９５
は、例えば、図１１に示されているように、再生アンプ
９４の出力を受けてエンベロープレベル一定の信号を出
力するアナログＡＧＣアンプ１００と、このアンプ１０
０の出力信号をディジタル信号に変換するＡ／Ｄ変換器
１０１と、この変換器１０１の出力信号を等化するトラ
ンスバーサル型等化器（ＦＩＲフィルタ）１０２と、こ
の等化器１０２の出力Ｓ kを受けて０゜位相クロックを
抽出して、０゜位相データすなわちデータ存在点の位相
Ｐkを出力するディジタルＰＬＬ回路１０３と、等化器
１０２の出力およびディジタルＰＬＬ回路１０３の出力
を受けて、データ存在点（０゜位相）における信号振幅
レベルＳ0kを出力する０゜位相サンプル値補間器１０４
と、この補間器１０４から出力される信号振幅レベルＳ
0kに基づいて、最尤復号を行ってデータ判定を行い、検
出データｄkを出力するビタビ復号器１０５とを含んで
構成される。
【００１３】補間器１０４の出力Ｓ0kは、サンプリング
間隔Ｔsに１回ずつ出力されるので、平均して２サンプ
ルに１つしか０゜位相に該当しない。補間器１０４の出
力Ｓ0kが、データ判定対象となる０゜位相振幅レベル値
か否かを示す信号として、ディジタルＰＬＬ回路１０３
から有効信号Ｖkが、ビタビ復号器１０５に供給され
る。ビタビ復号器１０５は、Ｖk＝１となる時刻におい
てのみ、データ判定動作を行えば良い。
【００１４】データ検出装置９５においては、Ａ／Ｄ変
換器１０１以降全ての回路がディジタル信号処理を行
う。また、データ検出の動作速度は、通常１０Ｍｂｉｔ
ｓ／ｓｅｃ以上の高速である。従って、回路規模を小さ
くするためには、装置内部の各部の信号データ表現を固
定小数点にするのが一般的であり、かつ信号語長を必要
最小限に抑えることが必要である。ところが、信号語長
を短くすると、装置各部で表現できる信号のダイナミッ
クレンジが小さくなり、再生信号レベルに大きな変動が
あると、オーバフローが生じてしまう。アナログＡＧＣ
アンプ１００は、再生信号レベルをほぼ一定に保ち、デ
ータ検出装置９５内部のオーバフローを防止する。
【００１５】Ａ／Ｄ変換器１０１は、ＡＧＣアンプ１０
０からのアナログ再生信号をチャネルビットレートの定
数倍のサンプリング周波数ｆsでサンプリングし所定の
信号語長に量子化する。実施例は、最も簡単な場合であ
るサンプリング周波数ｆsがチャネルビットレートの２
倍の場合である。
【００１６】等化器１０２は、磁気記録チャネルの帯域
制限特性などによる符号間干渉を除去する。例えばトラ
ンスバーサル型などの線形等化器を使用してディジタル
信号処理回路で実現できる。
【００１７】ディジタルＰＬＬ回路１０３は、固定クロ
ックでサンプリングされた信号サンプル値Ｓkに基づい
て、データ存在点の位相Ｐkに同期する回路である。デ
ィジタルＰＬＬ回路１０３については、特願平３−３０
６６４３号に詳しく開示されているので、ここでは、図
１２に概略的構成を示し、簡単に説明するだけにとどめ
る。
【００１８】図１２を参照するに、瞬時位相計算部１１
０から説明する。瞬時位相計算部１１０は、入力とし
て、時刻ｔ＝ｋＴsにおけるＰＲＳチャネル再生信号の
サンプル値Ｓkを受ける。瞬時位相計算部１１０は、入
力信号データとは非同期に固定クロックでサンプリング
された連続する２つの信号サンプル値に基づいて、信号
サンプルＳkの存在時刻ｔ＝ｋＴsからさかのぼって当該
第ｋタイムスロット内の信号波形ゼロクロス点（０゜位
相の候補）までの時間である瞬時位相ΔＰkを出力す
る。単位は、量子化位相数である。
【００１９】瞬時位相ΔＰkは、位相値０を持つ０゜位
相から時刻ｋＴsまでの距離であると同時に、時刻ｔ＝
ｋＴsが位相上でどの値を持つかを表す。ここで位相上
では、３６０゜がデイジタル値２NPLLに相当する。ま
た、１タイムスロット幅の時間Ｔsは、位相上では１８
０゜に相当し、量子化位相数を単位とすると２NPLL-1に
相当する。
【００２０】瞬時位相ΔＰkは、連続する２つの信号サ
ンプル値ＳkとＳk-1間の信号波形が直線近似できるもの
と仮定し、（式１）を使用して求める（図１３参照）。
【００２１】
【数１】
【００２２】ただし、２NPLL-1は、１サンプル間隔の位
相量子化数である。なお、Ｓk-1＝Ｓkの場合は、分母が
０となる問題が発生するが、実は、零交差が存在せずＰ
ＬＬ位相更新が行われないので、ΔＰkを計算する必要
はない。
【００２３】瞬時位相ΔＰkは、ＮPLL（図１３の例で
は、５）ビットの位相データΔＰkとして、ＡＮＤゲー
ト１１１を介してディジタル信号処理型ＰＬＬ１１３に
入力される。
【００２４】次に、０゜位相対応瞬時位相データ選出部
１１２について説明する。瞬時位相ΔＰkは、信号波形
がゼロクロスする場合には、常に計算されるものであ
る。従って、チャネル符号法によっては、本来のデータ
が存在する０゜位相ではない点において計算されたもの
である場合がある。例えば、図１４に示すようアイパタ
ーンを呈するチャネル符号化の場合には、全てのゼロク
ロス点が０゜位相に対応するが、図１５に示すようアイ
パターンを呈するパーシャルレスポンス（以下、ＰＲＳ
と称す）（１，０，−１）の場合等では、０゜位相以外
にも逆位相でゼロクロスする場合がある。従って、何ら
かの手段によって、真の０゜位相における瞬時位相計算
出力だけを選別なければならない。このため、例えばＰ
ＲＳ（１，０，−１）の場合には、３値レベル予測部１
１２Ａによって仮データを検出し、位相制御信号生成部
１１２Ｂが、仮データに基づいて０゜位相と判定した瞬
時位相ΔＰkに対して位相制御信号ｍｏｄｉｆｉｙ＿Ｐk
を出力する。これにより、選別された瞬時位相ΔＰkの
みが、ＡＮＤゲート１１１を介してディジタル信号処理
型 ＰＬＬ回路１１３に供給可能となる。
【００２５】次に、ディジタル信号処理型ＰＬＬ回路１
１３について説明する。このＰＬＬ回路１１３は、ディ
ジタル信号処理で実現した１次位相同期ループであり、
入力された瞬時０゜位相に追従するべく、内部位相デー
タＰkを更新していく。ディジタル信号処理型ＰＬＬ回
路１１３は、ディジタルループフィルタ１１５と、この
フィルタ１１５から出力される位相データＰkを１サン
プリング時間間隔遅延させて内部位相データＰk-1を出
力する内部位相レジスタ１１６と、このレジスタ１１６
から出力される内部位相データＰk-1と、ＡＮＤゲート
１１１から供給される瞬時０゜位相とを加算する加算器
１１４とを含んで構成される。位相更新規則は、（式
２）に示す通りである。
【００２６】
【数２】
【００２７】図１３に示されているように、ｋ番目のタ
イムスロット（（ｋ−１）Ｔs＜ｔ≦ｋＴs）は、２
NPLL-1個の量子化位相に仮想的に分割されている。時刻
の推移に従って、各量子化位相値は、モジュロ
（２NPLL）（すなわちｍｏｄｕｌｏ（２NPLL））でイン
クリメントしていく。ディジタルＰＬＬ回路１０３の出
力位相Ｐkは、サンプリング時刻ｔ＝ｋＴs（第ｋタイム
スロットの終端時刻）の位相であり、０゜位相時刻での
位相値は０である。従って、Ｐkは、固定サンプリング
時刻ｔ＝ｋＴsから０゜位相点までの時間（量子化位相
単位での距離）を表す。ところで、サンプリングレート
は、チャネルデータレートの２倍なので、平均して２タ
イムスロットに１回しか０゜位相データは存在しない。
よって、ディジタルＰＬＬ回路８３から、０゜位相デー
タの有無を示す有効信号Ｖkが、次の（式３）に従って
生成される。
【００２８】
【数３】
【００２９】０゜位相データＰkおよび有効信号Ｖkは、
０゜位相データ存在点のタイムスロット内における位置
を示すデータとして、０゜位相サンプル値補間器１０４
に供給される。
【００３０】次に、本発明によるデータ検出装置の実施
例すなわち０゜位相サンプル値補間器１０４の実施例の
動作原理および構成について説明する。
【００３１】本発明のデ−タ検出装置では、等化、位相
同期など全ての処理が、再生デ−タとは非同期のサンプ
ルに基づいて行われる。このため、等化後サンプル系列
から、補間によりデ−タ判定に必要な０゜位相信号値を
計算する。補間器には、オーバーサンプリング補間フィ
ルタを用いた方法を採用する。
【００３２】まず、等化器出力サンプルを２NPLL-1倍ゼ
ロ詰めオ−バ−サンプリングする。このオ−バ−サンプ
ル系列を、カットオフ周波数がｆs／２の直線位相ＦＩ
Ｒ−ＬＰＦ（ローパスフィルタ）で補間フィルタリング
すれば、各量子化位相における信号レベルが計算でき
る。これら量子化位相のうちどれかが０゜位相であるの
で、そこにおける補間後信号サンプルのみをリサンプリ
ングして、ビタビ復号器１０５等のデ−タ判定器に供給
する。
【００３３】実際には、全ての量子化位相において補間
フィルタリングをする必要はなく、デ−タ判定に必要な
０゜位相においてのみ、補間フィルタリング演算を行う
のみでよい。
【００３４】本発明の本質的特徴は、等化、位相同期な
ど全ての処理がジッタを含む再生デ−タとは同期しない
固定クロックにもとづいて行われることである。そのた
め殆どの場合、等化出力サンプルは、本来の再生デ−タ
として意味のある０゜位相サンプルには一致しない。と
ころが、最終段でのビタビ復号等のデータ判定のために
は、０゜位相における等化後信号サンプルが必要であ
る。
【００３５】サンプルと０゜位相との関係は、図１６に
示されている。ここで、何らかの計算手段によって、当
該タイムスロットの前後の複数サンプルと０゜位相指示
値Ｐkに基づき、０゜位相での信号サンプル値を求める
必要がある。
【００３６】０゜位相サンプル値補間を行うための手法
としては、Ｎｅｗｔｏｎ補間公式を用いる方法などが考
えられるが、次数が小さい場合には、補間精度が良くな
いといわれている。
【００３７】そこで、ディジタルオ−ディオ機器などで
用いられているサンプリングレ−ト変換器にヒントを得
て、オ−バ−サンプリングフィルタを応用する方法を発
明した。ここで必要なのはサンプリングレ−ト変換では
なく、いわばサンプリング位相変換であるが、周波数変
化の積分が位相変化であることから分かるように、両者
は、同一事象を異なる見地から眺めているだけである。
よって、同一原理が適用できる。また、実質的にディジ
タル磁気記録再生信号は帯域制限されていると見なせる
ので、ディジタル信号処理理論に基礎を置く本方法が適
当と言える。
【００３８】図１は、本発明のデータ検出装置の一実施
例の構成を示し、図２は、図１の実施例の動作例を示
し、図３は、図１の実施例の各部の信号のパワースペク
トラム密度の例を示す。
【００３９】オ−バ−サンプリング部１０は、入力信号
サンプルを本来のサンプルレ−トｆsの２NPLL-1倍の速
度で０詰めオ−バ−サンプリングする。これにより、図
２（ｂ）の波形が得られる。本来の入力サンプルの存在
点以外のサンプルは０であり、実質上は、入力サンプル
系列と変わらない。このスペクトラムは、図３（ａ）に
示されているように、周波数軸上を周期ｆsで繰り返
す。
【００４０】補間フィルタ部１１は、２NPLL-1・ｆsの
クロックで動作するＦＩＲ−ＬＰＦであり、オーバーサ
ンプリング部１０の出力に対して補間フィルタリングを
行う。これにより、０詰めされていた点のサンプル値が
計算され、補間される。時間軸上では、図２（ｃ）に示
されるインパルス応答が、オ−バ−サンプル後系列の非
０サンプルに畳み込みされ、図２（ｄ）に示されている
補間後サンプル列となる（図２（ｄ）では、見安くする
ため、離散サンプル列を連続表現している）。
【００４１】図２（ａ）の入力系列から見て図２（ｄ）
の補間出力系列が遅延しているのは、補間フィルタ部１
１の群遅延によるものである。遅延量はインパルス応答
長の１／２である。
【００４２】図３（ｂ）に示されているように、補間フ
ィルタ部１１は、周期ｆsで繰り返す入力信号スペクト
ラムをカットオフ周波数ｆ／２のＬＰＦで、切り取るよ
うに動作する。 以上で、入力サンプル系列の間のサン
プル点が補間され、サンプリング周波数が見かけ上２
NPLL-1倍に上げられた系列が作られることになる。
【００４３】次に、リサンプリング部１２について説明
する。補間後系列のサンプルのうちのどれかが、０゜位
相サンプルである。これは平均して２Ｔs［Ｓｅｃ］に
１つ存在する（ここで、１Ｔs＝１／ｆs）。すなわち、
２NPLL個の補間後サンプルのうち、平均して１つであ
る。どれが０゜位相サンプルかは、ディジタルＰＬＬ回
路（Ｄ3ＰＬＬ）１０３の出力する位相Ｐkにより各タイ
ムスロットＴs毎に指示される。そこで、位相Ｐkにおけ
る補間後サンプルをリサンプリングしてやれば、ビタビ
復号器１０５に必要な０゜位相サンプルが得られる（但
し、Ｐkはアナログ量としての真の０゜位相を１Ｔs当た
り、２NPLL-1個に量子化したものである。よって厳密に
は、補間により得られるのは、真の０゜位相デ−タ振幅
値にもっとも近い量子化位相サンプル値である。）。リ
サンプリング部１２の出力は、Ｄ型フリップフロップ１
３のＤ入力に供給される。
【００４４】リサンプリングにより、周波数軸上スペク
トラム分布は変化する。リサンプリング周期は、ジッタ
による再生信号のチャネルビットレ−ト変動により、固
定クロックのＴsよりも短くなったり、長くなったりす
る。今、リサンプリング周波数が少し高くなり、ｆs＋
Δｆになると、図３（ｃ）に示すように、スペクトラム
分布は引き延ばされたようになる。リサンプリング周波
数が少し低くなったときは、図３（ｄ）に示すように、
スペクトラム分布が逆に圧縮される。
【００４５】次に、リサンプリングを考慮した補間計算
簡略化について説明する。これまで、原理に忠実に補間
原理を述べてきた。しかし、実際には補間フィルタ部１
１は、０詰めされた、殆どのものが０のサンプル系列を
対象に畳み込み演算を行うわけであり、値が０のサンプ
ルに対する演算を省略すれば、計算量をかなり減らせ
る。
【００４６】今、図４の補間原理ブロック図に示すよう
に記号を付ける。時間インデックスｉ，ｊ，ｋの関係
は、図５に示されている。ｋは、Ａ／Ｄ変換器１０１の
サンプリングクロック（すなわちデータ検出装置９５全
体のマスタ−クロック）に対応し、ｉおよびｊは、１タ
イムスロット内部にディジタルＰＬＬ回路１０３により
仮想的に設定されている量子化位相に対応する時刻であ
る。
【００４７】まず、補間原理の各処理ステップにおける
信号サンプルの関係を以下に数式表現する。
【００４８】［ステップ−１］０詰めオーバーサンプリ
ング 入力信号サンプルの存在時刻のみ、非０サンプルが出力
され、その他の時刻では０が詰められるので、
【００４９】
【数４】
【００５０】
【数５】
【００５１】［ステップ−２］補間フィルタリング ０詰めオ−バ−サンプリングされたサンプル系列ｘiに
対して、補間フィルタ部１１のインパルス応答ｈiが畳
み込みされる。補間フィルタ部１１の次数を偶数Ｎとす
る時、
【００５２】
【数６】
【００５３】ここで、ＨはＮ次インパルス応答ベクトル
であり、Ｘはオ−バ−サンプル後信号サンプルベクトル
である。
【００５４】
【数７】
【００５５】
【数８】
【００５６】［ステップ−３］リサンプリング １タイムスロットにおいて、Ｓkの存在時刻ｋからさか
のぼって０゜位相サンプルＳ0kに至るまでの距離（時間
差あるいは位相差）がＰkである。これは、ディジタル
ＰＬＬ回路（Ｄ3ＰＬＬ）１０３の出力位相である。リ
サンプル部１２は、Ｐkの値に従って補間フィルタ出力
系列から、０゜位相サンプルＳ0kを選び出し、出力す
る。
【００５７】
【数９】
【００５８】［補間演算の簡略化］ 実際には、０詰め後のサンプルｘi＝０の場合は、補間
フィルタリング演算 （式７）における係数乗算と累加
算は不要だから、演算は大幅に簡略化される。（式６）
と（式９）より、リサンプリング後の０゜位相サンプル
は、（式１０）で示されるようになる。
【００５９】
【数１０】
【００６０】ここで、（式５）よりｘ（２NPLL-1・ｋ−
Ｐk−ｉ）は、２NPLL-1・ｋ−Ｐk−ｉが２NPLL-1の整数
倍である時を除き、０である。すなわち、ある整数ｎに
対して、
【００６１】
【数１１】
【００６２】よって、ｉが次の条件を満たす時のみ、係
数ｈiの乗算を行えば良い。
【００６３】
【数１２】
【００６４】この時、オ−バ−サンプル後信号サンプル
ｘは、入力サンプルＳnに等しくなる。
【００６５】
【数１３】
【００６６】以上から、補間原理の３ステップは、次の
１ステップに集約することができる。
【００６７】
【数１４】
【００６８】当該タイムスロット（ｋ＝０）にのみ着目
すると、補間出力を得るのに必要な演算は、次の（式１
５）のようになる。
【００６９】
【数１５】
【００７０】従って補間演算は、Ｎ次ＦＩＲフィルタ係
数ベクトルｈを２NPLL-1毎に間引いたものを入力信号サ
ンプルに畳み込むだけで良い。ここで、間引きの位相
が、Ｐkにより指示される。すなわち補間器は、図６に
示されるように、係数ベクトルｈを位相データＰkに基
づいて選択するスイッチ２０と、スイッチ２０の出力ｈ
P kと入力信号ベクトルＳとの内積演算手段２１とを含む
Ｎ／（２NPLL-1）次のリアルタイム可変係数ＦＩＲフィ
ルタに簡略化することができる。
【００７１】［簡略演算のためのハ−ドウエア構成］
（式１５）を実行するための補間ハ−ドウエアは、リア
ルタイムに係数ベクトルｈが入れ換えられるＦＩＲフィ
ルタであれば良い。係数ベクトルｈのセットは、補間フ
ィルタ部１１の設計が終われば直ちに与えられ、後で変
更する必要はない。よって、各タップ係数をＲＯＭテ−
ブルに記憶させ、位相デ−タＰkにより各ＲＯＭテ−ブ
ルのアドレスを一斉に切り換えれば良い。
【００７２】図７は、（式１５）の簡略化補間演算を実
行するハ−ドウエア構成例を示す。パラメ−タは、次の
ように設定した。 Ｎ＝１２８，ＮPLL＝５，２NPLL-1＝１６ ２NPLL-1種類の係数を記憶するＲＯＭテ−ブルにより、
ＦＩＲフィルタの各タップ係数が与えられる。各ＲＯＭ
に記憶されるデ−タすなわち出力係数を図８に示す。各
ＲＯＭに記憶されるデータは、原理上のＮ次ＦＩＲフィ
ルタのインパルス応答を、長さ２NPLL-1＝１６ずつ切り
取ったものである。各ＲＯＭのアドレスは、ディジタル
ＰＬＬ回路（Ｄ3ＰＬＬ）１０３から与えられる位相デ
−タＰkに従って一斉に切り替えられ、補間と同時にリ
サンプリングが行われる。ここで、Ｐkは各タイムスロ
ットにおいて変化する可能性があり、係数ＲＯＭアドレ
スも各タイムスロット内で切り替えが可能でなければな
らない。
【００７３】また、デ−タの存在する０゜位相は、平均
して２タイムスロットに１回しか存在しない。０゜位相
が存在しないスロットでは、Ｐkは当該時刻ｋから隣の
スロットに存在する０゜位相Ｓ゜k-1までの距離（量子
化位相数）を表現しており、その値はＰk-1＋２NPLL-1
である。ここでディジタルＰＬＬ回路（Ｄ3ＰＬＬ）１
０３からは、あるスロットにおける０゜位相の有無を示
すために有効信号Ｖkが出力されている。０゜位相が存
在しない（Ｖａｌｉｄでない）スロットに対しても補間
フィルタは動作しているため、補間出力が得られる。そ
のためには、次の場合分けを行って正しいアドレスＡk
を計算すれば良い。
【００７４】
【数１６】
【００７５】図７のブロック図においては、（式１６）
の計算を実行するために、定数器４２が２NPLL-1を発生
し、加算器４１が定数器４２の出力２NPLL-1とＰkとを
加算し、スイッチ４３が、有効信号Ｖkに従って、加算
器４１の出力と、Ｐkとを切り換えて出力するように構
成されている。しかし、実際のディジタルハードウェア
においては、このアドレス計算は、単にＰkのＭＳＢを
無視するだけでよく、特にハードウェアは不要である。
【００７６】図７のブロック図の他の部分について説明
すると、縦続接続された７つの遅延回路３１、３２、３
３、３４、３５、３６および３７は、入力Ｓkに対して
それぞれ１タイムスロットずつ遅延させる。ＲＯＭ５
１、５２、５３、５４、５５、５６、５７および５８
は、それぞれ、スイッチ４３から供給されるアドレスに
対応したデータすなわち係数を出力する（各係数につい
ては、図８参照）。乗算器６１は、入力Ｓkと、ＲＯＭ
５１の出力係数とを乗算し、乗算器６２は、遅延回路３
１の出力と、ＲＯＭ５２の出力係数とを乗算し、乗算器
６３は、遅延回路３２の出力と、ＲＯＭ５３の出力係数
とを乗算し、乗算器６４は、遅延回路３３の出力と、Ｒ
ＯＭ５４の出力係数とを乗算し、乗算器６５は、遅延回
路３４の出力と、ＲＯＭ５５の出力係数とを乗算し、乗
算器６６は、遅延回路３５の出力と、ＲＯＭ５６の出力
係数とを乗算し、乗算器６７は、遅延回路３６の出力
と、ＲＯＭ５７の出力係数とを乗算し、乗算器６８は、
遅延回路３７の出力と、ＲＯＭ５８の出力係数とを乗算
する。加算器７１は、乗算器６１と６２の出力を加算
し、加算器７２は、乗算器６３の出力と加算器７１の出
力を加算し、加算器７３は、乗算器６４の出力と加算器
７２の出力を加算し、加算器７４は、乗算器６５の出力
と加算器７３の出力を加算し、加算器７５は、乗算器６
６の出力と加算器７４の出力を加算し、加算器７６は、
乗算器６７の出力と加算器７５の出力を加算し、加算器
７７は、乗算器６８の出力と加算器７６の出力を加算し
てＳ0kを出力する。
【００７７】無効（Ｉｎｖａｌｉｄ）なスロットに対し
て補間演算しても、それはデータ判定には使用されな
い。その意味で、補間器の演算の約１／２は、冗長であ
る。これは、本発明の原理上、隣接する２つのタイムス
ロットが有効（Ｖａｌｉｄ）である場合が存在するため
である。この冗長度は、ビタビ復号器１０５等のデータ
判定器内に設けられたＦＩＦＯバッファによって取り除
かれる。
【００７８】図９は、図１の実施例と、図１１のディジ
タルＰＬＬ回路１０３との連係動作例を示す。図９
（ａ）は、ディジタルＰＬＬ回路１０３および０゜位相
サンプル値補間器１０４への入力信号のアナログ表現で
ある。ビットレートがＰＬＬの中心周波数（固定周波数
のサンプリングレートの１／２）よりも４％ほど低い場
合に相当する正弦波である。これを固定クロックでサン
プリングして得られたサンプルＳkが、図９（ｂ）に示
されている。
【００７９】ディジタルＰＬＬ回路１０３は、図９
（ｂ）に示されたＳkから瞬時位相ΔＰkを計算する。瞬
時位相ΔＰkは、図９（ｄ）に示されているように、入
力信号周波数が低いため、瞬時位相ΔＰkは、時間の経
過とともに、ｍｏｄｕｌｏ（１６）で小さくなり、のこ
ぎり波状に変化する。ディジタルＰＬＬ回路１０３は、
内部位相を修正しつつ、瞬時位相ΔＰkに追従し、位相
Ｐkを出力する。図９（ｆ）に示されているように、位
相Ｐkものこぎり波状に変化し、入力信号の位相推移に
追従する。
【００８０】図９（ｅ）に示されているように、有効信
号Ｖkは、通常、１サンプルおきに有効（Ｖａｌｉｄ）
と無効（Ｉｎｖａｌｉｄ）とを繰り返す。これは、平均
して２タイムスロットに１回しか０゜位相データ点が存
在しないからである。しかし、入力信号がゆっくり変化
するのに対応するために、２５サンプルに１回は、無効
を２回連続させている。
【００８１】図９（ｃ）は、０゜位相サンプル値補間器
１０４の出力Ｓ0kを示す。図９（ｃ）中、有効なサンプ
ルには、丸印が付されている。これらの出力サンプル
は、ほぼ−１，０，＋１のいずれかであり、本来の０゜
位相データ値と一致している。すなわち、このことは、
入力信号周波数とＰＬＬ中心周波数とがずれているにも
かかわらず、本発明により、正しく位相同期と０゜位相
データ値の補間が行われていることを意味する。これに
対し、入力サンプルＳkにおいては、有効なサンプル
が、必ずしも正しいデータ値になっていない。例えば、
Ｓ10、Ｓ12、Ｓ14は、データ値−１，０＋１と全く一致
しない。
【００８２】上記実施例においては、データ検出のため
に、ビタビ復号器を使用したが、単純な閾値との比較に
よるデータ検出器を使用しても良い。
【００８３】上記実施例は、ＰＲＳ（１，０，−１）に
関するものであるが、本発明は、これに限定されず、Ｐ
ＲＳ（１，−１）にも適用できる。
【００８４】また、本発明は、ディジタル磁気記録再生
装置のほか、ディジタル通信装置等種々の装置に利用で
きる。
【００８５】
【発明の効果】本発明のデータ検出装置によれば、チャ
ネルからの再生信号をオーバーサンプリングして得られ
たサンプルに基づいて、その間の信号値を補間するとと
もに、再生信号から抽出された基準の位相データを利用
して、補間された信号値のうち、再生信号のデータ存在
点の位相に一致する信号値を取り出すようにしたので、
データ検出装置内の全ての構成要素ブロックを、同一の
固定クロックで同期動作するディジタル信号処理回路で
実現できるから、チャネルからの再生信号のジッタの影
響を受けずに再生信号のデータを検出できる。また、従
来、異なるチップに分割して配置されていたデータ検出
装置、ＥＣＣ復号器、コントローラ、およびインタフェ
ース回路等を、同一ＬＳＩチップ上に容易に形成でき
る。従って、装置全体の小型化および低コスト化を実現
できる。また、大規模ＬＳＩ化の際の設計およびテスト
が容易となる。さらに、アナログ外付け部品が不要とな
り、無調整化を図ることができるとともに、経年変化も
小さい。
【図面の簡単な説明】
【図１】本発明のデータ検出装置の一実施例の構成を示
すブロック図である。
【図２】図１の実施例の動作例を示す波形図である。
【図３】図１の実施例の各部の信号のパワースペクトラ
ム密度の例を示す図である。
【図４】図１の実施例において補間計算の簡略化を行っ
た場合の信号記号の定義を示す説明図である。
【図５】図４の各記号によって示される信号の時間関係
を示す説明図である。
【図６】リアルタイム可変係数ＦＩＲフィルタを示すブ
ロック図である。
【図７】式１５の簡略化補間演算を実行するハードウェ
ア構成例を示すブロック図である。
【図８】図７の各ＲＯＭの出力係数を示す図である。
【図９】図１の実施例と、図１１のディジタルＰＬＬ回
路１０３との連係動作例を示す波形図である。
【図１０】ディジタル磁気ディスク記録再生装置の例を
示すブロック図である。
【図１１】図１０のデータ検出装置９５の一構成例を示
すブロック図である。
【図１２】図１１のディジタル位相ロックループ回路１
０３の一構成例を示すブロック図である。
【図１３】図１１のディジタル位相ロックループ回路１
０３におけるＰＲＳ（１，０−１）再生信号波形からの
瞬時位相データ検出の原理を示す説明図である。
【図１４】信号波形のゼロクロス点が常に０゜位相に対
応する一例のアイパターンを示す波形図である。
【図１５】ＰＲＳ（１，０，−１）チャネルからの再生
信号の一例のアイパターンを示す波形図である。
【図１６】ＰＲＳ（１，０，−１）チャネルからの再生
信号波形における等化出力サンプルと０゜位相データと
の関係を示す説明図である。
【符号の説明】
１０ オーバーサンプリング部 １１ 補間フィルタ部 １２ リサンプリング部 ９５ データ検出装置 １０３ ディジタル位相ロックループ回路 １０４ ０゜位相サンプル値補間器 １０５ ビタビ復号器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｌ 27/00 Ｈ０４Ｌ 27/00 Ｚ (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G11B 20/00 H03K 5/00 H03L 7/00 H04L 27/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 チャネルからの再生信号をオーバーサン
    プリングしてサンプルを出力するサンプリング部と、 前記サンプリング部から出力されるオーバーサンプリン
    グされたサンプルに基づいて、その間の信号値を補間す
    る補間部と、前記再生信号から基準の位相データを抽出する抽出部
    と、 前記抽出部により抽出された前記基準の位相データを利
    用して、 前記補間部によって補間された信号値のうち、
    前記再生信号のデータ存在点の位相に一致する信号値を
    取り出す取り出し部とを備えることを特徴とするデータ
    検出装置。
JP05970992A 1992-02-14 1992-02-14 データ検出装置 Expired - Lifetime JP3255179B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05970992A JP3255179B2 (ja) 1992-02-14 1992-02-14 データ検出装置
US08/361,451 US5481568A (en) 1992-02-14 1994-12-21 Data detecting apparatus using an over sampling and an interpolation means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05970992A JP3255179B2 (ja) 1992-02-14 1992-02-14 データ検出装置

Publications (2)

Publication Number Publication Date
JPH05227042A JPH05227042A (ja) 1993-09-03
JP3255179B2 true JP3255179B2 (ja) 2002-02-12

Family

ID=13121015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05970992A Expired - Lifetime JP3255179B2 (ja) 1992-02-14 1992-02-14 データ検出装置

Country Status (2)

Country Link
US (1) US5481568A (ja)
JP (1) JP3255179B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031738A1 (ja) * 2003-09-29 2005-04-07 Sony Corporation Itrデータ再生装置、記録再生システムおよび補間フィルタ

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619542A (en) * 1994-08-30 1997-04-08 Motorola, Inc. Device and method for efficient timing estimation in a digital receiver
US5742189A (en) * 1994-09-16 1998-04-21 Kabushiki Kaisha Toshiba Frequency conversion circuit and radio communication apparatus with the same
US5613084A (en) * 1994-10-04 1997-03-18 Panasonic Technologies, Inc. Interpolation filter selection circuit for sample rate conversion using phase quantization
US5528301A (en) * 1995-03-31 1996-06-18 Panasonic Technologies, Inc. Universal video format sample size converter
US5696639A (en) * 1995-05-12 1997-12-09 Cirrus Logic, Inc. Sampled amplitude read channel employing interpolated timing recovery
JP3177121B2 (ja) * 1995-06-01 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 位置制御装置及び方法
US5760984A (en) * 1995-10-20 1998-06-02 Cirrus Logic, Inc. Cost reduced interpolated timing recovery in a sampled amplitude read channel
US5812336A (en) * 1995-12-05 1998-09-22 Cirrus Logic, Inc. Fixed sample rate sampled amplitude read channel for zoned magnetic recording
US5726818A (en) * 1995-12-05 1998-03-10 Cirrus Logic, Inc. Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data
US6819514B1 (en) 1996-04-30 2004-11-16 Cirrus Logic, Inc. Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording
US5802118A (en) * 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
KR100189371B1 (ko) * 1996-08-23 1999-06-01 전주범 디지털 복조기의 인터폴레이터
US5835295A (en) * 1996-11-18 1998-11-10 Cirrus Logice, Inc. Zero phase restart interpolated timing recovery in a sampled amplitude read channel
US5892632A (en) * 1996-11-18 1999-04-06 Cirrus Logic, Inc. Sampled amplitude read channel employing a residue number system FIR filter in an adaptive equalizer and in interpolated timing recovery
US6175592B1 (en) 1997-03-12 2001-01-16 Matsushita Electric Industrial Co., Ltd. Frequency domain filtering for down conversion of a DCT encoded picture
US6788347B1 (en) 1997-03-12 2004-09-07 Matsushita Electric Industrial Co., Ltd. HDTV downconversion system
JP4346114B2 (ja) 1997-03-12 2009-10-21 パナソニック株式会社 複数の標準的な出力信号を提供するｍｐｅｇデコーダ
US6618443B1 (en) 1997-03-12 2003-09-09 Matsushita Electric Industrial Co., Ltd. Upsampling filter for a down conversion system
US5966415A (en) * 1997-06-13 1999-10-12 Cirrus Logic, Inc. Adaptive equalization in a sub-sampled read channel for a disk storage system
JP3836947B2 (ja) * 1997-06-20 2006-10-25 パイオニア株式会社 サンプリングレート変換ユニット、サンプリングレート変換装置及びサンプリングレート変換方法
WO1999017451A2 (en) * 1997-09-30 1999-04-08 Koninklijke Philips Electronics N.V. Method and device for detecting bits in a data signal
US6404831B1 (en) 1998-10-07 2002-06-11 International Business Machines Corp. Data detection with digital filter detector
WO2000043993A1 (en) 1999-01-25 2000-07-27 Seagate Technology Llc Method and apparatus for servo data synchronization in a disc drive
US6584145B1 (en) * 1999-06-02 2003-06-24 Level One Communications, Inc. Sample rate converter
US6255876B1 (en) 1999-10-22 2001-07-03 Texas Instruments Incorporated Simple glitchless phase selection method for multiplexing the phase interpolated clocks
US6778621B1 (en) * 2000-10-18 2004-08-17 Lockheed Martin Corporation Precision resampling system
US7173551B2 (en) * 2000-12-21 2007-02-06 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
US7840624B2 (en) * 2000-12-29 2010-11-23 Intel Corporation Digital low pass filter
US7149256B2 (en) * 2001-03-29 2006-12-12 Quellan, Inc. Multilevel pulse position modulation for efficient fiber optic communication
US7307569B2 (en) * 2001-03-29 2007-12-11 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
EP1384338B1 (en) * 2001-04-04 2010-12-15 Quellan, Inc. Method and system for decoding multilevel signals
US20030030873A1 (en) * 2001-05-09 2003-02-13 Quellan, Inc. High-speed adjustable multilevel light modulation
JP4867121B2 (ja) * 2001-09-28 2012-02-01 ソニー株式会社 音声信号処理方法および音声再生システム
WO2003047109A2 (en) * 2001-11-30 2003-06-05 Koninklijke Philips Electronics N.V. Bit-detection arrangement and apparatus for reproducing information
AU2003211094A1 (en) * 2002-02-15 2003-09-09 Quellan, Inc. Multi-level signal clock recovery technique
WO2003077423A2 (en) 2002-03-08 2003-09-18 Quellan, Inc. High speed analog-to-digital converter using a unique gray code having minimal bit transitions
AU2003223687A1 (en) * 2002-04-23 2003-11-10 Quellan, Inc. Combined ask/dpsk modulation system
US7559076B2 (en) * 2002-05-17 2009-07-07 Broadcom Corporation Sample rate reduction in data communication receivers
AU2003256569A1 (en) 2002-07-15 2004-02-02 Quellan, Inc. Adaptive noise filtering and equalization
AU2003287628A1 (en) * 2002-11-12 2004-06-03 Quellan, Inc. High-speed analog-to-digital conversion with improved robustness to timing uncertainty
US7167112B2 (en) * 2003-03-21 2007-01-23 D2Audio Corporation Systems and methods for implementing a sample rate converter using hardware and software to maximize speed and flexibility
US7738613B1 (en) 2003-03-21 2010-06-15 D2Audio Corporation Streaming multi-channel audio as packetized data or parallel data with a separate input frame sync
US7474722B1 (en) 2003-03-21 2009-01-06 D2Audio Corporation Systems and methods for sample rate conversion using multiple rate estimate counters
US7908306B1 (en) 2003-03-21 2011-03-15 D2Audio Corp SRC with multiple sets of filter coefficients in memory and a high order coefficient interpolator
US7929718B1 (en) 2003-05-12 2011-04-19 D2Audio Corporation Systems and methods for switching and mixing signals in a multi-channel amplifier
US20040254968A1 (en) * 2003-06-16 2004-12-16 Ferguson Kevin M. Interpolation for waveform and vector displays
TWI280564B (en) 2003-06-20 2007-05-01 Matsushita Electric Ind Co Ltd Regenerated signal processor and optical disk player
GB2421674B (en) * 2003-08-07 2006-11-15 Quellan Inc Method and system for crosstalk cancellation
US7804760B2 (en) * 2003-08-07 2010-09-28 Quellan, Inc. Method and system for signal emulation
JP4246562B2 (ja) * 2003-08-19 2009-04-02 パイオニア株式会社 マルチパスひずみ除去フィルタ
US7203017B1 (en) * 2003-09-23 2007-04-10 Marvell International Ltd. Timing recovery for data storage channels with buffered sectors
EP1687929B1 (en) * 2003-11-17 2010-11-10 Quellan, Inc. Method and system for antenna interference cancellation
EP1548940A1 (en) * 2003-12-18 2005-06-29 Harman Becker Automotive Systems GmbH Sample rate converter
US7616700B2 (en) * 2003-12-22 2009-11-10 Quellan, Inc. Method and system for slicing a communication signal
US7522883B2 (en) * 2004-12-14 2009-04-21 Quellan, Inc. Method and system for reducing signal interference
US7725079B2 (en) * 2004-12-14 2010-05-25 Quellan, Inc. Method and system for automatic control in an interference cancellation device
US7450036B2 (en) * 2004-12-20 2008-11-11 Harman Becker Automotive Systems Gmbh Sample rate converter having a zero-phase filter
US7015842B1 (en) * 2005-01-12 2006-03-21 Teranetics, Inc. High-speed sampling architectures
JP4665597B2 (ja) * 2005-05-10 2011-04-06 ソニー株式会社 位相同期装置および方法、データ再生装置および方法、並びに、プログラム
JP4582410B2 (ja) * 2005-05-31 2010-11-17 ソニー株式会社 データ並換装置、データ並換方法及びデータ並換プログラム
US7433142B2 (en) * 2006-02-01 2008-10-07 International Business Machines Corporation Using at least one servo channel to provide timing recovery and timing information to data channels
US9252983B2 (en) * 2006-04-26 2016-02-02 Intersil Americas LLC Method and system for reducing radiated emissions from a communications channel
WO2008065768A1 (fr) * 2006-11-29 2008-06-05 Panasonic Corporation Appareil de traitement de signal reproduit et appareil d'affichage vidéo
US8615539B2 (en) * 2007-07-09 2013-12-24 Tandberg Storage Asa Coefficient control for filter in magnetic media read channel
US8467141B2 (en) * 2011-08-23 2013-06-18 Lsi Corporation Read channel with oversampled analog to digital conversion
JP6060912B2 (ja) * 2014-01-22 2017-01-18 ソニー株式会社 データ処理装置、データ処理方法、および再生装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3851252A (en) * 1972-12-29 1974-11-26 Ibm Timing recovery in a digitally implemented data receiver
US4794341A (en) * 1985-11-05 1988-12-27 Signal Processors Limited Digital filters and demodulators
US4805191A (en) * 1987-11-25 1989-02-14 Motorola, Inc. Modem with improved timing recovery using equalized data
US4912729A (en) * 1988-05-16 1990-03-27 U.S. Philips Corporation Phase-locked-loop circuit and bit detection arrangement comprising such a phase-locked-loop circuit
JP2613256B2 (ja) * 1988-05-25 1997-05-21 株式会社日立製作所 ディジタル復調装置
US4856030A (en) * 1988-07-20 1989-08-08 Itt Defense Communications Apparatus and methods of locking a receiving modem to a transmitting modem employing a burst signal
CA1288878C (en) * 1988-08-15 1991-09-10 John D. Mcnicol Timing and carrier recovery in tdma without preamable sequence
JP3044739B2 (ja) * 1990-04-16 2000-05-22 ヤマハ株式会社 デジタル信号のサンプリング周波数の変換方法
US5061925A (en) * 1990-08-22 1991-10-29 Crystal Semiconductor Corporation Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections
JP3190080B2 (ja) * 1990-11-30 2001-07-16 株式会社東芝 サンプリング周波数変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031738A1 (ja) * 2003-09-29 2005-04-07 Sony Corporation Itrデータ再生装置、記録再生システムおよび補間フィルタ
US7468940B2 (en) 2003-09-29 2008-12-23 Sony Corporation ITR data reproducing apparatus, record/reproducing system, and interpolation filter

Also Published As

Publication number Publication date
US5481568A (en) 1996-01-02
JPH05227042A (ja) 1993-09-03

Similar Documents

Publication Publication Date Title
JP3255179B2 (ja) データ検出装置
US7308061B1 (en) Read channel apparatus and method for an optical storage system
EP1442569B1 (en) Zf-based adaptive asynchronous receiver
KR100453778B1 (ko) 디지털 재생 신호 처리 장치
JP4237847B2 (ja) デジタルデータ検出システム
JP3139730B2 (ja) データ受信方法とその装置
US6980385B2 (en) Apparatus for information recording and reproducing
JP4206886B2 (ja) Ｉｔｒデータ再生装置、記録再生システムおよび補間フィルタ
KR100393198B1 (ko) E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치
JP4480584B2 (ja) 適応等化回路及び適応等化方法
JP3087314B2 (ja) 適応型フィルタ
JPH06343039A (ja) 位相検出回路およびデジタルｐｌｌ回路
US7245658B2 (en) Read channel apparatus for an optical storage system
CN100382190C (zh) 具有分支估测器的部分响应最大可能性系统
JP3674142B2 (ja) ディジタル情報再生装置および最尤復号装置
JP3087342B2 (ja) 適応型フィルタ
Yada et al. A novel digital signal processing bit synchronizer for a prml recording channel
JP5099035B2 (ja) デジタルフィルタ
JPH06350485A (ja) 信号検出装置及び磁気再生装置
JPH05226987A (ja) データ検出装置
JPH09161410A (ja) デジタル情報再生方法及びデジタル情報再生装置
JP2004192709A (ja) 高速信号検出装置、高速信号検出プログラムおよび高速信号検出方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11