CN100382190C - 具有分支估测器的部分响应最大可能性系统 - Google Patents
具有分支估测器的部分响应最大可能性系统 Download PDFInfo
- Publication number
- CN100382190C CN100382190C CNB021323690A CN02132369A CN100382190C CN 100382190 C CN100382190 C CN 100382190C CN B021323690 A CNB021323690 A CN B021323690A CN 02132369 A CN02132369 A CN 02132369A CN 100382190 C CN100382190 C CN 100382190C
- Authority
- CN
- China
- Prior art keywords
- branch
- value
- aforementioned
- characteristic value
- estimating device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
提出一种具有分支估测器的部分响应最大可能性(PRML)系统。该PRML系统包括:模拟数字转换器,接收模拟输入信号,并根据取样时钟的触发,将该模拟输入信号转换成数字信号序列;分支估测器,接收数字信号序列,并估测出各分支特性值;以及维特比(Viterbi)译码器,接收数字信号序列与分支特性值,并译码出输出信号。由于该PRML系统利用分支估测器直接估测Viterbi译码器的格子图的分支特性值,因此可简化电路并提升速度。
Description
技术领域
本发明涉及部分响应最大可能性(Partial Response MaximumLikelihood,以下简称PRML)系统,特别涉及利用分支估测器及可调式(维特比(VITERBI)译码器所构成的PRML系统。
背景技术
部分响应最大可能性(Partial Response Maximum Likelihood,以下简称PRML)系统可以较可靠地从光盘/数字激光视盘(Compact Disk/DigitalVersatile Disk,CD/DVD)上读取(retrieve)8至14位调制(Eight-to-Fourteen Modulation,EFM)信号。而且,维特比(Viterbi)译码器经常被使用于该PRML系统,借以实现最大可能性检测。而在实际应用上,PRML系统所处理的是不确定(uncertain)以及多变(varying)的通道(channel)。因此,提出两种方法来解决该问题。
图1为第一种方法的PRML系统架构图。如该图所示,该PRML系统10包含适应性均衡器(Adaptive Equalizer)11、以及Viterbi译码器12。由于该Viterbi译码器12为固定参数的Viterbi译码器,因此利用适应性均衡器11来将输入信号的波形重整(reshape)至Viterbi译码器12所需要的信号响应,再由Viterbi译码器12产生输出信号。图2为第二种方法的PRML系统架构图。如该图所示,该PRML系统20包含Viterbi译码器21、以及通道估测器22。由于该Viterbi译码器21为可调参数的Viterbi译码器21,因此利用通道估测器22来估测并调整Viterbi译码器21所需要的参数值,再由Viterbi译码器21产生输出信号。
第一种PRML系统10目前虽被广泛使用,但是其适应性均衡器11中需要适应性滤波器(Adaptive filter)来处理波形信号,不但需要大量的硬件且会降低速度。虽然使用管线式(pipeline)架构的适应性滤波器可提升速度,但是会由于均衡信号的管道延迟(pipelining latency)而造成系统稳定度不佳的问题。
PRML系统的另外一个问题是其动作会由于取样时钟(sampling clock)的相位误差(phase error)而被扭曲。在习知的数据切割方法(data slicingmethod)中,被切割的信号是二进制型式,所以信道时钟具有较大的相位误差容忍度(phase error tolerance)来校正确取样切割信号。但是,PRML系统的取样时钟较数据切割方法中所需的通道时钟需要更加精准,因为任何微小的相位误差均会造成取样值大小的误差。此外,PRML系统的取样时钟用来触发模拟数字转换器(Analog-to-Digital converter,ADC),而高速的ADC的效能对于取样时钟的抖动(jitter)是很敏感的。
PRML系统的时钟恢复的特征是取样时钟需要与ADC的取样的结果取得同步,而非与输入信号取得同步。因此,相位误差是由取样结果来估测,而非由输入信号。图3与图4显示两种PRML系统的时钟恢复方法。图3的PRML系统是利用时钟恢复单元33提供取样时钟给模拟数字转换器32,而时钟恢复单元33是由适应性均衡器11来控制。在模拟数字转换器32之前还包含模拟信号均衡器31来接收输入信号并均衡该输入信号。图4的PRML系统是提供固定频率的取样时钟给模拟数字转换器32,并利用数字信号均衡器及时序内插单元41来调整取样信号。
图5显示使用于图2的PRML系统的一般适应性信道估测器的方块图。该信道估测器利用有限脉冲响应(finite impulse response,FIR)滤波器52来找出信道51的特征(characteristic),因此被称为模型导向(modeldirected)。该有限脉冲响应滤波器52需要用乘法器来实施,因此会造成速度上的影响。同时,由于该通道估测器是找出该信道的信道模型(channelmodel),亦即找出线性特性的信道系数(channel coefficients),故必须使用额外电路(未图标)来将该信道模型的信道系数转换成Viterbi译码器在译码时所需的分支值(branch values)。因此,该适应性通道估测器不但没有效率,且需要许多冗余的电路。
发明内容
鉴于上述问题,本发明的目的是提出一种使用格子图导向的分支估测器的PRML系统,借以利用该分支估测器直接估测PRML系统中的Viterbi译码器的格子图所需要的各分支值。
为达成上述目的,本发明提出一种具有分支估测器的部分响应最大可能性系统。该PRML系统包括:模拟数字转换器,用于接收模拟输入信号,并根据取样时钟的触发,将该模拟输入信号转换成数字信号序列;分支估测器,用于接收数字信号序列,并估测出各分支特性值;以及Viterbi译码器,用于接收数字信号序列与分支特性值,并译码出输出信号。
其中,分支估测器包含:解多任务器,用于接收数字信号序列与分支特性值,并根据该分支特性值将该数字信号序列输出至多个分支特性计算单元;以及多个分支特性计算单元,用于接收解多任务器输出的数据,并分别计算出各分支的分支特性值。
由于该PRML系统系利用分支估测器直接估测Viterbi译码器的格子图的分支值,因此可简化电路并提升速度。
附图说明
图1是习知的具有适应性均衡器的PRML系统架构图。
图2是习知的具有通道估测器的PRML系统架构图。
图3是习知的具有时钟恢复的PRML系统架构图。
图4是习知的具有时钟内插的PRML系统架构图。
图5显示使用于图2的PRML系统的一般适应性信道估测器的方块图。
图6显示本发明具分支估测器的PRML系统的第一实施例的方块图。
图7是PRML系统中利用Viterbi译码器来译码EFM信号的格子图及其分支值,其中图7(A)为格子图,而图7(B)为分支值分布图。
图8显示本发明分支估测器64的方块图。
图9显示特性值计算单元的一个例子。
图10显示本发明具有分支估测器的PRML系统的第二实施例的方块图。
图11是图10的分支估测器74的方块图。
图12显示本发明具分支估测器的PRML系统的第三实施例的方块图。
图13显示不同增益时的分支特性值,图(A)为增益太大的情形,而图(B)是增益太小的情形。
图14显示不同增益时的分支特性值,图(A)为偏移值太高的情形,而图(B)是偏移值太低的情形。
具体实施方式
首先对本发明中的附图标记进行说明:60、70、80--PRML系统,62--模拟数字转换器,63--Viterbi译码器,64、74--分支估测器,641--解多任务器,642--特性值计算单元,81、87、89--数字模拟转换器,82--数位切割器,83--时序控制单元,84--多任务器,85--多相位相锁回路,86--增益控制单元,88--偏移值控制单元,90--模拟增益控制器。
以下参考图式详细说明本发明具有分支估测器的PRML系统。
图6显示本发明具有分支估测器的PRML系统的第一实施例的方块图。如该图所示,该PRML系统60包含:模拟数字转换器62、Viterbi译码器63、以及一分支估测器64。
本发明PRML系统所使用的分支估测器64不同于一般的信道模型导向的估测器,而是所谓的格子图导向(trellis-directed)的分支估测器。该分支估测器64可直接估测格子图中所需要的分支值,而非估测模型的信道系数,因此,该分支估测器64不需额外的电路来转换信道系数。
图7为一般PRML系统中利用Viterbi译码器来译码光盘系统中EFM(Eight-to-Fourteen Modulation)信号的格子图(trellis)及其分支值,其中图7(A)为格子图,而图7(B)为分支值。如该图所示,由于EFM信号的特性,该EFM信号的格子图共有6个状态,分别为S0(000)、S1(001)、S2(011)、S3(100)、S4(110)、以及S5(111)。另外,根据该格子图的状态,Viterbi译码器63所需要的分支特性值共有8个,分别为:
第一特性值a,是递减时接近0的值;
第二特性值b,是递增时接近0的值;
第三特性值c,是递减时接近1/2正峰值的值;
第四特性值d,是递增时接近1/2正峰值的值;
第五特性值e,是递减时接近1/2负峰值的值;
第六特性值f,是递增时接近1/2负峰值的值;
第七特性值g,是接近正峰值的值;以及
第八特性值h,是接近负峰值的值。
Viterbi译码器63根据该等8个分支特性值以及格子图即可译码出EFM信号。
但是本发明的PRML系统60并未使用如图1的适应性均衡器,因此Viterbi译码器63的分支特性值并非固定值,而必须利用估测器来估测该等分支特性值。分支特性值估测得越准,Viterbi译码器63的解码越精确。本发明的PRML系统60的分支估测器64即用来估测Viterbi译码器63所需要的分支特性值。该分支估测器64不同于一般的模型导向信道估测器,而是所谓的格子图导向的分支估测器。该分支估测器64可直接估测格子图中所需要的分支值,而非估测模型的信道系数,因此,该分支估测器64不需额外的电路来转换信道系数。
图8显示本发明分支估测器64的方块图。如该图所示,分支估测器64包含一个解多任务器641、以及多个特性值计算单元642。解多任务器641接收取样信号以及特性值计算单元642的输出值,并将该取样信号输出至分支特性值最接近该取样信号的特性值计算单元642,当然还必须考虑取样信号是递增还是递减。而特性值计算单元642即根据所接收到的信号,计算出该群组信号的特性值,例如均方根值(least mean square)或平均值,并输出至Viterbi译码器63以及解多任务器641。每个特性值计算单元642均设定有一初始值,借以在系统启动时以该初始值作为预设特性值。当然特性值计算单元642在计算特性值时,可加入权值,亦即越新的信号,其权值越高影响越大。因此,根据本发明的分支估测器64可快速并精确地估测出每个分支值。
图9显示特性值计算单元的一个例子。如该图所示,特性值计算单元642由两个加法器、一个乘法器、以及一个缓存器D所构成。由该图即可了解特性值为:
y(n)=y(n-1)+u*(r(n)-y(n-1))...(1)
由于权值u可为固定值,并选择2的幂次方(power),所以乘法器可由移位缓存器实施,以提升计算的速度。另外,由于取样信号经由解多任务器641分配至各个特性值计算单元642,因此特性值计算单元642所应计算的数据量已被降低,更有助于提升计算的速度。
图10显示本发明具分支估测器的PRML系统的第二实施例的方块图。如该图所示,该PRML系统70包含模拟数字转换器62、Viterbi译码器63、以及分支估测器74。该实施例的PRML系统70与第一实施例的PRML系统60大致相同,主要不同点是分支估测器74还接收Viterbi译码器63的输出信号。由于Viterbi译码器63已译码出信号,因此,分支估测器74可利用该Viterbi译码器63所输出的信号简化电路。
图11为图10的分支估测器74的方块图。如该图所示,分支估测器74也包含解多任务器741、延迟单元742、以及多个特性值计算单元642。该解多任务器741接收经过延迟单元742延迟的取样信号与Viterbi译码器63的输出信号,并根据该输出信号将取样信号输出至适当的特性值计算单元642。由于Viterbi译码器译码需要时间,因此利用延迟单元742将取样信号延迟一段时间后,让解多任务器741接收到的取样信号与Viterbi译码器63的输出信号同步。所以,解多任务器741只要根据Viterbi译码器63的输出信号的状态变化即可判定该取样信号需输出至哪个特性值计算单元642。例如,以图7的格子图为例,若输出信号的状态由S0变化至S1,即表示该取样信号必须输出至第五特性值e的特性值计算单元,若输出信号的状态由S2变化至S5,即表示该取样信号必须输出至第四特性值d的特性值计算单元,以此类推。
图12显示本发明具有分支估测器的PRML系统的第三实施例的方块图。如该图所示,该PRML系统80除了包含模拟数字转换器62、Viterbi译码器63、以及分支估测器74外,还包含第一数字模拟转换器(Digital-to-Analogconverter)81、数字切割器(slicer)82、时序控制单元(timing controlunit)83、多任务器(Mux)84、多相位相锁回路(Multi-phase Phase LockedLoop,PLL)85、增益控制单元(Gain Control unit)86、第二数字模拟转换器87、偏移值控制单元(offset control unit)88、第三数字模拟转换器89、以及模拟增益控制器(Analog Gain controller)90。
由于本发明具有分支估测器的PRML系统80已由分支估测器74直接估测出8个分支特性值,包括第一特性值a、第二特性值b、第三特性值c、第四特性值d、第五特性值e、第六特性值f、第七特性值g、第八特性值h。因此,可直接由该等分支特性值来取得其它控制单元所需要的信息。例如,当该PRML系统80要产生切割信号(sliced output)时,可以将第一特性值a与第二特性值b的平均值作为切割电平,并利用第一数字模拟转换器81将该数字信号转换成模拟信号,即可作为数字切割器82的比较电平。该数字切割器82即可将输入信号切割成切割信号。
另外,本发明具有分支估测器的PRML系统80还可利用时序控制单元83、多相位相锁回路85、以及多任务器84来产生模拟数字转换器62所需的取样时钟,亦即调整相位误差。当第一特性值a等于第二特性值b时,则表示相位没有误差;反之当第一特性值a不等于第二特性值b时,则表示有相位误差。所以,时序控制单元83即根据第一特性值a与第二特性值b的差值来产生控制信号,来控制多任务器84输出正确的取样时钟。由于该等时序控制单元83、多相位相锁回路85、以及多任务器84为习知技术,不在重复叙述。
其次,本发明具有分支估测器的PRML系统80还可利用增益控制单元86与第二数字模拟转换器87来控制模拟增益控制器90的增益值,借以调整RF输入信号的振幅达到一定范围。图13显示不同增益时的分支特性值,图(A)为增益太大的情形,而图(B)是增益太小的情形。如图13(A)所示,由于增益太大,造成第七特性值g大于+MSB,而第八特性值h小于-MSB。而如图13(B)所示,由于增益太小,造成第七特性值g小于+MSB,而第八特性值h大于-MSB。因此,只要(g-h)与2*MSB的差值即可用来调整增益。增益控制单元86即接收第七特性值g与第八特性值h的差值(g-h),并与2*MSB比较后产生增益值。该增益值再通过第二数字模拟转换器87转换成模拟信号后控制模拟增益控制器90的增益值。
再者,本发明具有分支估测器的PRML系统80还可利用偏移值控制单元88与第三数字模拟转换器89来控制模拟增益控制器90的偏移值(offset),借以调整RF输入信号的偏移值达到一定范围。图14显示不同增益时的分支特性值,图(A)为偏移值太高的情形,而图(B)是偏移值太低的情形。因此,只要取得第七特性值g与第八特性值h的平均值((g+h)/2)即可用来调整偏移值。偏移值控制单元88即接收第七特性值g与第八特性值h的平均值((g+h)/2)产生偏移控制值。该偏移控制值再通过第三数字模拟转换器89转换成模拟信号后控制模拟增益控制器90的偏移值。
由于本发明是使用分支估测器,不但硬件成本降低、速度提升,且由于是属于格子图导向,因此可适用于非线性信道。
以上虽以实施例说明本发明,但并不因此限定本发明的范围,只要不脱离本发明的要旨,本领域技术人员可进行各种变形或变更。
Claims (11)
1.一种具有分支估测器的部分响应最大可能性系统,包括:
模拟数字转换器,用于接收一模拟输入信号,并根据一取样时钟的触发,将该模拟输入信号转换成数字信号序列;
分支估测器,用于接收前述数字信号序列,并估测出各分支特性值;以及
译码器,用于接收前述数字信号序列与前述分支特性值,并译码出输出信号。
2.根据权利要求1所述的具有分支估测器的部分响应最大可能性系统,其中前述分支估测器包括:
解多任务器,用于接收前述数字信号序列与前述分支特性值,并根据该分支特性值将该数字信号序列输出至多个分支特性计算单元;以及
多个分支特性计算单元,用于接收前述解多任务器输出的数据,并分别计算出各分支的分支特性值。
3.根据权利要求2所述的具有分支估测器的部分响应最大可能性系统,其中前述解多任务器根据前述数字信号序列的递增或递减特性以及该数字信号的值,将该数字信号输出至分支特性值最接近该数字信号的分支特性计算单元。
4.根据权利要求3所述的具有分支估测器的部分响应最大可能性系统,其中前述分支特性计算单元计算输入至该分支特性计算单元中各数据的平均值,且数据越新,所占权值越大。
5.根据权利要求4所述的具有分支估测器的部分响应最大可能性系统,其中前述译码器为维特比(Viterbi)译码器。
6.根据权利要求5所述的具有分支估测器的部分响应最大可能性系统,其中前述分支估测器产生的8个分支特性值分别为:
第一特性值,是递减时接近0的值;
第二特性值,是递增时接近0的值;
第三特性值,是递减时接近1/2正峰值的值;
第四特性值,是递增时接近1/2正峰值的值;
第五特性值,是递减时接近1/2负峰值的值;
第六特性值,是递增时接近1/2负峰值的值;
第七特性值,是接近正峰值的值;以及
第八特性值,是接近负峰值的值。
7.根据权利要求6所述的具有分支估测器的部分响应最大可能性系统,还包含数字模拟转换器,用来接收前述第一特性值与第二特性值的平均值,并产生数字切割器的切割电平。
8.根据权利要求6所述的具有分支估测器的部分响应最大可能性系统,还包括:
时序控制单元,接收前述第一特性值与第二特性值的差值,并产生时序控制信号;以及
多相位时钟恢复产生器,接收前述时序控制信号,并提供前述模拟数字转换器的前述取样时钟。
9.根据权利要求5所述的具有分支估测器的部分响应最大可能性系统,还包括模拟增益放大器控制器,配置于前述模拟数字转换器之前,借以根据模拟增益控制信号控制前述模拟输入信号的增益值,以及根据模拟偏移值控制信号调整前述模拟输入信号的偏移值。
10.根据权利要求9所述的具有分支估测器的部分响应最大可能性系统,还包括:
增益控制单元,接收前述第七特性值与第八特性值的差值,并产生数字增益控制信号;以及
数字模拟转换器,将前述数字增益控制信号转换成前述模拟增益控制信号。
11.根据权利要求9所述的具有分支估测器的部分响应最大可能性系统,还包括:
偏移值控制单元,接收前述第七特性值与第八特性值的平均值,并产生数字偏移值控制信号;以及
数字模拟转换器,将前述数字偏移值控制信号转换成前述模拟偏移值控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021323690A CN100382190C (zh) | 2002-09-24 | 2002-09-24 | 具有分支估测器的部分响应最大可能性系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021323690A CN100382190C (zh) | 2002-09-24 | 2002-09-24 | 具有分支估测器的部分响应最大可能性系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1485847A CN1485847A (zh) | 2004-03-31 |
CN100382190C true CN100382190C (zh) | 2008-04-16 |
Family
ID=34145167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021323690A Expired - Fee Related CN100382190C (zh) | 2002-09-24 | 2002-09-24 | 具有分支估测器的部分响应最大可能性系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100382190C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104639180B (zh) * | 2013-11-11 | 2018-01-02 | 北京邮电大学 | 一种译码方法及装置 |
CN110166061B (zh) * | 2019-06-03 | 2021-06-08 | 天津大学 | 一种基于Viterbi译码器的选择性保护方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444721A (en) * | 1991-11-27 | 1995-08-22 | Nec Corporation | Maximum likelihood sequence estimation apparatus |
CN1107599A (zh) * | 1993-07-29 | 1995-08-30 | 索尼公司 | 带有部分响应译码器的磁性重放设备 |
CN1159103A (zh) * | 1995-10-25 | 1997-09-10 | 日本电气株式会社 | 最大似然译码 |
-
2002
- 2002-09-24 CN CNB021323690A patent/CN100382190C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444721A (en) * | 1991-11-27 | 1995-08-22 | Nec Corporation | Maximum likelihood sequence estimation apparatus |
CN1107599A (zh) * | 1993-07-29 | 1995-08-30 | 索尼公司 | 带有部分响应译码器的磁性重放设备 |
CN1159103A (zh) * | 1995-10-25 | 1997-09-10 | 日本电气株式会社 | 最大似然译码 |
Also Published As
Publication number | Publication date |
---|---|
CN1485847A (zh) | 2004-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3255179B2 (ja) | データ検出装置 | |
EP1442569B1 (en) | Zf-based adaptive asynchronous receiver | |
TWI420878B (zh) | 用於時序回復迴路之相位偵測器 | |
US20050111540A1 (en) | Adaptive equalizer operating at a sampling rate asynchronous to the data rate | |
EP2282312B1 (en) | Systems and methods for two tier sampling correction in a data processing circuit | |
US20080001797A1 (en) | Methods and apparatus for decimated digital interpolated clock/data recovery (ICDR) | |
JP2004080210A (ja) | デジタルフィルタ | |
JP2000276850A (ja) | 信号処理装置 | |
JPH0774793A (ja) | データ受信方法とその装置 | |
US20060133471A1 (en) | Coefficient update circuit, adaptive equalizer including the coefficient update circuit, and coefficient update method of the adaptive equalizer | |
JP4679640B2 (ja) | 最尤復号装置及び情報再生装置 | |
US7178093B2 (en) | PRML system with a branch estimator | |
US8149977B2 (en) | Recovering data samples | |
CN100382190C (zh) | 具有分支估测器的部分响应最大可能性系统 | |
US7720139B2 (en) | Equaliser circuit | |
CN101179341B (zh) | 信道识别系统和方法及电子色散补偿的系统 | |
WO2006013660A1 (ja) | 再生信号処理装置 | |
US8594254B2 (en) | Waveform interpolator architecture for accurate timing recovery based on up-sampling technique | |
JP4650130B2 (ja) | 信号処理装置、信号処理方法 | |
KR100957181B1 (ko) | 간섭없는 엘엠에스 기반 적응형 비동기식 수신기 | |
JP3316594B2 (ja) | 波形等化器 | |
CN100481236C (zh) | 全数字式频率/相位恢复电路 | |
JP5099035B2 (ja) | デジタルフィルタ | |
Park et al. | An asynchronous sample-rate converter from CD to DAT | |
JPH09161410A (ja) | デジタル情報再生方法及びデジタル情報再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080416 Termination date: 20200924 |