JP4650130B2 - 信号処理装置、信号処理方法 - Google Patents
信号処理装置、信号処理方法 Download PDFInfo
- Publication number
- JP4650130B2 JP4650130B2 JP2005199050A JP2005199050A JP4650130B2 JP 4650130 B2 JP4650130 B2 JP 4650130B2 JP 2005199050 A JP2005199050 A JP 2005199050A JP 2005199050 A JP2005199050 A JP 2005199050A JP 4650130 B2 JP4650130 B2 JP 4650130B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- filter
- reproduction signal
- interpolation filter
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
また、ITR方式のデジタルPLLは、磁気記録再生装置にも応用されており、たとえば、下記非特許文献2または3に詳細に開示されている。
図1に示す信号処理装置において、入力されるアナログ信号r(t)(たとえば磁気記録再生装置の場合、ヘッド再生信号)は、アナログAGC5によって帰還される振幅誤差電圧に従って利得を変化させるVGA(Variable Gain Amplifier:可変利得増幅器)2によって所定の振幅に増幅され、アナログフィルタ(またはアナログアンチエイリアシングフィルタとも称する)4によって等化される。そして、A/Dコンバータ6は、等化されたアナログ信号を周波数シンセサイザ3が生成するITRサンプリング周波数fsに同期してサンプリングし、デジタル信号xに変換する。
デジタル信号xは、デジタル等化フィルタ7によって所定の等化方式で等化され、PLL20内の位相補間フィルタにより位相補間がなされた後、ビタビ検出器10に供給される。
周波数シンセサイザ3では、基準クロックに基づいて、書き込み動作用のチャンネル周波数fchのクロックを生成するとともに、このチャンネル周波数fchよりも若干高い周波数の読み出し動作用のITRサンプリング周波数fsのクロックを生成してA/Dコンバータ6に供給する。
一方、ループ遅延を短縮するために、PLL20内の位相補間フィルタの精度を低下させる(たとえばタップ数、ビット幅を小さくする)ことは、そのまま再生データの精度劣化を招来し、望ましくないことは明らかである。
再生信号の位相誤差を検出する検出部と、
前記再生信号のサンプリング周期ごとに前記位相誤差を積算する積算部と、
前記積算値に基づいて第1フィルタ係数を算出し、その第1フィルタ係数により再生信号を所定の位相分解能にて補間することによって当該再生信号の位相調整を行う第1位相補間フィルタ部と、
前記積算値に基づいて、前記第1フィルタ係数よりも数が少ない第2フィルタ係数を算出し、その第2フィルタ係数により再生信号を前記位相分解能にて補間することによって当該再生信号の位相調整を行い、位相調整がされた再生信号を前記検出部に与える第2位相補間フィルタ部と、
前記第1位相補間フィルタ部により位相調整が行われた再生信号に対して畳み込み復号を行う復号部と、
を備えた信号処理装置である。
再生信号の位相誤差を検出する第1工程と、
前記位相誤差を積算する第2工程と、
前記第2工程における積算値に基づいて第1フィルタ係数を算出し、そのフィルタ係数により再生信号を所定の位相分解能にて補間することによって、ビタビ検出のために当該再生信号の位相調整を行う第3工程と、
前記第2工程における積算値に基づいて、前記第1フィルタ係数よりも数が少ない第2フィルタ係数を算出し、そのフィルタ係数により再生信号を前記位相分解能にて補間することによって、前記位相誤差の検出のために当該再生信号の位相調整を行う第4工程と、
を備えた信号処理方法である。
図2は、本発明の信号処理装置の一実施形態としての磁気記録再生装置1の構成を示すブロック図である。
実施形態に係る磁気記録再生装置は、磁気記録媒体から読み取った再生信号の位相同期を取るために、ITR方式のデジタルPLL(位相同期ループ)を備え、そのPLLには、再生信号の位相誤差を検出する検出部、位相誤差を積算する積算部、サンプリング間の再生信号のデータを補間し、積算値に応じて位相調整を行う第1位相補間フィルタ部を含む。
さらに、実施形態に係る磁気記録再生装置は、PLLのループ内に存在しない第2位相補間フィルタ部、そのフィルタ結果に基づいて畳み込み復号を行う復号部、を有する。
図2において、検出部は、PLL8内の位相誤差検出器82に相当する。積算部は、ループフィルタ83および位相オフセット演算器84に相当する。第1位相補間フィルタ部は、位相補間フィルタ81に相当する。
図2において、第2位相補間フィルタ部は、PLL8のループ外に設けられた位相補間フィルタ9に相当し、復号部は、位相補間フィルタ9の出力結果を処理するビタビ検出器10に相当する。
アナログフィルタ4は、再生信号r(t)を適正に等化し、A/Dコンバータ6に供給する。
なお、アナログAGC5は、アナログフィルタ4の出力の波形振幅のピーク値と理想検出値とのレベル誤差の積分値を算出し、VGA2では、この積分値に従って利得を変化させることで、入力した再生信号r(t)のレベルを調整する。これによって、再生信号r(t)は、その振幅が所定のレベルに維持されたうえで、アナログフィルタ4に供給される。
周波数シンセサイザ3は、磁気ディスクへの書き込み動作用のチャンネル周波数fchのクロックと、チャンネル周波数fchよりも若干高い周波数の(オーバーサンプリングされた)読み出し動作用のサンプリング周波数fsのクロックとを基準クロックに基づいて生成し、サンプリング周波数fsのクロックをA/Dコンバータ6に供給する。
たとえば本実施形態では、チャンネル周波数fchとサンプリング周波数fsとの関係を下記式(1)に示すように設定する。
fs=α・fch(α=8/7) …(1)
A/Dコンバータ6によって時刻nTS(TS:サンプリング周期,TS=1/fs,n=1,2,…)にサンプルされた信号(サンプルデータ)x(n)が等化フィルタ7に供給される。
等化フィルタ7により得られたサンプルデータyは、PLL8および位相補間フィルタ9に供給される。
本実施形態では、位相分解能を16、すなわち、サンプリング周期TSは16等分されているものとし、位相オフセット演算器84が算出する位相オフセットφは、後述するように、0〜15の整数値で位相補間フィルタ9に与えられる。
FIRフィルタ92では、選択されたタップ係数に基づいて、フィルタ演算を行う。
なお、位相アドレスp_adrは、本実施形態の説明では位相オフセット量φと同一の値であるが、これに限られず、メモリに記録されたタップ係数群の各タップ係数と対応付けられればよい。
SINC(k)=(sin(πk/TCH))/(πk/TCH) …(2)
図4に示すように、位相補間フィルタ9は、サンプリング周期TSごとのサンプルデータy(n),y(n+1),…を補間する。本実施形態では位相分解能が16であるので、時刻nTSにおけるフィルタ出力z(n)は、サンプルデータy(n)〜y(n+1)間の16個の補間データy0(n),y1(n),…,y15(n)のうち、位相アドレスp_adrに応じたいずれかの値を取りうる。
本実施形態では、ビタビ検出器10の検出精度を高くするため、位相補間フィルタ9のタップ数、ビット幅を十分に大きくして、出力信号zの精度を高くするようにしている。
具体的には、位相補間フィルタ81におけるタップ数を4、ビット幅を7ビットとした。なお、図2では、位相補間フィルタ9(入出力データ:y(n),z(n))と区別するために、位相補間フィルタ81の入出力データをy’(n),z’(n)と表記している。
このように、位相補間フィルタ9に対して、タップ数、ビット幅を変更することで、処理の高速化が図れるが、本実施形態では、さらなる高速化を図るために、位相補間フィルタ81を出力選択型フィルタとしている。
たとえば、図3に示す位相補間フィルタ9(FIRフィルタ92)では、位相オフセット量φが与えられてタップ係数を決定し、FIRフィルタ92の乗算器にそのタップ係数をセットしてから出力データが得られるまでに、7クロックの遅延が発生してしまう(4タップでは、3クロックの遅延)。
出力選択型フィルタでは、位相オフセット量φが与えられた時点で16通りのフィルタ演算結果が求められているため、対応する演算結果を選択するだけでよく、位相オフセット量φが与えられた後の遅延(サンプルデータの伝搬に伴う遅延)が発生しない。したがって、この選択型フィルタを使用することで、PLL8のループ遅延時間を非常に短く、ループ遅延を短くすることに寄与している。
位相補間フィルタ81は、図5に示すように、タップ数4のFIR(Finite Impulse Response)フィルタ811(本発明のフィルタ演算部に対応)と、補間データとしての出力z’を選択する出力選択部812(本発明の選択部に対応)とで構成されている。
位相補間フィルタ81において、位相分解能は位相補間フィルタ9と同様に16であり、位相オフセット演算器84が算出する位相オフセットφは、0〜15の整数値で位相補間フィルタ81に与えられる。
FIRフィルタ811では、位相オフセットφ(本実施形態では、位相アドレスp_adrと同じ値)のそれぞれ整数値に対応するタップ係数(4つ)がセットされて、毎クロックごとにフィルタ演算を行う。たとえば、位相アドレスp_adr:「0」に対応して、タップ係数{k’0,0,k’0,1,k’0,2,k’0,3}がFIRフィルタ811内の乗算器にセットされて逐次y’0(n)を算出し、同様に、位相アドレスp_adr:「15」に対応して、タップ係数{k’15,0,k’15,1,k’15,2,k’15,3}がFIRフィルタ811内の乗算器にセットされて逐次y’15(n)を算出する。このように、毎クロックごとに16個の演算結果y’0(n)〜y’15(n)を算出する。
出力選択部812では、位相オフセット演算器84から位相オフセット量φ(すなわち、位相アドレスp_adr)が与えられると、FIRフィルタ811の16個の演算結果y’0(n)〜y’15(n)の中から対応する演算結果を選択し、補間データz’として出力する。したがって、位相補間フィルタ81では、位相オフセット量φが与えられてから補間データz’を出力するまでの時間が極めて短い。
位相誤差の検出式は、下記式(3)に示すように、文献「K. H. Mueller and M. Muller, “Timing recovery in digial synchronous data receivers,” IEEE Trans. Commun., vol. COM-24, pp. 516-530, May 1976.」に記載されているタイミング勾配の式を使用する。この式は、デジタルPLLで一般的によく使用されている。
Δτ(n)=−b(n)・z’(n−1)+b(n−1)・z’(n) …(3)
位相誤差検出器82は、位相補間フィルタ81からの信号z’(n)の元々のビット値を検出閾値に基づいて検出する3値検出器を含み、この3値検出器では、信号z’(n)から1、0、または−1のいずれかの値を検出し、その検出結果をビット・バイ・ビット検出値b(n)として上記式(2)の計算に使用する。
たとえば、信号z’(n)のレベルが0.5以上である場合に検出値は「1」となり、信号z’(n)のレベルが0.5未満で−0.5より大きい場合に検出値は「0」となり、信号z’(n)のレベルが−0.5以下の場合に検出値は「−1」となる。なお、再生信号に対しては、信号z’(n)を適切に3値化することができるように、レベル調整がなされているものとする。
図6は、ループフィルタ83のブロック線図の一例を示す図である。なお、図6において、Ki,Kpはフィルタ係数であり、所望する引き込み特性によって調整される。Δτ(n)は時刻nTCHにおける位相誤差、μ(n)は時刻nTCHにおけるΔτ(n)のフィルタ結果である。
図6に示すループフィルタ83の伝達関数Hは、下記式(4)で表すことができる。
H=Kp+(Ki/(1−D))(D:遅延演算子) …(4)
ループフィルタ83では、上記(4)式によるフィルタ結果として位相誤差μ(n)を算出し、位相オフセット演算器84に供給する。
φ(n)=φ(n−1)+μ(n) …(5)
なお、式(5)で、位相オフセット量φ(n−1)は、位相オフセット量φ(n)に対して1チャンネル周期前の値を示す。
位相オフセット演算器84は、この整数値を位相オフセット量φ(n)として位相補間フィルタ81に供給する。
図8は、再生信号に対するPLL8の動作を説明するためのタイミングチャートであり、図9は、PLL8において算出される位相オフセット量φの時間変化を示す図である。
等化フィルタ7の出力信号yは、PLL8内の位相補間フィルタ81と、位相補間フィルタ9に供給される。但し、前述したように、ビット幅の違いから、位相補間フィルタ9に入力される信号はy、位相補間フィルタ81に入力される信号はy’として区別している。
位相誤差検出器82では、補間データz’の位相誤差が算出され、この位相誤差は、位相オフセット演算器84において位相オフセット量φとして積算されていく。
アナログフィルタ4により等化されたサンプルデータyは、チャンネル周波数fchに対してオーバーサンプリングされたデータであるため、原理的に、位相オフセット演算器84で算出される位相オフセット量φは、図8に示すように、φ(n−2),φ(n−1),φ(n),φ(n+1),…と順次増加していく。仮に再生信号に歪みがないとしたならば、完全にリニアに増加していく。同様にして、図9においても、時間が経過するにつれて、位相オフセット量φ(0〜15の整数値)は増加していく。
なお、ITR方式のデジタルPLLでは、位相補間動作の中断は、オーバーサンプリングに伴って原理的に生ずるものである。図8において、この位相補間動作の中断はφ(n+4)の算出の際になされている。
これにより、PLL8におけるループ遅延時間が非常に短くなり、位相調整の追従性を高くすることができる。一方、位相補間フィルタ81のフィルタ精度の粗さは、PLL8では問題とならない。これは、前述した式(3)に示すように、位相誤差検出器82における位相誤差Δτの算出は、補正データz’の3値のビット・バイ・ビット検出値{−1,0,1}を用いており、位相補間フィルタ81のフィルタ精度を高くしたとしても、その高精度なフィルタ出力結果が位相誤差Δτの精度として反映されないためである。
なお、図2に示すように、位相補間フィルタ9は、PLL8のループ内に存在しないため、PLL8のループ遅延に全く影響しない。
[効果の検証]
図10は、磁気記録再生装置における再生信号の位相引き込み性能を観測した図であって、(a)は従来の磁気記録再生装置の場合、(b)は実施形態に係る磁気記録再生装置1の場合、をそれぞれ示す。図10に示すように、従来の磁気記録再生装置では、位相引き込みが完了するまで約6000ポイント(1ポイントはTCH時間相当)かかっていたが、実施形態に係る磁気記録再生装置1では約2000ポイントに短縮できた。
また、上述した実施形態における各処理は、ハードウエアによって実現するだけでなく、コンピュータに実行されるソフトウエアとして実現することもできる。
2…VGA
3…周波数シンセサイザ
4…アナログフィルタ
5…アナログAGC
6…A/Dコンバータ
7…等化フィルタ
8,20…PLL
81…位相補間フィルタ、82…位相誤差検出器
83…ループフィルタ、84…位相オフセット演算器
9…位相補間フィルタ
10…ビタビ検出器
Claims (4)
- 再生信号の位相誤差を検出する検出部と、
前記再生信号のサンプリング周期ごとに前記位相誤差を積算する積算部と、
前記積算値に基づいて第1フィルタ係数を算出し、その第1フィルタ係数により再生信号を所定の位相分解能にて補間することによって当該再生信号の位相調整を行う第1位相補間フィルタ部と、
前記積算値に基づいて、前記第1フィルタ係数よりも数が少ない第2フィルタ係数を算出し、その第2フィルタ係数により再生信号を前記位相分解能にて補間することによって当該再生信号の位相調整を行い、位相調整がされた再生信号を前記検出部に与える第2位相補間フィルタ部と、
前記第1位相補間フィルタ部により位相調整が行われた再生信号に対して畳み込み復号を行う復号部と、
を備えた信号処理装置。 - 前記第1位相補間フィルタ部は、処理対象の再生信号のビット幅を前記第2位相補間フィルタ部よりも小さくした
請求項1記載の信号処理装置。 - 前記積算部は、前記積算値として、前記再生信号の位相分解能をNとしたときの整数値(0〜N−1)を算出し、
前記第1の位相補間フィルタ部は、
前記第2フィルタ係数を前記整数値のそれぞれに対応してN通り設け、前記サンプリング周期ごとに、前記N通りの第2フィルタ係数に基づいてN個の演算結果を得るフィルタ演算部と、
応じて、前記N個の演算結果の中から、前記積算部から算出された整数値に対応する演算結果を選択する選択部と、
を有する請求項1記載の信号処理装置。 - 再生信号の位相誤差を検出する第1工程と、
前記位相誤差を積算する第2工程と、
前記第2工程における積算値に基づいて第1フィルタ係数を算出し、そのフィルタ係数により再生信号を所定の位相分解能にて補間することによって、ビタビ検出のために当該再生信号の位相調整を行う第3工程と、
前記第2工程における積算値に基づいて、前記第1フィルタ係数よりも数が少ない第2フィルタ係数を算出し、そのフィルタ係数により再生信号を前記位相分解能にて補間することによって、前記位相誤差の検出のために当該再生信号の位相調整を行う第4工程と、
を備えた信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199050A JP4650130B2 (ja) | 2005-07-07 | 2005-07-07 | 信号処理装置、信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199050A JP4650130B2 (ja) | 2005-07-07 | 2005-07-07 | 信号処理装置、信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019848A JP2007019848A (ja) | 2007-01-25 |
JP4650130B2 true JP4650130B2 (ja) | 2011-03-16 |
Family
ID=37756607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005199050A Expired - Fee Related JP4650130B2 (ja) | 2005-07-07 | 2005-07-07 | 信号処理装置、信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4650130B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5582954B2 (ja) * | 2010-10-12 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | デジタルpll回路、情報再生装置、ディスク再生装置および信号処理方法 |
JP6500584B2 (ja) * | 2015-05-12 | 2019-04-17 | 株式会社ソシオネクスト | デジタルフィルタ回路、受信回路、及び半導体集積回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184795A (ja) * | 1999-12-24 | 2001-07-06 | Nec Corp | 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置 |
JP2001338471A (ja) * | 2000-05-25 | 2001-12-07 | Matsushita Electric Ind Co Ltd | データ再生装置 |
JP2005108295A (ja) * | 2003-09-29 | 2005-04-21 | Sony Corp | Itrデータ再生装置、記録再生システムおよび補間フィルタ |
-
2005
- 2005-07-07 JP JP2005199050A patent/JP4650130B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184795A (ja) * | 1999-12-24 | 2001-07-06 | Nec Corp | 適応等化器を内蔵した情報検出回路およびこれを用いた光ディスク装置 |
JP2001338471A (ja) * | 2000-05-25 | 2001-12-07 | Matsushita Electric Ind Co Ltd | データ再生装置 |
JP2005108295A (ja) * | 2003-09-29 | 2005-04-21 | Sony Corp | Itrデータ再生装置、記録再生システムおよび補間フィルタ |
Also Published As
Publication number | Publication date |
---|---|
JP2007019848A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4157145B2 (ja) | 情報再生装置 | |
JP4109003B2 (ja) | 情報記録再生装置、信号復号回路及び方法 | |
US5481568A (en) | Data detecting apparatus using an over sampling and an interpolation means | |
US6671244B2 (en) | Information detecting circuit including adaptive equalizer and reproducing apparatus | |
JP5646215B2 (ja) | データ処理回路での2ティア・サンプリング補正のシステムおよび方法 | |
US6614841B1 (en) | Signal processing apparatus | |
JP2004080210A (ja) | デジタルフィルタ | |
US8049983B1 (en) | Methods and apparatus for performing interpolated timing recovery | |
JP2004199727A (ja) | 再生信号処理装置 | |
US20110002375A1 (en) | Information reproducing apparatus using adaptive equalizer and adaptive equalization method | |
US6831884B2 (en) | Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reproducing apparatus | |
JP4100814B2 (ja) | 非線形信号受信機 | |
JP4650130B2 (ja) | 信号処理装置、信号処理方法 | |
KR100654268B1 (ko) | 데이터 재생 장치 | |
JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
US7178093B2 (en) | PRML system with a branch estimator | |
JPWO2005045829A1 (ja) | フィルタ係数調整回路 | |
JP4645331B2 (ja) | 信号処理装置、信号処理方法 | |
JP2004326952A (ja) | 情報記憶再生装置 | |
US7978792B2 (en) | Reproducing apparatus and method, signal processing apparatus and method, and program | |
US9171571B2 (en) | Read channel operable to calibrate a coefficient of a filter, such as an FIR filter, disposed before an interpolated-timing-recovery circuit, and related integrated circuit, system, and method | |
JP4121444B2 (ja) | データ再生装置 | |
US7446968B2 (en) | Method for using a minimum latency loop for a synchronization system in a hard disk drive | |
US7372797B2 (en) | Data reproduction device | |
JPH06343039A (ja) | 位相検出回路およびデジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |