JP4157145B2 - 情報再生装置 - Google Patents
情報再生装置 Download PDFInfo
- Publication number
- JP4157145B2 JP4157145B2 JP2006531792A JP2006531792A JP4157145B2 JP 4157145 B2 JP4157145 B2 JP 4157145B2 JP 2006531792 A JP2006531792 A JP 2006531792A JP 2006531792 A JP2006531792 A JP 2006531792A JP 4157145 B2 JP4157145 B2 JP 4157145B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- clock
- signal
- information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
- G11B20/10166—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom partial response PR(3,4,4,3)
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1863—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein the Viterbi algorithm is used for decoding the error correcting code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
図13は、従来の情報再生装置を説明する図である。
以下、本発明の実施の形態について説明する。
図1(a)は、本発明の実施の形態1による情報再生装置を説明する図である。
本実施の形態1の情報再生装置100は、DVDなどの媒体101に記録されている、データ情報とタイミング情報からなるアナログ信号から、データとタイミングを再生するものであり、ALPF(Analog LOW Pass Filter)102と、A/D変換器(ADC)103と、クロック生成器104と、タイミング検出器105と、期待値生成器106と、最尤復号器107とを有している。
期待値生成器106は、最尤復号器107にて用いられる期待値を生成するものである。
最尤復号器107は、前記期待値とADC103の出力S1とに基づき再生データを生成するものである。
図1(b)は、情報再生装置100の動作説明を行なうための図である。
図2は、タイミング検出器105の詳細な構成を示すブロック図である。
図4は期待値生成器106の動作を説明するための図である。
最尤復号器107は、演算器5a1〜5anと、ACS(Add−Compare−Select)回路502と、生き残りパス管理回路503とを有している。
本実施の形態2は、実施の形態1に係る情報再生装置において、タイミング検出器105の制御により、クロック生成器104が出力するクロックの周波数を切り替えるようにしたものである。
本実施の形態3は、前記実施の形態1に係る情報再生装置において、直流成分を検出し、そのレベル調整を行なうベースラインコントローラ(BC)の出力に基づいて、期待値生成器106が出力する期待値を補正することとしたものである。
実施の形態1において説明したように、媒体101からアナログデータが読み出されると、該アナログデータは、ADC103にてA/D変換を受けた後、タイミング検出器105内部の位相比較器205に出力される。また、クロック生成器104では、非同期クロックCLK1が生成され、位相比較器205に出力される。
以下、本実施の形態3の情報再生装置900による効果について説明する。
本実施の形態4は、前記実施の形態1に係る情報再生装置において、最尤復号回路107が出力する再生データに基づいて、期待値生成器106が生成する期待値を適応的に制御するものである。
前記実施の形態1において説明したように、媒体101から読み出されたアナログデータは、ADC103にてA/D変換を受け、最尤復号器107に入力される。最尤復号器107では、ADC出力S1と期待値生成器106が出力する期待値とにより、最終的な再生データを出力する。
101、1301 媒体
102、1302 ALPF
103、1303 A/D変換器
104 クロック生成器
105 タイミング検出器
106 期待値生成器
107 最尤復号器
201 シンクマーク検出器
202 カウンタ
203 演算値保持部
204 除算器
205 位相比較器
206 NCO制御値算出器
207 NCO回路
208 疑似同期クロック生成器
5a1〜5an 演算器
502 ACS回路
503 生き残りパス管理回路
901 ベースラインコントロール回路(BC)
1304 周波数シンセサイザ
1305 補間器
1306 DEQ
1307 TR回路
1309 FIR
1310 ビタビ復号器
1502 DAC
1503 VCO
CLK1 非同期クロック
CLK2 同期クロック
Claims (10)
- 情報記録媒体からデータ情報とタイミング情報を含む第1の信号を読み出すデータ読取部と、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生する第1のクロック生成部と、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換部と、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出部と、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算部と、を備え、
前記第1のクロックの周波数が、前記第1の信号に含まれるタイミングの周波数よりも常に高くなるように、前記タイミング誤差情報に基づいて、前記第1のクロック生成部を制御する、
ことを特徴とする情報再生装置。 - 情報記録媒体からデータ情報とタイミング情報を含む第1の信号を読み出すデータ読取部と、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生する第1のクロック生成部と、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換部と、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出部と、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算部と、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成部と、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成部と、を備え、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力し、
前記期待値生成部は、前記第1の信号に含まれるタイミングに同期したポイント間を時間軸方向に複数分割した分割ポイントの期待値を備え、前記タイミング検出部が出力するタイミング誤差情報に基づいて、前記分割ポイントの期待値の中から特定の期待値を選択する、
ことを特徴とする情報再生装置。 - 情報記録媒体からデータ情報とタイミング情報を含む第1の信号を読み出すデータ読取部と、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生する第1のクロック生成部と、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換部と、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出部と、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算部と、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成部と、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成部と、
前記第2のクロックに基づいて、前記ブランチメトリックを用いてパスメトリックを計算するパスメトリック演算器と、を備え、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力する、
ことを特徴とする情報再生装置。 - 情報記録媒体からデータ情報とタイミング情報を含む第1の信号を読み出すデータ読取部と、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生する第1のクロック生成部と、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換部と、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出部と、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算部と、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成部と、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成部と、を備え、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力し、
前記ブランチメトリック演算部は、前記第2のクロックのエッジ間に複数の前記第1のクロックのエッジがある場合は、前記第1のクロックのそれぞれのエッジに対応する前記第2の信号から、ブランチメトリックを計算する、
ことを特徴とする情報再生装置。 - 情報記録媒体からデータ情報とタイミング情報を含む第1の信号を読み出すデータ読取部と、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生する第1のクロック生成部と、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換部と、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出部と、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算部と、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成部と、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成部と、を備え、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力し、
前記ブランチメトリック演算部は、前記第2のクロックのエッジ間に複数の前記第1のクロックのエッジがある場合は、前記第2のクロックのエッジに直近の前記第1のクロックのエッジに対応する前記第2の信号から、ブランチメトリックを計算する、
ことを特徴とする情報再生装置。 - 情報記録媒体から、データ情報とタイミング情報を含む第1の信号を読み出すデータ読出しステップと、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生するクロック生成ステップと、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換ステップと、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出ステップと、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算ステップと、を有し、
前記第1のクロックの周波数が、前記第1の信号に含まれるタイミングの周波数よりも常に高くなるように、前記タイミング誤差情報に基づいて、前記第1のクロックの周波数を切り替えて出力する、
ことを特徴とする情報再生方法。 - 情報記録媒体から、データ情報とタイミング情報を含む第1の信号を読み出すデータ読出しステップと、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生するクロック生成ステップと、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換ステップと、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出ステップと、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算ステップと、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成ステップと、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成ステップと、を備え、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力し、
前記期待値生成ステップは、前記第1の信号に含まれるタイミングに同期したポイント間を時間軸方向に複数分割した分割ポイントの期待値を読み出し、前記タイミング誤差情報に基づいて、前記分割ポイントの期待値の中から特定の期待値を選択する、
ことを特徴とする情報再生方法。 - 情報記録媒体から、データ情報とタイミング情報を含む第1の信号を読み出すデータ読出しステップと、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生するクロック生成ステップと、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換ステップと、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出ステップと、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算ステップと、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成ステップと、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成ステップと、
前記第2のクロックに基づいて、前記ブランチメトリックを用いてパスメトリックを計算するパスメトリック演算ステップと、を有し、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力する、
ことを特徴とする情報再生方法。 - 情報記録媒体から、データ情報とタイミング情報を含む第1の信号を読み出すデータ読出しステップと、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生するクロック生成ステップと、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換ステップと、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出ステップと、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算ステップと、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成ステップと、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成ステップと、を有し、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力し、
前記ブランチメトリック演算ステップは、前記第2のクロックのエッジ間に複数の前記第1のクロックのエッジがある場合は、前記第1のクロックのそれぞれのエッジに対応する前記第2の信号から、ブランチメトリックを計算する、
ことを特徴とする情報再生方法。 - 情報記録媒体から、データ情報とタイミング情報を含む第1の信号を読み出すデータ読出しステップと、
前記第1の信号に含まれるタイミングとは必ずしも同期しない第1のクロックを発生するクロック生成ステップと、
前記第1のクロックのタイミングで、前記第1の信号を処理して第2の信号を得るデータ変換ステップと、
前記第1の信号に含まれるタイミングと、前記第1のクロックのタイミングとのタイミング誤差情報を得る単数のタイミング検出ステップと、
前記第1のクロックのタイミングで、前記第2の信号と前記タイミング誤差情報から複数のブランチメトリックを算出する複数のブランチメトリック演算ステップと、
前記第1の信号に含まれるタイミングと擬似同期した第2のクロックを出力する第2のクロック生成ステップと、
前記タイミング誤差情報に基づいた複数の期待値を出力する期待値生成ステップと、を有し、
前記複数の期待値の系列のうち、前記第2の信号系列との尤度が最も高い系列に対応するデータを再生データとして、前記第2のクロックのタイミングで出力し、
前記ブランチメトリック演算ステップは、前記第2のクロックのエッジ間に複数の前記第1のクロックのエッジがある場合は、前記第2のクロックのエッジに直近の前記第1のクロックのエッジに対応する前記第2の信号から、ブランチメトリックを計算する、
ことを特徴とする情報再生方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241590 | 2004-08-20 | ||
JP2004241590 | 2004-08-20 | ||
PCT/JP2005/014907 WO2006019073A1 (ja) | 2004-08-20 | 2005-08-15 | 情報再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006019073A1 JPWO2006019073A1 (ja) | 2008-05-08 |
JP4157145B2 true JP4157145B2 (ja) | 2008-09-24 |
Family
ID=35907460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006531792A Expired - Fee Related JP4157145B2 (ja) | 2004-08-20 | 2005-08-15 | 情報再生装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7616395B2 (ja) |
JP (1) | JP4157145B2 (ja) |
CN (1) | CN101027727A (ja) |
WO (1) | WO2006019073A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4754630B2 (ja) * | 2006-06-02 | 2011-08-24 | パナソニック株式会社 | 情報再生装置 |
WO2008065768A1 (fr) * | 2006-11-29 | 2008-06-05 | Panasonic Corporation | Appareil de traitement de signal reproduit et appareil d'affichage vidéo |
WO2008102475A1 (ja) * | 2007-02-21 | 2008-08-28 | Panasonic Corporation | 最尤復号装置及び情報再生装置 |
CN101657855B (zh) * | 2007-05-30 | 2011-06-22 | 松下电器产业株式会社 | 信息再现装置和图像显示装置 |
US8949701B2 (en) | 2008-09-23 | 2015-02-03 | Agere Systems Inc. | Systems and methods for low latency media defect detection |
US8174949B2 (en) * | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
US8411385B2 (en) | 2010-12-20 | 2013-04-02 | Lsi Corporation | Systems and methods for improved timing recovery |
US8325433B2 (en) | 2011-01-19 | 2012-12-04 | Lsi Corporation | Systems and methods for reduced format data processing |
US8261171B2 (en) | 2011-01-27 | 2012-09-04 | Lsi Corporation | Systems and methods for diversity combined data detection |
US8749908B2 (en) | 2011-03-17 | 2014-06-10 | Lsi Corporation | Systems and methods for sync mark detection |
US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
US8665544B2 (en) | 2011-05-03 | 2014-03-04 | Lsi Corporation | Systems and methods for servo data detection |
US8874410B2 (en) | 2011-05-23 | 2014-10-28 | Lsi Corporation | Systems and methods for pattern detection |
US8498071B2 (en) | 2011-06-30 | 2013-07-30 | Lsi Corporation | Systems and methods for inter-track alignment |
US8669891B2 (en) | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
US8780476B2 (en) | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
US9424876B2 (en) | 2013-03-14 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for sync mark mis-detection protection |
US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
US8976475B1 (en) | 2013-11-12 | 2015-03-10 | Lsi Corporation | Systems and methods for large sector dynamic format insertion |
JP6060912B2 (ja) * | 2014-01-22 | 2017-01-18 | ソニー株式会社 | データ処理装置、データ処理方法、および再生装置 |
US20150318982A1 (en) | 2014-05-05 | 2015-11-05 | Andrew M. Kowalevicz | Method and system for non-persistent communication |
US20150341158A1 (en) * | 2014-05-23 | 2015-11-26 | Mediatek Inc. | Loop gain calibration apparatus for controlling loop gain of timing recovery loop and related loop gain calibration method |
US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
CN110348402B (zh) * | 2019-07-15 | 2021-05-28 | 哈尔滨工业大学 | 一种结合特征频率的期望似然的信号检测方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08161829A (ja) | 1994-12-01 | 1996-06-21 | Canon Inc | デジタル情報再生装置及びデジタルpll装置 |
FR2730110A1 (fr) * | 1995-01-27 | 1996-08-02 | Thomson Csf | Procede de transmission d'informations |
US5726818A (en) | 1995-12-05 | 1998-03-10 | Cirrus Logic, Inc. | Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data |
JPH09161408A (ja) | 1995-12-08 | 1997-06-20 | Pioneer Electron Corp | ビット同期回路 |
JPH1031869A (ja) * | 1996-07-16 | 1998-02-03 | Pioneer Electron Corp | 再生装置 |
KR100289714B1 (ko) * | 1997-08-21 | 2001-05-15 | 윤종용 | 데이터검출기및그방법 |
US6603722B1 (en) | 1998-05-18 | 2003-08-05 | Fujitsu Limited | System for reproducing data with increased accuracy by reducing difference between sampled and expected values |
JP3340069B2 (ja) * | 1998-05-18 | 2002-10-28 | 富士通株式会社 | データ再生システム |
JP2000163898A (ja) * | 1998-11-30 | 2000-06-16 | Fujitsu Ltd | サーボ情報書き込み装置 |
US20030067998A1 (en) | 2001-07-19 | 2003-04-10 | Matsushita Electric Industrial Co., Ltd. | Method for evaluating the quality of read signal and apparatus for reading information |
-
2005
- 2005-08-15 CN CNA2005800281165A patent/CN101027727A/zh active Pending
- 2005-08-15 JP JP2006531792A patent/JP4157145B2/ja not_active Expired - Fee Related
- 2005-08-15 WO PCT/JP2005/014907 patent/WO2006019073A1/ja active Application Filing
- 2005-08-15 US US11/660,517 patent/US7616395B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2006019073A1 (ja) | 2006-02-23 |
CN101027727A (zh) | 2007-08-29 |
JPWO2006019073A1 (ja) | 2008-05-08 |
US7616395B2 (en) | 2009-11-10 |
US20070279784A1 (en) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4157145B2 (ja) | 情報再生装置 | |
KR100490498B1 (ko) | 디지털 기록 데이터 재생 장치 | |
US6834035B1 (en) | Digital reproduced signal processing device | |
JP4156595B2 (ja) | 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法 | |
US20110002375A1 (en) | Information reproducing apparatus using adaptive equalizer and adaptive equalization method | |
TWI270053B (en) | Regenerated signal processor, and optical disk regenerator equipped with the processor | |
US7898451B2 (en) | Analog-to-digital converter, optical disk reproduction device, and receiver device | |
JPWO2008102475A1 (ja) | 最尤復号装置及び情報再生装置 | |
JPWO2005045829A1 (ja) | フィルタ係数調整回路 | |
JPWO2004051648A1 (ja) | 適応等化回路及び適応等化方法 | |
US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
JPWO2006013660A1 (ja) | 再生信号処理装置 | |
JP4537125B2 (ja) | 光ディスク装置 | |
JP4222418B2 (ja) | 情報再生装置および情報再生方法 | |
JP4650130B2 (ja) | 信号処理装置、信号処理方法 | |
US7978792B2 (en) | Reproducing apparatus and method, signal processing apparatus and method, and program | |
JP2018113088A (ja) | 記憶装置、コントローラ回路、及び記録再生方法 | |
JP4109219B2 (ja) | 再生信号処理装置、及びそれを備えた光ディスク再生装置 | |
JP4401332B2 (ja) | Pll回路およびデータ再生装置 | |
US20100066722A1 (en) | Information reproduction appartus and video display apparatus | |
US20100172629A1 (en) | Reproduction signal processing device and video display device | |
JP2005339597A (ja) | 情報信号の再生クロック生成回路およびそれを用いた情報記録再生装置 | |
JP4804268B2 (ja) | デジタルpll回路およびデータ再生装置 | |
JP4645331B2 (ja) | 信号処理装置、信号処理方法 | |
JP4946632B2 (ja) | データ再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |